Sonos結(jié)構(gòu)eeprom及其存儲(chǔ)器陣列、以及sonos器件的制作方法
【專利摘要】本實(shí)用新型涉及SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列、SONOS結(jié)構(gòu)EEPROM、以及SONOS器件。其中存儲(chǔ)器陣列包括多個(gè)字節(jié)存儲(chǔ)單元，其中每個(gè)字節(jié)存儲(chǔ)單元包括8個(gè)比特存儲(chǔ)單元；每一個(gè)所述比特存儲(chǔ)單元包括用于分別存儲(chǔ)兩個(gè)相反信息之一的第一存儲(chǔ)子單元和第二存儲(chǔ)子單元；且所述第一存儲(chǔ)子單元和第二存儲(chǔ)子單元相鄰布置、且結(jié)構(gòu)和尺寸相同；所述第一存儲(chǔ)子單元和第二存儲(chǔ)子單元分別連接于各自的位線。實(shí)施本實(shí)用新型，可以使用很小尺寸的SONOS工藝存儲(chǔ)單元(一般不到普通浮柵結(jié)構(gòu)EEPROM存儲(chǔ)單元的1/5)、有效節(jié)省芯片面積；可以縮短擦/寫所需時(shí)間，在編程時(shí)間上接近浮柵結(jié)構(gòu)EEPROM。從而，在性能基本接近浮柵型EEPROM的前提下，芯片面積和成本能得到大幅度的降低。
【專利說明】
SONOS結(jié)構(gòu)EEPROM及其存儲(chǔ)器陣列、以及SONOS器件
技術(shù)領(lǐng)域
[0001 ] 本實(shí)用新型涉及EEPROM非易失性存儲(chǔ)器，更具體地說，涉及一種SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列、SONOS結(jié)構(gòu)EEPR0M、在SONOS結(jié)構(gòu)EEPROM中進(jìn)行操作的方法、以及SONOS器件。
【背景技術(shù)】
[0002]非易失性存儲(chǔ)器(Non-volatileMemory)在系統(tǒng)關(guān)閉或無電源供應(yīng)時(shí)仍能保持?jǐn)?shù)據(jù)信息不丟失，這種芯片用于存儲(chǔ)數(shù)據(jù)或程序，應(yīng)用極其廣泛。尤其是電可擦除可編程存儲(chǔ)器，可以多次擦寫更新數(shù)據(jù)，是日常消費(fèi)類電子甚至軍工類產(chǎn)品中非常重要的存儲(chǔ)芯片。
[0003]非易失性可編程存儲(chǔ)器又可分為兩大類:浮柵型和電荷阱型。在浮柵型存儲(chǔ)器中，電荷被儲(chǔ)存在浮柵中，即使掉電數(shù)據(jù)也能得到保持，浮柵型器件的一種代表性應(yīng)用就是EEPR0M(ElectricalIy Erasable and Programmable Read Only Memory)。浮棚.型EEPROM由兩個(gè)晶體管組成，一個(gè)是浮柵晶體管，一個(gè)是選擇晶體管。在編程過程中通過加入適當(dāng)?shù)母邏寒a(chǎn)生隧道效應(yīng)，將電荷注入浮柵之中。電荷阱型器件中，電荷被儲(chǔ)存在分離的氮阱之中，也能在無電的情況下保持?jǐn)?shù)據(jù)。電荷阱型器件的一種典型應(yīng)用是S0N0S(Silicon OxideNitride Oxide Semiconductor)，也是通過加入高壓產(chǎn)生隧道效應(yīng)，將電荷注入氮層之中。
[0004]上述兩種非易失性可編程存儲(chǔ)器，各有優(yōu)劣。歸納如下:a)浮柵型結(jié)構(gòu)必須要有浮柵層，必須使用至少2層的多晶硅工藝，工藝相對(duì)復(fù)雜;b)由于浮柵導(dǎo)致了更高的電容耦合，擦/寫操作需要更高的電壓，如果存儲(chǔ)單元尺寸不斷變小，過度擦除和寫入會(huì)導(dǎo)致反常漏電流現(xiàn)行越來越嚴(yán)重，所以存儲(chǔ)單元不能隨著生產(chǎn)工藝不斷向深亞微米進(jìn)化而不斷變小；c)浮柵器件將電荷存儲(chǔ)在浮柵層，浮柵為導(dǎo)體，其中的任何針孔缺陷都會(huì)引起浮柵和溝道之間短路，造成部分或全部電荷丟失。而S0N0S器件中，存儲(chǔ)電荷的是絕緣體氧化硅，針孔缺陷對(duì)存儲(chǔ)的電荷總量影響可以忽略;d) S0N0S存儲(chǔ)器的問題是擦/寫速度不高，且由于存儲(chǔ)單元尺非常小，其拉取電流的能力非常的弱，一旦在電路某一讀取支路存在漏電流問題，都會(huì)嚴(yán)重影響數(shù)據(jù)的儲(chǔ)存。
[0005]由于浮柵型和電荷阱型存儲(chǔ)器各自的特點(diǎn)和存在的問題，目前常規(guī)的做法是:
[0006]I)浮柵型器件常用于生產(chǎn)EEPR0M，主要使用在一些存儲(chǔ)量小，對(duì)擦/寫次數(shù)以及速度高的地方；電荷阱型S0N0S常用于Flash芯片中，用于存儲(chǔ)量大，對(duì)擦/寫次數(shù)以及速度要求不高的地方；
[0007]2)在材料，工藝與結(jié)構(gòu)設(shè)計(jì)等方面對(duì)S0N0S器件的存儲(chǔ)單元進(jìn)行不斷改進(jìn)；
[0008]3)由于S0N0S器件存儲(chǔ)電荷層為絕緣層，其防漏電能力和防止輻射遠(yuǎn)強(qiáng)于浮柵結(jié)構(gòu)的EEPR0M?？紤]到太空產(chǎn)品等特殊應(yīng)用中，成本并非重要的考慮因素，綜合了兩類技術(shù)優(yōu)點(diǎn)設(shè)計(jì)出的S0N0S結(jié)構(gòu)EEPROM也開始被設(shè)計(jì)出并應(yīng)用在一些特殊的場(chǎng)合中。
[0009]常用的串行接口S0N0S結(jié)構(gòu)EEPROM的電路設(shè)計(jì)框圖如圖1所示。存儲(chǔ)單元采用以字節(jié)為最小選擇單位進(jìn)行操作，每字節(jié)包含8個(gè)比特的二進(jìn)制數(shù)據(jù)。大量以比特為單位的存儲(chǔ)器陣列構(gòu)成存儲(chǔ)單元101，地址通過X方向與Y方向進(jìn)行解碼之后，每次選中一個(gè)字節(jié)，字節(jié)選中模塊為102。在串行輸出之中，8個(gè)比特存儲(chǔ)的數(shù)據(jù)必須再次經(jīng)過并串轉(zhuǎn)換選擇電路103,選中的一個(gè)比特信息再通過靈敏放大器104,將其中存儲(chǔ)的信息轉(zhuǎn)發(fā)成二進(jìn)制數(shù)據(jù)。當(dāng)需要儲(chǔ)存數(shù)據(jù)時(shí)，每一條位線需要一個(gè)鎖存器，鎖存器陣列為105。本實(shí)用新型涉及的電路部分包括101-105,其更為詳細(xì)的信息傳遞電路圖如圖2所示，201-205分別對(duì)應(yīng)框圖101-105的電路體現(xiàn):存儲(chǔ)器陣列201之中，每個(gè)最小的操作單元為一個(gè)字節(jié)，每個(gè)字節(jié)存儲(chǔ)單元 2012中包含有8個(gè)比特存儲(chǔ)單元2011，每個(gè)比特存儲(chǔ)單元2011由兩個(gè)器件組成。每條位線 BLX對(duì)應(yīng)一個(gè)位選擇開關(guān)2021，每8條位線對(duì)應(yīng)8個(gè)選擇開關(guān)202。存儲(chǔ)陣列有多少條位線即會(huì)有多少個(gè)位選擇開關(guān)2021。每個(gè)位線需要寫入數(shù)據(jù)時(shí)，數(shù)據(jù)需要先鎖存進(jìn)入數(shù)據(jù)鎖存器 2051，同樣，有多少條位線即需要多少個(gè)鎖存單元2051。所有的位線選擇單元在輸出時(shí)需要經(jīng)過由8個(gè)輸出器件2031組成的電路203將對(duì)應(yīng)選中的比特單元串行輸出，整個(gè)電路需要一組203即可。最終選擇的單元經(jīng)過一個(gè)敏感運(yùn)算放大器204，將數(shù)據(jù)轉(zhuǎn)化成二進(jìn)制數(shù)據(jù)。
[0010]圖2所示為現(xiàn)有的S0N0S結(jié)構(gòu)EEPR0M的常規(guī)電路，目前只能用于對(duì)芯片成本和讀寫時(shí)間要求不高的應(yīng)用場(chǎng)合。其實(shí)質(zhì)原因是:即使采用先進(jìn)的制造工藝，制約芯片成本的存儲(chǔ)單元2011不能尺寸太小。如圖3所示，存儲(chǔ)單元的擦除與寫入之后的門限電壓在飽和之前， 其與時(shí)間的對(duì)數(shù)基本呈線性關(guān)系。存儲(chǔ)單元內(nèi)部包含的電荷信息，經(jīng)過一系列的路徑傳輸之后，最終輸入給敏感運(yùn)算放大器204,單元電流Icell與基準(zhǔn)電流Iref兩相比較。如果存儲(chǔ)內(nèi)容為“1”，則Icell基本接近為0;如果存儲(chǔ)內(nèi)容為“0”，Icell>Iref。所以Icell的大小非常重要。在存儲(chǔ)器電路中，每一個(gè)比特存儲(chǔ)單元2011的擦/寫必須先擦除變成“1”，再按照需求決定是否寫入“〇”。根據(jù)器件的電流公式:1 = 1/21(*1/1*(￥88-￥也)2(其中，1(為介電常數(shù)，￥/ L為存儲(chǔ)單元的寬長比，Vgs為器件柵源之間電壓差，Vth為器件門限電壓)可知，電流與器件的大小和門限電壓相關(guān)，器件尺寸與工藝相關(guān)，門限電壓與擦/寫時(shí)間相關(guān)，并且隨著擦/寫次數(shù)的增多(EEPR0M—般要求100萬次)，門限電壓會(huì)逐漸變小。儲(chǔ)存單元的信息傳遞到敏感運(yùn)放，需要經(jīng)過多個(gè)器件及很長的路徑，其間的器件可能本身也存在一定的漏電，路徑中也可能存在噪聲的干擾。要想確保儲(chǔ)存內(nèi)容的正確性，必須在存儲(chǔ)單元能下拉足夠大的電流， 即需要足夠大尺寸的存儲(chǔ)單元和長的編程時(shí)間。這兩點(diǎn)正是制約S0N0S結(jié)構(gòu)EEPR0M無法大規(guī)模在消費(fèi)類電子使用的關(guān)鍵因素。[〇〇11]在消費(fèi)類電子領(lǐng)域，對(duì)成本也就是芯片尺寸的要求非常的高。綜上可知，傳統(tǒng)的 S0N0S結(jié)構(gòu)EEPR0M雖然有很強(qiáng)的抗干擾和抗輻射能力，也能夠以字節(jié)(byte)為單位進(jìn)行操作，但是，在兼顧到了 S0N0S器件和浮柵型EEPR0M優(yōu)點(diǎn)的前提下，其必須采用很大的存儲(chǔ)單元，以及需要很慢長的擦/寫時(shí)間，只能用在對(duì)成本要求不高的特殊場(chǎng)合，很難大批量的使用在需求最大的消費(fèi)類電子產(chǎn)品中。
[0012]因此，業(yè)內(nèi)急需一種具有小尺寸存儲(chǔ)單元、且擦/寫時(shí)間短的S0N0S結(jié)構(gòu)EEPR0M。 【實(shí)用新型內(nèi)容】[〇〇13]本實(shí)用新型要解決的技術(shù)問題在于，針對(duì)傳統(tǒng)的S0N0S結(jié)構(gòu)EEPR0M需要采用大尺寸存儲(chǔ)單元、以及擦/寫時(shí)間長(即擦/寫速度低)的缺陷，提供一種S0N0S結(jié)構(gòu)EEPR0M的存儲(chǔ)器陣列、S0N0S結(jié)構(gòu)EEPR0M，以及在S0N0S結(jié)構(gòu)EEPR0M中進(jìn)行操作的方法。[〇〇14]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:構(gòu)造一種S0N0S結(jié)構(gòu)EEPR0M的存儲(chǔ)器陣列，包括多個(gè)字節(jié)存儲(chǔ)單元，其中每個(gè)字節(jié)存儲(chǔ)單元包括8個(gè)比特存儲(chǔ)單元;其中，
[0015]每一個(gè)所述比特存儲(chǔ)單元包括用于分別存儲(chǔ)兩個(gè)相反信息之一的第一存儲(chǔ)子單元和第二存儲(chǔ)子單元;且
[0016]所述第一存儲(chǔ)子單元和第二存儲(chǔ)子單元相鄰布置、且結(jié)構(gòu)和尺寸相同；
[0017]所述第一存儲(chǔ)子單元和第二存儲(chǔ)子單元分別連接于各自的位線。
[0018]在本實(shí)用新型所述的SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列中，
[0019]所述第一存儲(chǔ)子單元和第二存儲(chǔ)子單元各自包括相互串聯(lián)的存儲(chǔ)器件和字線選擇器件。
[0020]在本實(shí)用新型所述的SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列中，在每個(gè)所述字節(jié)存儲(chǔ)單元中，所述存儲(chǔ)器件的柵極兩兩相連、且所述字線選擇器件的柵極兩兩相連。
[0021]本實(shí)用新型解決其技術(shù)問題所采用的另一技術(shù)方案是:構(gòu)造一種SONOS結(jié)構(gòu)EEPR0M，包括如上所述的SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列，與各個(gè)所述比特存儲(chǔ)單元相對(duì)應(yīng)的位線選擇開關(guān)、輸入數(shù)據(jù)鎖存器和輸出器件，以及敏感運(yùn)算放大器;其中，
[0022]每個(gè)比特存儲(chǔ)單元中的第一存儲(chǔ)子單元通過第一位線連接相應(yīng)的第一位線選擇開關(guān)進(jìn)而連接至相應(yīng)的第一輸出器件和輸入數(shù)據(jù)鎖存器，第二存儲(chǔ)子單元通過第二位線連接相應(yīng)的第二位線選擇開關(guān)進(jìn)而連接至相應(yīng)的第二輸出器件和輸入數(shù)據(jù)鎖存器;且
[0023]第一輸出器件和第二輸出器件的輸出端分別連接至所述敏感運(yùn)算放大器的第一輸入端和第二輸入端。
[0024]在本實(shí)用新型所述的SONOS結(jié)構(gòu)EEPROM中，在版圖上:
[0025]所述第一位線和第二位線緊鄰布置、且結(jié)構(gòu)和尺寸相同；
[0026]所述第一位線選擇開關(guān)和第二位線選擇開關(guān)緊鄰布置、且結(jié)構(gòu)和尺寸相同；
[0027]所述第一輸出器件和第二輸出器件緊鄰布置、且結(jié)構(gòu)和尺寸相同；且
[0028]從所述第一存儲(chǔ)子單元開始經(jīng)由第一位線、第一位線選擇開關(guān)至所述第一輸出器件的走線長度，與從所述第二存儲(chǔ)子單元開始經(jīng)由第二位線、第二位線選擇開關(guān)至所述第二輸出器件的走線長度基本相同。
[0029]在本實(shí)用新型所述的SONOS結(jié)構(gòu)EEPROM中，所述敏感運(yùn)算放大器包括電流鏡和基準(zhǔn)比較電路，其中:
[0030]所述電流鏡的一輸入端為所述敏感運(yùn)算放大器的第一輸入端、所述電流鏡的另一輸入端為所述敏感運(yùn)算放大器的第二輸入端;且
[0031]所述基準(zhǔn)比較電路的一輸入端連接于所述電流鏡的輸出端，所述基準(zhǔn)比較電路的另一輸入端接基準(zhǔn)電壓;所述基準(zhǔn)比較電路的輸出端用于輸出數(shù)據(jù)。
[0032]在本實(shí)用新型所述的SONOS結(jié)構(gòu)EEPROM中，
[0033]輸入數(shù)據(jù)鎖存器包含使能所述第一存儲(chǔ)子單元和第二存儲(chǔ)子單元所存儲(chǔ)的信息為相反信息的反相器，第一位線選擇開關(guān)和第二位線選擇開關(guān)共分別連接于所述輸入數(shù)據(jù)鎖存器的兩個(gè)輸出端之一；
[0034]或者，
[0035]輸入數(shù)據(jù)鎖存器包括使能所述第一存儲(chǔ)子單元和第二存儲(chǔ)子單元所存儲(chǔ)的信息為相反信息的第一輸入數(shù)據(jù)鎖存器和第二輸入數(shù)據(jù)鎖存器;且第一位線選擇開關(guān)連接第一輸入數(shù)據(jù)鎖存器，第二位線選擇開關(guān)連接第二輸入數(shù)據(jù)鎖存器。
[0036]另外，本實(shí)用新型還提供一種SONOS器件，其包括多個(gè)用于存儲(chǔ)比特信息的存儲(chǔ)器件，其中，
[0037]所述存儲(chǔ)器件包括連接于字線的柵極、以及分別用于存儲(chǔ)兩個(gè)相反信息之一的源極和漏極；[〇〇38] 所述S0N0S器件還包括:
[0039]與所述存儲(chǔ)器件相對(duì)應(yīng)的位線選擇開關(guān)、輸入數(shù)據(jù)鎖存器和輸出器件，以及敏感運(yùn)算放大器;其中，
[0040]每個(gè)存儲(chǔ)器件的源極通過第一位線連接相應(yīng)的第一位線選擇開關(guān)進(jìn)而連接至相應(yīng)的第一輸出器件和輸入數(shù)據(jù)鎖存器，每個(gè)存儲(chǔ)器件的漏極通過第二位線連接相應(yīng)的第二位線選擇開關(guān)進(jìn)而連接至相應(yīng)的第二輸出器件和輸入數(shù)據(jù)鎖存器;且
[0041]第一輸出器件和第二輸出器件的輸出端分別連接至所述敏感運(yùn)算放大器的第一輸入端和第二輸入端。[〇〇42]在本實(shí)用新型所述的S0N0S器件中，
[0043]所述第一位線和第二位線緊鄰布置、且結(jié)構(gòu)和尺寸相同；
[0044]所述第一位線選擇開關(guān)和第二位線選擇開關(guān)緊鄰布置、且結(jié)構(gòu)和尺寸相同；
[0045]所述第一輸出器件和第二輸出器件緊鄰布置、且結(jié)構(gòu)和尺寸相同；且
[0046]從所述第一存儲(chǔ)子單元開始經(jīng)由第一位線、第一位線選擇開關(guān)至所述第一輸出器件的走線長度，與從所述第二存儲(chǔ)子單元開始經(jīng)由第二位線、第二位線選擇開關(guān)至所述第二輸出器件的走線長度基本相同。[〇〇47]在本實(shí)用新型所述的S0N0S器件中，所述敏感運(yùn)算放大器包括電流鏡和基準(zhǔn)比較電路，其中:
[0048]所述電流鏡的一輸入端為所述敏感運(yùn)算放大器的第一輸入端、所述電流鏡的另一輸入端為所述敏感運(yùn)算放大器的第二輸入端;且[〇〇49]所述基準(zhǔn)比較電路的一輸入端連接于所述電流鏡的輸出端，所述基準(zhǔn)比較電路的另一輸入端接基準(zhǔn)電壓;所述基準(zhǔn)比較電路的輸出端用于輸出數(shù)據(jù)。
[0050]實(shí)施本實(shí)用新型具有以下有益效果:本實(shí)用新型的S0N0S結(jié)構(gòu)EEPR0M及其存儲(chǔ)器陣列，可以使用很小尺寸的S0N0S工藝存儲(chǔ)單元(一般不到普通浮柵結(jié)構(gòu)EEPR0M存儲(chǔ)單元的 1/5)、有效節(jié)省芯片面積;可以縮短擦/寫所需時(shí)間，在編程時(shí)間上接近浮柵結(jié)構(gòu)EEPR0M。從而，在性能基本接近浮柵型EEPR0M的前提下，芯片面積和成本能得到大幅度的降低。
[0051]另外，可有效防止儲(chǔ)存單元讀取支路器件的漏電與噪聲干擾。即使在讀取支路存在一定漏電的情況下，也能正常讀出存儲(chǔ)數(shù)據(jù)?！靖綀D說明】[〇〇52]下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，附圖中:[〇〇53]圖1是現(xiàn)有S0N0S結(jié)構(gòu)EEPR0M的結(jié)構(gòu)示意圖；[〇〇54]圖2是現(xiàn)有S0N0S結(jié)構(gòu)EEPR0M的電路原理圖；
[0055]圖3是EEPR0M儲(chǔ)存單元門限電壓與編程時(shí)間關(guān)系的曲線圖；[〇〇56]圖4是本實(shí)用新型S0N0S結(jié)構(gòu)EEPR0M的電路原理圖。【具體實(shí)施方式】[〇〇57] 本實(shí)用新型構(gòu)思一種全新的差分匹配S0N0S結(jié)構(gòu)EEPR0M器件的電路設(shè)計(jì)。采用這種電路設(shè)計(jì)，可以使用很小的SONOS工藝存儲(chǔ)單元(一般不到普通浮柵結(jié)構(gòu)EEPROM存儲(chǔ)單元的1/5)有效節(jié)省芯片面積;可以縮短擦/寫所需時(shí)間，在編程時(shí)間上接近浮柵結(jié)構(gòu)EEPR0M。另外，可有效防止儲(chǔ)存單元讀出支路器件的漏電與噪聲干擾。
[0058] 本實(shí)用新型的SONOS結(jié)構(gòu)EEPROM及其存儲(chǔ)器陣列，既可以使用更先進(jìn)的深亞微米技術(shù)制造的非常小的存儲(chǔ)單元(其尺寸一般不到傳統(tǒng)浮柵型EEPROM存儲(chǔ)單元的1/5)，也可以大幅提高擦/寫速度、縮短擦/寫所需時(shí)間、并可提高擦/寫次數(shù)。在性能基本接近浮柵型EEPROM的前提下，芯片面積和成本能得到大幅度的降低。
[0059 ] 如圖4所示，本實(shí)用新型的SONOS結(jié)構(gòu)EEPROM包括EEPROM存儲(chǔ)器陣列1、位線選擇電路2、并串轉(zhuǎn)換數(shù)據(jù)輸出電路3、敏感運(yùn)算放大器4和輸入數(shù)據(jù)鎖存電路。其中，
[0060]EEPROM存儲(chǔ)器陣列I為SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列，其包括多個(gè)字節(jié)存儲(chǔ)單元10。每個(gè)字節(jié)存儲(chǔ)單元10進(jìn)一步包括8個(gè)比特存儲(chǔ)單元10i(i = 0、l、2、3、4、5、6、7)。
[0061]位線選擇電路2包括16個(gè)位線選擇開關(guān)2i_a、2i_b(i = 0、l、2、3、4、5、6、7)。
[0062]并串轉(zhuǎn)換數(shù)據(jù)輸出電路3包括16個(gè)輸出器件3i_a、3i_b(i = 0、l、2、3、4、5、6、7)。
[0063]敏感運(yùn)算放大器4包括電流鏡和基準(zhǔn)比較電路。
[0064]輸入數(shù)據(jù)鎖存電路包括8個(gè)輸入數(shù)據(jù)鎖存器5i (i = 0、l、2、3、4、5、6、7)，其中帶有反相器，可引出兩個(gè)相反的輸出分別給第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10i_b，使能第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10i_b所存儲(chǔ)的信息為相反信息。每個(gè)輸入數(shù)據(jù)鎖存器5i有一個(gè)輸入端和兩個(gè)輸出端，第一位線選擇開關(guān)2i_a和第二位線選擇開關(guān)共2i_b分別連接于該輸入數(shù)據(jù)鎖存器5i的兩個(gè)輸出端之一。在本實(shí)用新型的另一實(shí)施例中，輸入數(shù)據(jù)鎖存器包括使能第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10i_b所存儲(chǔ)的信息為相反信息的第一輸入數(shù)據(jù)鎖存器和第二輸入數(shù)據(jù)鎖存器。在該實(shí)施例中，第一位線選擇開關(guān)2i_a連接第一輸入數(shù)據(jù)鎖存器，第二位線選擇開關(guān)2i_b連接第二輸入數(shù)據(jù)鎖存器。
[0065]進(jìn)一步地，在EEPROM存儲(chǔ)器陣列I的每一字節(jié)存儲(chǔ)單元10中，每一個(gè)比特存儲(chǔ)單元1i包括第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10i_b(如此，每一字節(jié)存儲(chǔ)單元10包括16個(gè)存儲(chǔ)子單元)，分別用于存儲(chǔ)兩個(gè)相反信息，例如當(dāng)?shù)谝淮鎯?chǔ)子單元10i_a存儲(chǔ)為0、則第二存儲(chǔ)子單元10i_b存儲(chǔ)I，反之亦然。在版圖上，第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10;[_13相鄰布置、且結(jié)構(gòu)和尺寸相同。
[0066]每個(gè)存儲(chǔ)子單元都與相應(yīng)的位線連接。例如，第一存儲(chǔ)子單元10i_a連接于位線BLi_a(i = 0、l、2、3、4、5、6、7)、第二存儲(chǔ)子單元10i_b 連接于位線 BLi_b(i = 0、l、2、3、4、5、6,7)o
[0067]在本實(shí)用新型的實(shí)施例中，第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10i_b各自包括一個(gè)存儲(chǔ)器件Ql和一個(gè)字線選擇器件Q2，且存儲(chǔ)器件Ql和字線選擇器件Q2相互串聯(lián)。對(duì)于每個(gè)比特存儲(chǔ)單元10i，其中的兩個(gè)存儲(chǔ)器件Ql的柵極相連，兩個(gè)字線選擇器件Q2的柵極相連。
[0068]在每個(gè)字節(jié)存儲(chǔ)單元10中，全部16個(gè)存儲(chǔ)器件Ql的柵極兩兩相連、且全部16個(gè)字線選擇器件Q2的柵極兩兩相連。
[0069]下面，以第i個(gè)比特存儲(chǔ)單元1i為例，來說明各個(gè)部分的連接關(guān)系。
[0070]如圖4所示，每個(gè)比特存儲(chǔ)單元1i中的第一存儲(chǔ)子單元10i_a通過第一位線BLi_a連接相應(yīng)的第一位線選擇開關(guān)2i_a進(jìn)而連接至相應(yīng)的第一輸出器件3i_a和輸入數(shù)據(jù)鎖存器5i，第二存儲(chǔ)子單元10i_b通過第二位線此;1_13連接相應(yīng)的第二位線選擇開關(guān)2i_b進(jìn)而連接至相應(yīng)的第二輸出器件3i_b和輸入數(shù)據(jù)鎖存器5i。第一輸出器件3i_a和第二輸出器件 3i_b的輸出端分別連接至敏感運(yùn)算放大器4的第一輸入端和第二輸入端。[〇〇71] 在本實(shí)用新型的一些實(shí)施例中，S0N0S結(jié)構(gòu)EEPR0M在版圖上:[〇〇72] 第一位線BLi_a和第二位線此1_13緊鄰布置、且結(jié)構(gòu)和尺寸相同；
[0073]第一位線選擇開關(guān)2i_a和第二位線選擇開關(guān)2i_b緊鄰布置、且結(jié)構(gòu)和尺寸相同； [〇〇74]第一輸出器件3i_a和第二輸出器件3i_b緊鄰布置、且結(jié)構(gòu)和尺寸相同；且 [〇〇75] 從第一存儲(chǔ)子單元10i_a開始經(jīng)由第一位線BLi_a、第一位線選擇開關(guān)2i_a至第一輸出器件3i_a的走線長度，與從第二存儲(chǔ)子單元10i_b開始經(jīng)由第二位線BLi_b、第二位線選擇開關(guān)2i_b至第二輸出器件3i_b的走線長度基本相同。
[0076]如圖4所示，敏感運(yùn)算放大器4包括電流鏡和基準(zhǔn)比較電路，其中電流鏡的一輸入端為敏感運(yùn)算放大器4的第一輸入端、電流鏡的另一輸入端為敏感運(yùn)算放大器4的第二輸入端;且基準(zhǔn)比較電路的一輸入端連接于電流鏡的輸出端，基準(zhǔn)比較電路的另一輸入端接基準(zhǔn)電壓;基準(zhǔn)比較電路的輸出端用于輸出數(shù)據(jù)。[〇〇77] 本實(shí)用新型的S0N0S結(jié)構(gòu)EEPR0M在操作過程中，讀取數(shù)據(jù)時(shí)通過讀取支路:信息從第一存儲(chǔ)子單元l〇i_a、第一位線BLi_a、第一位線選擇開關(guān)2i_a、第一輸出器件3i_a傳輸至敏感運(yùn)算放大器4;從第二存儲(chǔ)子單元10 i_b、第二位線BLi_b、第二位線選擇開關(guān)2 i_b、第二輸出器件3i_b傳輸至敏感運(yùn)算放大器4。
[0078]寫入數(shù)據(jù)時(shí)通過寫入支路:信息從輸入數(shù)據(jù)鎖存器51、第一位線選擇開關(guān)2i_a、第一位線此;1_3傳輸至第一存儲(chǔ)子單元10i_a;從輸入數(shù)據(jù)鎖存器51、第二位線選擇開關(guān)2i_b、 第二位線BLi_b傳輸至第二存儲(chǔ)子單元10i_b。[〇〇79]在本實(shí)用新型的各個(gè)實(shí)施例中，S0N0S結(jié)構(gòu)EEPR0M中進(jìn)行操作的方法包括:[〇〇8〇]擦除步驟:當(dāng)對(duì)一個(gè)比特進(jìn)行擦除置位時(shí)，同時(shí)將第一存儲(chǔ)子單元1〇1_&和第二存儲(chǔ)子單元1〇1_13置為高門限電平，或者，同時(shí)將第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元 10i_b置為低門限電平；
[0081]寫入步驟:在對(duì)一個(gè)比特進(jìn)行寫入操作時(shí)，根據(jù)欲入寫數(shù)據(jù)和預(yù)定規(guī)則，在第一存儲(chǔ)子單元l〇i_a和第二存儲(chǔ)子單元10i_b的位線BLi_a、BLi_b分別輸入不同電壓，例如高電壓和低電壓、或者低電壓和高電壓，使得其中一個(gè)存儲(chǔ)子單元的門限電壓保持不變，而另一個(gè)存儲(chǔ)子單元的門限改變成另一狀態(tài)。例如，欲寫入數(shù)據(jù)為〇或1。預(yù)定規(guī)則可以是:1)第一存儲(chǔ)子單元l〇i_a置低門限電平、第二存儲(chǔ)子單元10i_b置為高門限電平時(shí)代表該比特存儲(chǔ)單元存儲(chǔ)的是1;2)第一存儲(chǔ)子單元10i_a置高門限電平、第二存儲(chǔ)子單元10i_b置為低門限電平時(shí)代表該比特存儲(chǔ)單元存儲(chǔ)的是0。或者相反:1)第一存儲(chǔ)子單元1〇1_&置高門限電平、 第二存儲(chǔ)子單元l〇i_b置為低門限電平時(shí)代表該比特存儲(chǔ)單元存儲(chǔ)的是1;2)第一存儲(chǔ)子單元l〇i_a置低門限電平、第二存儲(chǔ)子單元101_13置為高門限電平時(shí)代表該比特存儲(chǔ)單元存儲(chǔ)的是0。
[0082]讀取步驟:在對(duì)一個(gè)比特進(jìn)行讀取操作時(shí)，
[0083]將第一存儲(chǔ)子單元101_&的門限狀態(tài)信息傳送至第一輸出器件3i_a，將第二存儲(chǔ)子單元10i_b的門限狀態(tài)信息傳送至第二輸出器件3i_b;
[0084]將第一輸出器件3i_a輸出的第一電流Icell_a和第二輸出器件3i_b輸出的第二電流Icel l_b經(jīng)電流鏡同比放大；
[0085]將放大后的第一電流Icell_a和第二電流IcellJ^g互比較，并將比較結(jié)果輸出至基準(zhǔn)比較電路；
[0086]基準(zhǔn)比較電路根據(jù)該比較結(jié)果與基準(zhǔn)電壓的比較輸出數(shù)據(jù)。
[0087]本實(shí)用新型還提供一種SONOS器件，其包括多個(gè)用于存儲(chǔ)比特信息的存儲(chǔ)器件。該存儲(chǔ)器件包括連接于字線WLS的柵極、以及分別用于存儲(chǔ)兩個(gè)相反信息之一的源極和漏極；以及與該存儲(chǔ)器件相對(duì)應(yīng)的位線選擇開關(guān)2i_a、2i_b、輸入數(shù)據(jù)鎖存器5i和輸出器件3i_a、3i_b，和敏感運(yùn)算放大器4;其中，
[0088]每個(gè)存儲(chǔ)器件的源極通過第一位線此1_&連接相應(yīng)的第一位線選擇開關(guān)2i_a進(jìn)而連接至相應(yīng)的第一輸出器件3i_a和輸入數(shù)據(jù)鎖存器5i，每個(gè)存儲(chǔ)器件的漏極通過第二位線81^_13連接相應(yīng)的第二位線選擇開關(guān)2i_b進(jìn)而連接至相應(yīng)的第二輸出器件3i_b和輸入數(shù)據(jù)鎖存器5i;且
[0089]第一輸出器件3i_a和第二輸出器件3i_b的輸出端分別連接至敏感運(yùn)算放大器4的第一輸入端和第二輸入端。
[0090]在該SONOS器件中，除了使用上述存儲(chǔ)器件的源極和漏極替代圖4中的比特存儲(chǔ)單元1i中的兩個(gè)存儲(chǔ)子單元10i_a、10i_b之外，其他部分例如位線選擇電路、并串轉(zhuǎn)換數(shù)據(jù)輸出電路、敏感運(yùn)算放大器和輸入數(shù)據(jù)鎖存電路均可采用圖4中的位線選擇電路2、并串轉(zhuǎn)換數(shù)據(jù)輸出電路3、敏感運(yùn)算放大器4、輸入數(shù)據(jù)鎖存電路，且其中的版圖布置和線路連接也可沿襲。
[0091]通常，EEPROM的數(shù)據(jù)編程首先要經(jīng)過擦除置成“I”，也就是圖3中所示，通過加高壓將存儲(chǔ)單元門限電壓變成高電平，在敏感運(yùn)放中，不能有下拉電流的能力，即Icell = Oc3S后再根據(jù)需要寫入，如果要寫入數(shù)據(jù)是“I”，則該比特不會(huì)加高壓改變門限，否則會(huì)加高壓將門限變成低電平，Icell大于基準(zhǔn)電流。
[0092]在本實(shí)用新型中，要進(jìn)行數(shù)據(jù)編程，先擦除置成“I”，將高壓加到圖4中被選中字節(jié)存儲(chǔ)單元10，則16個(gè)存儲(chǔ)單元同時(shí)一次性被擦除成“I”。當(dāng)在寫入的時(shí)候，位線此;[_3與此;!_b剛好相反，例如:寫入數(shù)據(jù)為0，則位線BLi_aS高電平、位線BLi_bS低電平，第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10i_b中存入兩個(gè)完全相反的信息，即一個(gè)門限為正，一個(gè)為負(fù)。在讀出的時(shí)候，經(jīng)過并串轉(zhuǎn)換數(shù)據(jù)輸出電路3的讀取選擇，將16個(gè)存儲(chǔ)子單元中數(shù)據(jù)兩兩一組輸出，即輸出器件3i_a和3i_b構(gòu)成一組。其數(shù)據(jù)最終傳入到敏感運(yùn)算放大器4中，經(jīng)過電流鏡的轉(zhuǎn)化，兩個(gè)電流10611_&與10611_13相互比較。與傳統(tǒng)的結(jié)構(gòu)圖2中電流Icell與基準(zhǔn)電流比較不一樣，本實(shí)用新型中，理想情況下，電流Icell_a與Icell_b中總有一個(gè)為0，也就允許在存儲(chǔ)單元的電流更小的情況下，數(shù)據(jù)仍然能夠被讀出。并且由于其中必有一個(gè)數(shù)據(jù)是0，兩個(gè)電流都可以同倍數(shù)放大。這樣實(shí)施有幾個(gè)優(yōu)點(diǎn):一是允許存儲(chǔ)器件尺寸更小，二是需要的門限電壓可以更小，也就是編程所需時(shí)間可以更快。雖然器件數(shù)量為傳統(tǒng)方式的兩倍，但由于每個(gè)器件的尺寸可以大幅度的減少，仍然有非常高的成本優(yōu)勢(shì)。另外，如前所述，在版圖的實(shí)施中，第一存儲(chǔ)子單元10i_a和第二存儲(chǔ)子單元10i_b，第一位線選擇開關(guān)2i_a和第二位線選擇開關(guān)2i_b，第一輸出器件3i_a和第二輸出器件3i_b均為緊鄰放置，走線的長度與收到的干擾也是完全一樣，在404的差分結(jié)構(gòu)的運(yùn)放放大器中，所有的漏電，干擾等非常規(guī)因素都可以被完全抵消。這也允許了存儲(chǔ)單元可以有更小的電流。
[0093] 本實(shí)用新型S0N0S結(jié)構(gòu)EEPR0M的重要?jiǎng)?chuàng)新點(diǎn)如下:[〇〇94]1)構(gòu)成存儲(chǔ)陣列的比特存儲(chǔ)單元中，由兩個(gè)尺寸和結(jié)構(gòu)完全相同的存儲(chǔ)子單元構(gòu)成一個(gè)比特。在版圖實(shí)施上被放置在相鄰地方。[〇〇95]2)—個(gè)字節(jié)存儲(chǔ)單元中，存儲(chǔ)器件Q1的柵極兩兩相連、字線選擇器件Q2的柵極兩兩相連，在操作上同時(shí)被選中。8組這樣的存儲(chǔ)子單元構(gòu)成一個(gè)字節(jié)，S卩1個(gè)字節(jié)包含有16個(gè)傳統(tǒng)的存儲(chǔ)單元。
[0096]3)—個(gè)比特在擦除置位時(shí)候，同時(shí)被置為成某一種門限電平。在寫入的時(shí)候，兩個(gè)單元的位線被輸入進(jìn)兩個(gè)一高一低的電壓，其中一個(gè)的門限電壓基本不會(huì)改變，而另一個(gè)的門限被改變成另一狀態(tài)。
[0097]4)位線選擇開關(guān)與各自的位線相連，在器件尺寸上大小一致，在版圖的為相鄰實(shí)施。
[0098]5)構(gòu)成一個(gè)比特的兩個(gè)單元可以采用同一個(gè)數(shù)據(jù)鎖存器。作為另一實(shí)施方式，也可以采用兩個(gè)鎖存器，也在本實(shí)用新型的保護(hù)范圍內(nèi)。
[0099]6)并串轉(zhuǎn)換數(shù)據(jù)輸出電路3,將16個(gè)并行數(shù)據(jù)轉(zhuǎn)換成8組完全相反的存儲(chǔ)信息，一次選中一個(gè)比特(即一組數(shù)據(jù))。
[0100]7)敏感運(yùn)算放大器中，被選中比特的兩組電流經(jīng)過電路轉(zhuǎn)換之后相互比較。
[0101]8)敏感運(yùn)算放大器中，兩組電流可以通過電流鏡同比放大，這些存儲(chǔ)單元的拉電能力可以更弱，也就意味著可以更小且更快。
[0102]以上實(shí)施例只為說明本實(shí)用新型的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人士能夠了解本實(shí)用新型的內(nèi)容并據(jù)此實(shí)施，并不能限制本實(shí)用新型的保護(hù)范圍。凡跟本實(shí)用新型權(quán)利要求范圍所做的均等變化與修飾，均應(yīng)屬于本實(shí)用新型權(quán)利要求的涵蓋范圍。
【主權(quán)項(xiàng)】
1.一種SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列，包括多個(gè)字節(jié)存儲(chǔ)單元(10)，其中每個(gè)字節(jié)存 儲(chǔ)單元(10)包括8個(gè)比特存儲(chǔ)單元(10i);其特征在于，每一個(gè)所述比特存儲(chǔ)單元(l〇i)包括用于分別存儲(chǔ)兩個(gè)相反信息之一的 第一存儲(chǔ)子單元(l〇i_a)和第二存儲(chǔ)子單元(10i_b);且所述第一存儲(chǔ)子單元(l〇i_a)和第二存儲(chǔ)子單元(10i_b)相鄰布置、且結(jié)構(gòu)和尺寸相 同；所述第一存儲(chǔ)子單元(l〇i_a)和第二存儲(chǔ)子單元(10i_b)分別連接于各自的位線(BLi_ a、BLi_b);其中，i = 0、l、2、3、4、5、6、7。2.根據(jù)權(quán)利要求1所述的SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列，其特征在于，其中，所述第一存儲(chǔ)子單元(l〇i_a)和第二存儲(chǔ)子單元(10i_b)各自包括相互串聯(lián)的存 儲(chǔ)器件(Q1)和字線選擇器件(Q2)。3.根據(jù)權(quán)利要求2所述的SONOS結(jié)構(gòu)EEPROM的存儲(chǔ)器陣列，其特征在于，在每個(gè)所述字 節(jié)存儲(chǔ)單元(10)中，所述存儲(chǔ)器件(Q1)的柵極兩兩相連、且所述字線選擇器件(Q2)的柵極 兩兩相連。4.一種SONOS結(jié)構(gòu)EEPR0M，其特征在于，包括如權(quán)利要求1至3中任一項(xiàng)所述的SONOS結(jié) 構(gòu)EEPROM的存儲(chǔ)器陣列(1)，與各個(gè)所述比特存儲(chǔ)單元(10i)相對(duì)應(yīng)的位線選擇開關(guān)(2i_a、 21_13)、輸入數(shù)據(jù)鎖存器(51)和輸出器件(31_&、31_13)，以及敏感運(yùn)算放大器(4)，1 = 0、1、2、 3、4、5、6、7;其中，每個(gè)比特存儲(chǔ)單元(l〇i)中的第一存儲(chǔ)子單元(l〇i_a)通過第一位線(BLi_a)連接相應(yīng) 的第一位線選擇開關(guān)(2i_a)進(jìn)而連接至相應(yīng)的第一輸出器件(3i_a)和輸入數(shù)據(jù)鎖存器 (5i)，第二存儲(chǔ)子單元(10i_b)通過第二位線(BLi_b)連接相應(yīng)的第二位線選擇開關(guān)(2i_b) 進(jìn)而連接至相應(yīng)的第二輸出器件(3i_b)和輸入數(shù)據(jù)鎖存器(5i);且第一輸出器件(3i_a)和第二輸出器件(3i_b)的輸出端分別連接至所述敏感運(yùn)算放大 器(4)的第一輸入端和第二輸入端。5.根據(jù)權(quán)利要求4所述的SONOS結(jié)構(gòu)EEPR0M，其特征在于，在版圖上:所述第一位線(BLi_a)和第二位線(BLi_b)緊鄰布置、且結(jié)構(gòu)和尺寸相同；所述第一位線選擇開關(guān)(2i_a)和第二位線選擇開關(guān)(2i_b)緊鄰布置、且結(jié)構(gòu)和尺寸相 同；所述第一輸出器件(3i_a)和第二輸出器件(3i_b)緊鄰布置、且結(jié)構(gòu)和尺寸相同;且從所述第一存儲(chǔ)子單元(l〇i_a)開始經(jīng)由第一位線(BLi_a)、第一位線選擇開關(guān)(2i_a) 至所述第一輸出器件(3i_a)的走線長度，與從所述第二存儲(chǔ)子單元(10i_b)開始經(jīng)由第二 位線(BLi_b)、第二位線選擇開關(guān)(2i_b)至所述第二輸出器件(3i_b)的走線長度基本相同。6.根據(jù)權(quán)利要求5所述的SONOS結(jié)構(gòu)EEPR0M，其特征在于，所述敏感運(yùn)算放大器(4)包括 電流鏡和基準(zhǔn)比較電路，其中:所述電流鏡的一輸入端為所述敏感運(yùn)算放大器(4)的第一輸入端、所述電流鏡的另一 輸入端為所述敏感運(yùn)算放大器(4)的第二輸入端;且所述基準(zhǔn)比較電路的一輸入端連接于所述電流鏡的輸出端，所述基準(zhǔn)比較電路的另一 輸入端接基準(zhǔn)電壓;所述基準(zhǔn)比較電路的輸出端用于輸出數(shù)據(jù)。7.根據(jù)權(quán)利要求4-6中任一項(xiàng)所述的SONOS結(jié)構(gòu)EEPROM，其特征在于， 輸入數(shù)據(jù)鎖存器(5i)包含使能所述第一存儲(chǔ)子單元(10i_a)和第二存儲(chǔ)子單元(10i_b)所存儲(chǔ)的信息為相反信息的反相器，第一位線選擇開關(guān)(2i_a)和第二位線選擇開關(guān)共(2i_b)分別連接于所述輸入數(shù)據(jù)鎖存器(5i)的兩個(gè)輸出端之一； 或者， 輸入數(shù)據(jù)鎖存器包括使能所述第一存儲(chǔ)子單元(10i_a)和第二存儲(chǔ)子單元(10i_b)所存儲(chǔ)的信息為相反信息的第一輸入數(shù)據(jù)鎖存器和第二輸入數(shù)據(jù)鎖存器;且第一位線選擇開關(guān)(2 i_a)連接第一輸入數(shù)據(jù)鎖存器，第二位線選擇開關(guān)(2 i_b)連接第二輸入數(shù)據(jù)鎖存器。8.一種SONOS器件，其包括多個(gè)用于存儲(chǔ)比特信息的存儲(chǔ)器件，其特征在于， 所述存儲(chǔ)器件包括連接于字線(WLS)的柵極、以及分別用于存儲(chǔ)兩個(gè)相反信息之一的源極和漏極； 所述SONOS器件還包括: 與所述存儲(chǔ)器件相對(duì)應(yīng)的位線選擇開關(guān)(2i_a、2i_b)、輸入數(shù)據(jù)鎖存器(5i)和輸出器件(3i_a、3i_b)，以及敏感運(yùn)算放大器(4);其中， 每個(gè)存儲(chǔ)器件的源極通過第一位線(BLi_a)連接相應(yīng)的第一位線選擇開關(guān)(2i_a)進(jìn)而連接至相應(yīng)的第一輸出器件(3i_a)和輸入數(shù)據(jù)鎖存器(5i)，每個(gè)存儲(chǔ)器件的漏極通過第二位線(BLi_b)連接相應(yīng)的第二位線選擇開關(guān)(2i_b)進(jìn)而連接至相應(yīng)的第二輸出器件(3i_b)和輸入數(shù)據(jù)鎖存器(5i);且 第一輸出器件(3i_a)和第二輸出器件(3i_b)的輸出端分別連接至所述敏感運(yùn)算放大器(4)的第一輸入端和第二輸入端。9.根據(jù)權(quán)利要求8所述的SONOS器件，其特征在于， 所述第一位線(BLi_a)和第二位線(BLi_b)緊鄰布置、且結(jié)構(gòu)和尺寸相同； 所述第一位線選擇開關(guān)(2i_a)和第二位線選擇開關(guān)(2i_b)緊鄰布置、且結(jié)構(gòu)和尺寸相同；所述第一輸出器件(3i_a)和第二輸出器件(3i_b)緊鄰布置、且結(jié)構(gòu)和尺寸相同;且從所述第一存儲(chǔ)子單元(10i_a)開始經(jīng)由第一位線(BLi_a)、第一位線選擇開關(guān)(2i_a)至所述第一輸出器件(3i_a)的走線長度，與從所述第二存儲(chǔ)子單元(10i_b)開始經(jīng)由第二位線(BLi_b)、第二位線選擇開關(guān)(2i_b)至所述第二輸出器件(3i_b)的走線長度基本相同。10.根據(jù)權(quán)利要求8或9所述的SONOS器件，其特征在于，所述敏感運(yùn)算放大器(4)包括電流鏡和基準(zhǔn)比較電路，其中: 所述電流鏡的一輸入端為所述敏感運(yùn)算放大器(4)的第一輸入端、所述電流鏡的另一輸入端為所述敏感運(yùn)算放大器(4)的第二輸入端;且 所述基準(zhǔn)比較電路的一輸入端連接于所述電流鏡的輸出端，所述基準(zhǔn)比較電路的另一輸入端接基準(zhǔn)電壓;所述基準(zhǔn)比較電路的輸出端用于輸出數(shù)據(jù)。
【文檔編號(hào)】G11C16/08GK205656859SQ201620159193
【公開日】2016年10月19日
【申請(qǐng)日】2016年3月2日 公開號(hào)201620159193.X, CN 201620159193, CN 205656859 U, CN 205656859U, CN-U-205656859, CN201620159193, CN201620159193.X, CN205656859 U, CN205656859U
【發(fā)明人】胡小波, 羅雄才, 王茂菊
【申請(qǐng)人】深圳市芯飛凌半導(dǎo)體有限公司