專利名稱：存儲(chǔ)器組件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到半導(dǎo)體制造工藝，更確切地說(shuō)是涉及到能夠有效地用來(lái)將半導(dǎo)體芯片高密度地安裝在存儲(chǔ)器組件上的工藝。
下面所述工藝是本發(fā)明人在研究和完成本發(fā)明過(guò)程中所討論的工藝，簡(jiǎn)述如下。
存儲(chǔ)器組件是一種安裝多個(gè)半導(dǎo)體器件的組件產(chǎn)品。
存儲(chǔ)器組件包括多個(gè)半導(dǎo)體器件，這些半導(dǎo)體器件具有安裝在組件板的一個(gè)表面上或正反二個(gè)表面上的存儲(chǔ)器芯片。在將存儲(chǔ)器安裝到個(gè)人計(jì)算機(jī)或工作站的過(guò)程中，存儲(chǔ)器組件以各個(gè)組件作為單位，通過(guò)安裝在個(gè)人計(jì)算機(jī)或工作站中提供的母板上，對(duì)存儲(chǔ)器進(jìn)行安裝。
作為安裝在存儲(chǔ)器組件上的半導(dǎo)體器件，曾經(jīng)使用過(guò)一種稱為SMD(表面安裝器件)的表面安裝類型的器件，它具有用樹(shù)脂密封的半導(dǎo)體芯片，并具有用來(lái)將電極引到樹(shù)脂密封部分外面的引線端子(外部端子)，其代表是TSOP(薄型小外廓封裝)和TCP(載帶封裝)。
在例如日本專利公開(kāi)No.209368/1998、258466/1989和86492/1995中，公開(kāi)了各種各樣結(jié)構(gòu)的組件產(chǎn)品。
日本專利公開(kāi)No.209368/1998公開(kāi)了一種CPU(中央處理單元)組件，而日本專利公開(kāi)No.258466/1989公開(kāi)了一種具有DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)芯片的安裝有存儲(chǔ)器組件的SMD部件。日本專利公開(kāi)No.86492/1995公開(kāi)了用來(lái)在MCM(多芯片組件)中涂敷下方填充樹(shù)脂的工藝。
因?yàn)楸幻芊獾姆庋b本體(半導(dǎo)體器件本體)和外部引線的存在，待要安裝在上述常規(guī)存儲(chǔ)器組件上的SMD部件比芯片尺寸具有更大的封裝尺寸。
結(jié)果，對(duì)能夠安裝在組件板上的半導(dǎo)體芯片的數(shù)目產(chǎn)生了限制。
而且還引起下面的問(wèn)題，即由于密封附加的電感，致使難以設(shè)計(jì)具有高速接口以滿足高速CPU的存儲(chǔ)器組件。
本發(fā)明的目的是提供一種由于提高了半導(dǎo)體芯片安裝密度而貢獻(xiàn)增大的組件容量并能夠適應(yīng)高速總線的存儲(chǔ)器組件及其制造方法。
從說(shuō)明書(shū)和附圖的描述中，本發(fā)明的上述和其它的目的以及新穎特點(diǎn)將變得明顯。
下面簡(jiǎn)要地描述本說(shuō)明書(shū)所公開(kāi)的本發(fā)明的代表性例子。
亦即，本發(fā)明的存儲(chǔ)器組件包含具有突出的端子作為外部端子，經(jīng)由突出端子安裝并配備有用來(lái)使突出端子之間的間距擴(kuò)大成大于半導(dǎo)體芯片的鍵合電極之間的間距的布線部分的突出端子半導(dǎo)體器件；具有外引線作為外部端子，經(jīng)由電連接到半導(dǎo)體芯片的鍵合電極的外引線安裝的引線端子半導(dǎo)體器件；以及支持突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的組件板；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
本發(fā)明的存儲(chǔ)器組件還包含具有突出的端子作為外部端子，經(jīng)由突出端子安裝并配備有作為用來(lái)使突出端子之間的間距擴(kuò)大成大于半導(dǎo)體芯片區(qū)域中的鍵合電極之間的間距的布線部分的重新布線部分的芯片尺寸的突出端子半導(dǎo)體器件；具有外引線作為外部端子，經(jīng)由電連接到半導(dǎo)體芯片的鍵合電極的外引線安裝的引線端子半導(dǎo)體器件；以及支持突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的組件板；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
因此，在以混合方式將突出端子半導(dǎo)體器件與引線端子半導(dǎo)體器件安裝到一起的過(guò)程中，完成安裝所需的安裝面積幾乎等于那些半導(dǎo)體芯片的面積。
因此，能夠以最小的面積來(lái)安裝半導(dǎo)體芯片，使得有可能提高半導(dǎo)體芯片的安裝密度。
這使得有可能提高存儲(chǔ)器組件的組件容量。
根據(jù)本發(fā)明的制造存儲(chǔ)器組件的方法，包含制備具有作為外部端子的突出端子以及用來(lái)使突出端子的間距擴(kuò)大成大于半導(dǎo)體芯片的鍵合電極的間距的布線部分的突出端子半導(dǎo)體器件的步驟；制備具有作為電連接到半導(dǎo)體芯片的鍵合電極的外部端子的外引線的引線端子半導(dǎo)體器件的步驟；在組件板上安排突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的步驟；以及同時(shí)回流突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件，以便將它們安裝在組件板上的步驟；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
此外，本發(fā)明的制造存儲(chǔ)器組件的方法，包含制備具有作為外部端子的突出端子以及作為用來(lái)使突出端子的間距擴(kuò)大成大于半導(dǎo)體芯片區(qū)中的鍵合電極的間距的布線部分的重新布線部分的芯片尺寸的突出端子半導(dǎo)體器件的步驟；制備具有作為電連接到半導(dǎo)體芯片的鍵合電極的外部端子的外引線的引線端子半導(dǎo)體器件的步驟；在組件板上安排突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的步驟；以及同時(shí)回流突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件，以便將它們安裝在組件板上的步驟；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。


圖1A、1B和1C示出了根據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器組件的結(jié)構(gòu)，其中圖1A是平面圖，圖1B是側(cè)面圖，而圖1C是沿圖1A的A-A剖面的剖面圖；圖2是放大的局部剖面圖，以放大的比例示出了圖1C剖面圖中的B部分；圖3是圖1所示存儲(chǔ)器組件的電路方框圖；圖4是透視圖，示出了安裝在圖1所示存儲(chǔ)器組件上的晶片處理封裝(突出端子半導(dǎo)體器件)的結(jié)構(gòu)外貌；圖5A和5B示出了安裝在圖1所示存儲(chǔ)器組件上的SMD(引線端子半導(dǎo)體器件)以及晶片處理封裝的結(jié)構(gòu)，其中圖5A是SMD的平面圖，而圖5B是晶片處理封裝的平面圖；圖6是工藝流程，示出了安裝在圖1所示的存儲(chǔ)器組件上的晶片處理封裝的制造步驟；圖7A、7B、7C、7D、7E和7F是放大的局部剖面圖，示出了對(duì)應(yīng)于圖6所示工藝流程中各個(gè)主要步驟的半導(dǎo)體晶片的結(jié)構(gòu)；圖8是基本安裝流程，示出了在組件板上從而在圖1所示存儲(chǔ)器組件上安裝晶片處理封裝和SMD的程序；圖9是安裝流程，示出了在組件板上從而在圖1所示存儲(chǔ)器組件上安裝晶片處理封裝的程序；圖10是放大的局部透視圖，示出了在安裝于圖1所示存儲(chǔ)器組件上的晶片處理封裝上涂敷下方填充樹(shù)脂的方法；圖11A、11B、11C、11D、11E、11F、11G和11H示出了按圖10所示涂敷的下方填充樹(shù)脂的滲透，且其中11A、11C、11E和11G是透視圖，而圖11B、11D、11F和11H是平面圖，以透視的方式示出了半導(dǎo)體芯片；圖12平面圖示出了本發(fā)明實(shí)施例1的存儲(chǔ)器組件的改進(jìn)結(jié)構(gòu)；圖13平面圖示出了本發(fā)明實(shí)施例1的存儲(chǔ)器組件的改進(jìn)結(jié)構(gòu)；圖14A、14B、14C、14D、14E、14F、14G和14H示出了根據(jù)本發(fā)明實(shí)施例1的改進(jìn)例子涂敷的下方填充樹(shù)脂的滲透，且其中14A、14C、14E和14G是透視圖，而圖14B、14D、14F和14H是平面圖，以透視的方式示出了半導(dǎo)體芯片；圖15A和15B示出了根據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器組件的改進(jìn)結(jié)構(gòu)，其中圖15A是平面圖，而圖15B是側(cè)面圖；圖16是側(cè)面圖，示出了彎曲狀態(tài)下的圖15的存儲(chǔ)器組件；圖17是平面圖，示出了根據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器組件的改進(jìn)結(jié)構(gòu)；圖18是側(cè)面圖，示出了彎曲狀態(tài)下的圖17的存儲(chǔ)器組件；圖19是平面圖，示出了根據(jù)本發(fā)明實(shí)施例2的存儲(chǔ)器組件的結(jié)構(gòu)；圖20A和20B示出了根據(jù)本發(fā)明實(shí)施例3的存儲(chǔ)器組件的結(jié)構(gòu)，其中圖20A是平面圖，而圖20B是側(cè)面圖；圖21是圖20所示存儲(chǔ)器組件的方框電路圖；圖22是仰視圖，示出了安裝在圖20所示存儲(chǔ)器組件上的晶片處理封裝(突出端子半導(dǎo)體器件)的結(jié)構(gòu)；
圖23是板側(cè)上的布線圖，示出了圖20所示存儲(chǔ)器組件中組件板上部分C處的布線的例子；圖24是布線圖，示出了根據(jù)本發(fā)明實(shí)施例3的存儲(chǔ)器組件中的晶片處理封裝上的凸塊安排的改進(jìn)例子以及與之對(duì)應(yīng)的板側(cè)上的布線的改進(jìn)例子；圖25是布線圖，示出了根據(jù)本發(fā)明實(shí)施例3的存儲(chǔ)器組件中的晶片處理封裝上的凸塊安排的改進(jìn)例子以及與之對(duì)應(yīng)的板側(cè)上的布線的改進(jìn)例子；圖26是布線圖，示出了根據(jù)本發(fā)明實(shí)施例3的存儲(chǔ)器組件中的晶片處理封裝上的凸塊安排的改進(jìn)例子以及與之對(duì)應(yīng)的板側(cè)上的布線的改進(jìn)例子；圖27是凸塊安排和布線圖，示出了晶片處理封裝上的凸塊安排和圖25所示的板側(cè)上的布線的進(jìn)一步改進(jìn)的例子；圖28A、28B和28C示出了CSP的結(jié)構(gòu)，此CPS是安裝在本發(fā)明的存儲(chǔ)器組件上的突出端子半導(dǎo)體器件的一種改進(jìn)例子，其中圖28A是平面圖，圖28B是剖面圖，而圖28C是仰視圖；圖29A和29B是芯片面朝上安裝系統(tǒng)的BGA結(jié)構(gòu)，這是安裝在本發(fā)明的存儲(chǔ)器組件上的突出端子半導(dǎo)體器件的一種改進(jìn)例子，其中圖29A是透視圖，示出了外貌，而圖29B是剖面圖；以及圖30A、30B和30C是芯片面朝下安裝系統(tǒng)的BGA結(jié)構(gòu)，這是安裝在本發(fā)明的存儲(chǔ)器組件上的突出端子半導(dǎo)體器件的一種改進(jìn)例子，其中圖30A是平面圖，圖29B是剖面圖，而圖30C是仰視圖。
現(xiàn)參照附圖來(lái)詳細(xì)描述本發(fā)明的實(shí)施例。
(實(shí)施例1)圖1示出了根據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器組件的結(jié)構(gòu)，其中圖1A是平面圖，圖1B是側(cè)面圖，而圖1C是沿圖1A的A-A剖面的剖面圖；圖2是放大的局部剖面圖，以放大的比例示出了圖1C剖面圖中的B部分；圖3是圖1所示存儲(chǔ)器組件的電路方框圖；圖4是透視圖，示出了安裝在圖1所示存儲(chǔ)器組件上的晶片處理封裝(突出端子半導(dǎo)體器件)的結(jié)構(gòu)外貌；圖5示出了安裝在圖1所示存儲(chǔ)器組件上的SMD(以下稱為引線端子半導(dǎo)體器件的具有引線端子的表面安裝型半導(dǎo)體器件)以及晶片處理封裝的結(jié)構(gòu)，其中圖5A是SMD的平面圖，而圖5B是晶片處理封裝的平面圖；圖6是工藝流程，示出了安裝在圖1所示的存儲(chǔ)器組件上的晶片處理封裝的制造步驟；圖7A、7B、7C、7D、7E和7F是放大的局部剖面圖，示出了對(duì)應(yīng)于圖6所示工藝流程中各個(gè)主要步驟的半導(dǎo)體晶片的結(jié)構(gòu)；圖8是基本安裝流程，示出了在組件板上從而在圖1所示存儲(chǔ)器組件上安裝晶片處理封裝和SMD的程序；圖9是安裝流程，示出了在組件板上從而在圖1所示存儲(chǔ)器組件上安裝晶片處理封裝的程序；圖10是放大的局部透視圖，示出了在安裝于圖1所示存儲(chǔ)器組件上的晶片處理封裝上涂敷下方填充樹(shù)脂的方法；圖11A、11C、11E和11G是透視圖，示出了按圖10所示涂敷的下方填充樹(shù)脂的滲透，而圖11B、11D、11F和11H是平面圖，以透視的方式示出了半導(dǎo)體芯片；圖12和13是平面圖，示出了本發(fā)明實(shí)施例1的存儲(chǔ)器組件的改進(jìn)結(jié)構(gòu)；圖14A、14C、14E和14G是透視圖，示出了根據(jù)本發(fā)明實(shí)施例1的改進(jìn)例子涂敷的下方填充樹(shù)脂的滲透，而圖14B、14D、14F和14H是平面圖，以透視的方式示出了半導(dǎo)體芯片；圖15示出了根據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器組件的改進(jìn)結(jié)構(gòu)，其中圖15A是平面圖，而圖15B是側(cè)面圖；圖16是側(cè)面圖，示出了彎曲狀態(tài)下的圖15的存儲(chǔ)器組件；圖17是平面圖，示出了根據(jù)本發(fā)明實(shí)施例1的存儲(chǔ)器組件的改進(jìn)結(jié)構(gòu)；而圖18是側(cè)面圖，示出了彎曲狀態(tài)下的圖17的存儲(chǔ)器組件。
圖1所示實(shí)施例1的存儲(chǔ)器組件100，包含具有作為外部端子的突出的端子，經(jīng)由突出端子安裝并具有用來(lái)使突出端子之間的間距擴(kuò)大成大于半導(dǎo)體芯片1的鍵合電極1a之間的間距的布線部分的突出端子半導(dǎo)體器件；具有半導(dǎo)體芯片1、作為外部端子的外引線21，并經(jīng)由電連接到半導(dǎo)體芯片1的鍵合電極1a的外引線21安裝的作為引線端子半導(dǎo)體器件20的TSOP(薄小外形封裝)；以及支持突出端子半導(dǎo)體器件和TSOP 20的組件板2；其中的突出端子半導(dǎo)體器件和TSOP20，借助于同時(shí)回流，以混合方式安裝在組件板2上。
此處，突出端子半導(dǎo)體器件具有作為排列在封裝本體13(半導(dǎo)體器件本體)區(qū)域中的外部端子的多個(gè)凸塊電極11(突出端子)，以及用來(lái)使凸塊電極11之間的間距擴(kuò)大成大于半導(dǎo)體芯片1的鍵合電極1a之間的間距的布線部分。
引線端子半導(dǎo)體器件具有多個(gè)外引線21，用作從封裝本體22(半導(dǎo)體器件本體)伸出的外部端子。
在突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件中，用例如鋁之類制作半導(dǎo)體芯片1的鍵合電極1a，并在需要鍵合金屬絲時(shí)，被電連接到鍵合金屬絲。
當(dāng)半導(dǎo)體器件被安裝在諸如組件板2之類的安裝板上時(shí)，突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的外部端子被電連接到組件板2一側(cè)上的連接電極。
實(shí)施例1涉及到突出端子半導(dǎo)體器件是芯片尺寸小的半導(dǎo)體器件的晶片處理封裝(以下縮寫(xiě)為WPP)10的情況。
因此，實(shí)施例1的存儲(chǔ)器組件100包括作為芯片尺寸的突出端子半導(dǎo)體器件的WPP 10、作為SMD(表面安裝型封裝)部件和引線端子半導(dǎo)體器件的TSOP 20、以及作為另一種以混合方式安裝在組件板2上的引線端子半導(dǎo)體器件的例子的非易失只讀存儲(chǔ)器的EEPROM(電可擦可編程只讀存儲(chǔ)器)5。
此處，如圖4所示，WPP 10是突出端子半導(dǎo)體器件，它具有作為用作外部端子的突出端子的凸塊電極11，并經(jīng)由凸塊電極11安裝在組件板2上，且配備有作為用來(lái)使凸塊電極11之間的間距擴(kuò)大成大于半導(dǎo)體芯片1區(qū)域中的鍵合電極1a之間的間距的布線部分的重新布線部分12。
用于WPP 10的凸塊電極11的高度偏差小，當(dāng)被安裝在板上時(shí)，降低了缺陷百分比，從而改善了安裝成品率。此外，凸塊電極11的安裝高度約為0.13mm，使得有可能降低安裝高度。
參照?qǐng)D1，在存儲(chǔ)器組件100上，除了WPP 10、TSOP 20和EEPROM 5之外，還安裝了電容器3、小表面安裝的電阻器4和其它電子部件。
亦即，實(shí)施例1的存儲(chǔ)器組件100包括安裝在其正面或背面上的18個(gè)WWP 10、二個(gè)TSOP 20、18個(gè)電容器3、36個(gè)小表面安裝的電阻器4和一個(gè)EEPROM 5，以及安裝在其背面上的18個(gè)WWP 10。
在實(shí)施例1的存儲(chǔ)器組件100中，在組件板2的一個(gè)表面上的二個(gè)TSOP 20的二側(cè)上，順序排列有總計(jì)18個(gè)WPP 10(一側(cè)為10個(gè)，另一側(cè)為8個(gè)，TSOP 20夾在中間)。
在二個(gè)TSOP 20之間，一個(gè)(排列在圖1中的上側(cè)上的TSOP 20)是作為頻率控制裝置的PLL(鎖相環(huán))6，而另一個(gè)(排列在圖1中的下側(cè)上的TSOP 20)是具有寄存器功能的寄存器8。
亦即，在實(shí)施例1的存儲(chǔ)器組件100中，PLL 6和寄存器8都是引線端子半導(dǎo)體器件。
各個(gè)電容器3對(duì)應(yīng)于靠近它的各個(gè)WPP 10而排列。
還順序排列有總計(jì)36個(gè)小表面安裝的電阻器4；亦即，每個(gè)WPP10有二個(gè)電阻器。小表面安裝的電阻器4被用來(lái)對(duì)應(yīng)存儲(chǔ)器組件100的I/O。在實(shí)施例1的存儲(chǔ)器組件100中，在一個(gè)表面上提供了36個(gè)I/O，因此，表面安裝的電阻器4被安裝成36個(gè)。數(shù)目為36個(gè)的小表面安裝的電阻器4被沿著和靠近作為組件板2的外部端子的連接端子2a順序安排。
參照?qǐng)D1A，如圖1B所示，存儲(chǔ)器組件100的組件板2的尺寸為例如L＝133.35mm，M＝38.1mm，而安裝高度(最大值)為N＝4mm。
在實(shí)施例1的存儲(chǔ)器組件100中，還借助于同時(shí)回流而安裝了TSOP 20和WPP 10。然而，如圖2所示，WPP 10在回流之后被下方填充樹(shù)脂密封，從而形成密封部分14。
亦即，WPP 10的封裝本體13與組件板2之間的凸塊電極11周?chē)粯?shù)脂密封，從而形成密封部分14。
圖1所示存儲(chǔ)器組件100采用WPP 10作為DRAM，并進(jìn)一步采用具有錯(cuò)碼改進(jìn)的72位寬度總線的組件板2。
因此，存儲(chǔ)器組件100在組件板2的正面和背面二者上安裝了總共36個(gè)DRAM(WPP 10)。當(dāng)DRAM具有例如64兆位(16M×4)時(shí)，DRAM組件具有16字×72位×2組的構(gòu)造。
圖3是圖1所示存儲(chǔ)器組件100的方框電路圖，亦即16字×72位×2組構(gòu)造的DRAM組件的方框電路圖。
在圖3的結(jié)構(gòu)中，組1的RS0系統(tǒng)和RS2系統(tǒng)同時(shí)工作，而組2的RS1系統(tǒng)和RS3系統(tǒng)同時(shí)工作。由寄存器8選擇組1或組2。當(dāng)組1被讀出時(shí)，組2不被讀出。同樣，當(dāng)組2被讀出時(shí)，組1不被讀出。
寄存器8的端子A(S0-S3)被連接到組1或組2的DRAM(WWP10)的芯片選擇(CS)端子。被寄存器8選擇的組形成對(duì)被選擇的半導(dǎo)體芯片1的CS端子的輸入。
各個(gè)芯片的D0-D35代表數(shù)目為36的WPP 10，而各個(gè)芯片的[I(輸入)/O(輸出)0-I/O 3]端子被連接到作為獨(dú)立端子的組件板2的連接端子2a。
在所有DRAM中，用作數(shù)據(jù)的I/O由DQ0-DQ63的64位組成，而用作檢查的I/O由CB0-CB7的8位組成。二者的總和構(gòu)成二組72位結(jié)構(gòu)。
下面描述圖3所示的端子所附的符號(hào)。[A0-A11]是地址輸入，[DQ0-DQ63]是數(shù)據(jù)輸入/輸出，[CB0-CB7]是檢查位(數(shù)據(jù)輸入/輸出)，[S0-S3]是芯片選擇輸入，[RE]是行啟動(dòng)(RAS)輸入，[CE]是列啟動(dòng)(CAS)輸入，[W]是寫(xiě)入啟動(dòng)輸入，[DQMB0-DQMB7]是位數(shù)據(jù)記號(hào)，[CK0-CK3]是時(shí)鐘輸入，[CKE0]是時(shí)鐘啟動(dòng)輸入，[WP]是串行PD的寫(xiě)入保護(hù)，[REGE]是寄存器啟動(dòng)，[SDA]是串行PD的數(shù)據(jù)輸入/輸出，[SCL]是串行PD的時(shí)鐘輸入，[SA0-SA2]是串行地址輸入，[Vcc]是高電位側(cè)的電源，[Vss]是地，而[NC]是不連接。
接著，詳細(xì)描述WPP 10的結(jié)構(gòu)。參照?qǐng)D4，WPP 10中的半導(dǎo)體芯片1的鍵合電極1a，通過(guò)重新布線12被電連接到作為外部端子的焊料凸塊電極11。
亦即，排列成小間距的鍵合電極1a被重新布線12擴(kuò)大成電連接于其上的凸塊電極11的間距。
這是為了借助于在單位晶片中形成元件的功能部分，然后進(jìn)行切割以分割成單個(gè)半導(dǎo)體芯片1而形成芯片尺寸的封裝。
因此，比之用相似于制造SMD(表面安裝型)部件的生產(chǎn)方法裝配的小封裝，能夠以低成本有效地生產(chǎn)器件。
圖5示出了作為SMD部件的TSOP 20和作為芯片尺寸的突出端子半導(dǎo)體器件的WPP 10，由此可以了解尺寸的差別。
圖5A是安裝在圖1所示的存儲(chǔ)器組件100上的TSOP 20的平面圖，而圖5B是安裝在圖1所示的存儲(chǔ)器組件100上的WPP 10的平面圖。
如圖5所示，比之TSOP之類的SMD(表面安裝)型封裝的DRAM，由于WPP 10既沒(méi)有內(nèi)引線也沒(méi)有外引線21，故能夠?qū)崿F(xiàn)小尺寸。
因此，借助于像在實(shí)施例1的存儲(chǔ)器組件100中那樣，以WPP 10的形式在組件板2上安裝DRAM，比之安裝單個(gè)處理方法制作的TSOP20，能夠大幅度減小安裝面積。
亦即，借助于安裝WPP 10，就安裝半導(dǎo)體芯片1而言，能夠使安裝面積減為最小，因而能夠大幅度提高組件容量。
甚至借助于安裝裸芯片的倒裝片安裝，也能夠?qū)崿F(xiàn)相同的容量。但在安裝倒裝片的過(guò)程中，不制作重新布線12。因此，外部端子之間的間距小，并且不能夠用與SMD型部件同時(shí)回流的方法來(lái)實(shí)現(xiàn)安裝。因此，必須利用倒裝片鍵焊機(jī)逐個(gè)地安裝裸芯片的部件，這在效率上不如安裝WPP 10。
換言之，安裝WPP 10無(wú)需使用任何諸如倒裝片鍵焊機(jī)之類的特別的安裝器具，從而有可能減少安裝步驟的數(shù)目。
還能夠安裝WPP 10，使作為外部端子的凸塊電極11之間的間距能夠擴(kuò)大成大于安裝倒裝片時(shí)的間距，使布線規(guī)則能夠在組件板2上加寬。這不會(huì)提高組件板2的成本，這使得有可能實(shí)現(xiàn)高密度安裝形式的存儲(chǔ)器組件100，從而降低成本。
在WPP 10中，從半導(dǎo)體芯片1的鍵合電極1a到作為外部端子的凸塊電極11的布線長(zhǎng)度還變得短于從鍵合電極1a到諸如TSOP的SMD部件的外引線21的末端的布線長(zhǎng)度，使得有可能高速傳送信號(hào)。
這使存儲(chǔ)器組件100能夠高速運(yùn)行，從而能夠適應(yīng)高速總線。
下面描述的是安裝在實(shí)施例1的存儲(chǔ)器組件100上的半導(dǎo)體器件(封裝)為何不全部是WPP 10的形式的理由，亦即作為芯片尺寸突出端子半導(dǎo)體器件的WPP 10與SMD部件(實(shí)施例1中的TSOP 20)為何以混合方式安裝的理由。
借助于在前面步驟中處理晶片而制作WPP 10。因此，在后續(xù)各個(gè)步驟中，即使在逐個(gè)地制作器件的步驟中，它們都以晶片為單位而被處理。
當(dāng)一個(gè)晶片中的無(wú)缺陷產(chǎn)品的數(shù)目少時(shí)，必須對(duì)有缺陷的產(chǎn)品進(jìn)行加工，從而使成本上升。
結(jié)果，對(duì)于半導(dǎo)體晶片成品率不怎么高的某些類型的產(chǎn)品，得不到成本優(yōu)勢(shì)。
還必須為每一種產(chǎn)品準(zhǔn)備一個(gè)曝光十字線。因此，對(duì)于產(chǎn)量不大的產(chǎn)品，具有通用性的材料被用于組合在引線框中的半導(dǎo)體器件(封裝)。因此，產(chǎn)量不大的產(chǎn)品不成為WPP 10的形式更好。
此外，物理?xiàng)l件起重要作用。從待要引出的端子的數(shù)目與芯片尺寸之間的關(guān)系看，成小芯片形式但具有許多待要引出的端子的邏輯器件，不成WPP 10形式更好。這是由于在從鍵合電極1a形成重新布線12之后，無(wú)法形成電極焊點(diǎn)(圖7所示的防擴(kuò)散粘合層7c)和凸塊電極11。
因此，最好制作成WPP 10的器件是保持高成品率而制造的并在一個(gè)晶片中大量得到的那些芯片，確切地說(shuō)是那些小的存儲(chǔ)器器件。
另一方面，最好不成WPP 10形式的器件是保持低成品率而制造的并在一個(gè)晶片中少量得到的那些芯片，確切地說(shuō)是那些大的芯片、最終器件或少量生產(chǎn)的器件。而且，當(dāng)比之芯片面積具有許多外部端子的ASIC(專用集成電路)以WPP 10的形式得到時(shí)，常常不保持凸塊電極11中的足夠大的間距。此時(shí)，為了易于安裝，封裝也應(yīng)該成常規(guī)形式。
接著，下面描述的是參照?qǐng)D6所示的WPP 10的工藝流程(見(jiàn)圖1)和圖7所示的對(duì)應(yīng)于工藝流程主要步驟的晶片的剖面圖的制造WPP10的制造方法。
首先，在圖6所示的步驟S1中，對(duì)晶片進(jìn)行預(yù)處理。鍵合電極1a被暴露于圖7A所示的硅板7的主表面上，從而形成無(wú)機(jī)絕緣保護(hù)膜7a。
然后，在步驟S2中制作WPP第一絕緣層。亦即，如圖7B所示，在硅板7的無(wú)機(jī)絕緣保護(hù)膜7a上制作聚酰亞胺或含氟樹(shù)脂組成的第一絕緣層7b。
然后，在步驟S3中制作WPP重新布線層。亦即，如圖7C所示，在電連接于鍵合電極1a的第一絕緣層7b上制作重新布線12。
然后，在步驟S4中制作WPP第二絕緣層。亦即，如圖7D所示，在重新布線12上制作包含聚酰亞胺或環(huán)氧樹(shù)脂的第二絕緣層7d。
然后，在步驟S5中制作WPP-UBM(下方凸塊金屬)。亦即，如圖7E所示，制作作為電連接于重新布線12的UBM的防止擴(kuò)散的粘合層7c。
然后，在步驟S6中，檢查晶片(W測(cè)試)。亦即，借助于使探針與制作在半導(dǎo)體晶片(硅板7)劃痕區(qū)上的電極焊點(diǎn)相接觸而檢查晶片是否依據(jù)電特性所預(yù)期的那樣被處理了。
然后，在步驟S7中，用探針檢查硅板7(P測(cè)試1)。亦即，借助于使探針與硅板7的鍵合電極1a相接觸，檢查半導(dǎo)體芯片1是否正常工作而探測(cè)有缺陷的部分。
然后，在步驟S8中，消除有缺陷的部分；即執(zhí)行激光熔絲燒斷。亦即，借助于用激光束切斷備用電路中的熔絲而消除有缺陷的部分。
然后，在步驟S9中，用探針進(jìn)行測(cè)試(P測(cè)試2)。亦即確定P測(cè)試1所消除的有缺陷的部分是否已經(jīng)被改正了。
然后，在步驟S10中，在晶片背面做記號(hào)，以便將預(yù)定的記號(hào)固定到硅板7的背面。
然后，在步驟S11中制作凸塊。亦即，如圖7F所示，在作為從重新布線12上的鍵合電極1a伸出的末端處提供的UBM的防止擴(kuò)散的粘合層7c上，制作作為WPP 10的外部端子的凸塊電極11(突出端子)。
此處，用例如印刷方法來(lái)制作凸塊電極11。對(duì)應(yīng)于凸塊形成位置的金屬掩模被置于晶片(硅板7)上，涂敷焊料膠，清除金屬掩模，隨之以回流以便在晶片上形成凸塊電極11。
然后，在步驟S12中，切割半導(dǎo)體晶片即硅板7，從而形成圖4所示的WPP 10。
然后，在步驟S13中，對(duì)WPP 10進(jìn)行老化，亦即老化(BI)測(cè)試。
在步驟S14中，對(duì)單個(gè)產(chǎn)品進(jìn)行分類，以選出無(wú)缺陷的WPP 10。
這樣就完成了WPP 10的制造。
在圖6所示的生產(chǎn)步驟中，在步驟S9中用探針測(cè)試(P測(cè)試2)之后，未執(zhí)行對(duì)硅板7的背面進(jìn)行研磨的背面研磨步驟(以下縮寫(xiě)為BG)。然而，可以在用探針測(cè)試(P測(cè)試2)的步驟S9之后但在對(duì)晶片背面做記號(hào)的步驟S10之前，執(zhí)行BG步驟。
此處，BG步驟是為了借助于用研磨硅板7背面的方法減小硅板7的厚度而減小WPP 10的高度。
換言之，這是為了減小半導(dǎo)體芯片1的厚度，以便減小WPP 10的厚度。
在執(zhí)行BG步驟時(shí)，能夠減小安裝WPP 10的高度(例如減小到1mm或更小)。
通過(guò)BG步驟，還能夠減小硅板7的厚度。甚至當(dāng)為了得到更多的芯片而在切割時(shí)減小了硅板7上的劃痕寬度時(shí)，也可以實(shí)現(xiàn)切割而不會(huì)在切割時(shí)妨礙冷卻水滲入劃痕槽。
這防止了硅板7在切割時(shí)受到損傷，從而提高了硅板7的成品率。在切割直徑為300mm的硅板7時(shí)，這是特別有效的。
圖6所示的生產(chǎn)步驟中的步驟S6-S9(晶片測(cè)試(W測(cè)試)、探針測(cè)試(P測(cè)試1)、激光消除、探針測(cè)試(P測(cè)試2))，可以在對(duì)晶片進(jìn)行預(yù)處理的步驟S1與制作WPP第一絕緣層的步驟S2之間執(zhí)行。
亦即，在對(duì)晶片進(jìn)行預(yù)處理的步驟S1之后執(zhí)行步驟S6-S9。
這使得有可能在制作硅板7上的絕緣膜之前用探針執(zhí)行一系列的測(cè)試，并有可能即使在鍵合電極1a受到損傷的情況下不留損傷地裝配WPP 10。
下面參照?qǐng)D8和圖9描述的是實(shí)施例1的圖1所示的存儲(chǔ)器組件100的制造方法。
借助于將WPP 10安裝在組件板2的正反二個(gè)表面上，并將TSOP20安裝在其一個(gè)表面上，得到了圖1所示的存儲(chǔ)器組件100。
首先，按照?qǐng)D6所示的工藝，生產(chǎn)WPP 10。
亦即，通過(guò)晶片預(yù)處理(制成數(shù)目為18×2＝36)，制備圖4所示的芯片尺寸的WPP 10(突出端子半導(dǎo)體器件)，WPP 10具有用作外部端子的凸塊電極11(突出端子)以及用來(lái)使凸塊電極11之間的間距擴(kuò)大成大于鍵合電極1a之間的間距的半導(dǎo)體芯片1區(qū)域中的重新布線12(布線部分)。
在實(shí)施例1中，WPP 10擁有的半導(dǎo)體芯片1是DRAM。
除了WPP 10之外，還裝配有作為待要安裝在組件板2上的SMD部件的引線端子半導(dǎo)體器件。
制備了二個(gè)TSOP 20(一個(gè)是PLL 6而另一個(gè)是寄存器8)，它們是具有作為電連接到半導(dǎo)體芯片1的鍵合電極1a的外部端子的外引線21的引線端子半導(dǎo)體器件、EEPROM 5(引線端子半導(dǎo)體器件)、和數(shù)目為36×2＝72的小的表面安裝電阻器4。
下面依據(jù)圖8所示的安裝部件的基本流程來(lái)粗略地描述安裝步驟。
在步驟S15中，首先將焊料印刷到組件板2上，以形成對(duì)引線端子半導(dǎo)體器件的外引線21的末端和WPP 10的凸塊電極11的電連接的端子(島狀焊點(diǎn))。
然后，在步驟S16中，安裝SMD，并在步驟S17中，安裝WPP 10。
然后，在步驟S18中，進(jìn)行回流，以便將引線端子半導(dǎo)體器件的外引線21電連接到島狀焊點(diǎn)，并將WPP 10的凸塊電極11電連接到島狀焊點(diǎn)。
然后，在步驟S19中進(jìn)行清洗。但可以不執(zhí)行這一清洗。
在步驟S20中，還在下方填充樹(shù)脂，以實(shí)現(xiàn)密封。
下面用接近圖9所示的安裝流程來(lái)詳細(xì)描述存儲(chǔ)器組件100的制造方法。
在圖9所示的步驟S21中，首先，將焊料印刷到組件板2上的預(yù)定部分。
然后，在步驟S22中，將部件安裝在組件表面上。此處，用安裝機(jī)將預(yù)定數(shù)目的WPP 10(數(shù)目為18)、TSOP 20(數(shù)目為2)、小表面安裝電阻器4(數(shù)目為36)和EEPROM 5(數(shù)目為1)排列在組件板2的正面。
然后，在步驟S23中，用分批(同時(shí))焊料回流方法來(lái)安裝組件板2正面上的上述所有部件。
然后，在步驟S24中，在組件背面上安裝部件。此處，用安裝機(jī)以與正面相同的方式將部件排列在組件板2的背面上。
然后，在步驟S25中，用分批(同時(shí))焊料回流方法來(lái)安裝組件板2背面上的上述所有部件。
這樣，在組件板2的正反表面上安裝(以混合方式)預(yù)定數(shù)目的WPP 10(數(shù)目為18×2)、TSOP 20(數(shù)目為2)、小表面安裝電阻器4和EEPROM 5，就制造了存儲(chǔ)器組件100。
然后，在步驟S26中進(jìn)行清洗。
但可以不執(zhí)行清洗。
然后，在步驟S27中，對(duì)組件進(jìn)行測(cè)試。亦即，以預(yù)定的方式檢查存儲(chǔ)器組件100以探明有缺陷的芯片。
然后，在步驟S28中，修復(fù)并更換有缺陷的芯片。此時(shí)，借助于再次加熱而熔化焊料，清除有缺陷的芯片(有缺陷的半導(dǎo)體器件)，并用無(wú)缺陷的芯片(無(wú)缺陷的半導(dǎo)體器件)更換有缺陷的芯片。
然后，在步驟S29中，再次用回流方法來(lái)安裝所有的部件。
之后，在步驟S30中進(jìn)行清洗。
但可以不執(zhí)行清洗。
然后，在步驟S31中，用下方填充樹(shù)脂的方法來(lái)密封WPP 10。下方填充就是，當(dāng)WPP 10具有像DRAM那樣較大的芯片尺寸且無(wú)法呈現(xiàn)減輕凸塊電極11的應(yīng)力的足夠功能時(shí)，將樹(shù)脂9涂敷在WPP 10的封裝本體13與組件本體2之間，以減小作用在凸塊電極11上的應(yīng)力。
亦即，下方填充是用WPP 10的封裝本體13與組件本體2之間的樹(shù)脂進(jìn)行密封，以便用樹(shù)脂9來(lái)加固并保護(hù)凸塊電極11的周?chē)?br> 為了實(shí)現(xiàn)下方填充，液態(tài)樹(shù)脂9從圖10所示的分配器60的噴嘴60a被逐個(gè)表面地涂敷到組件板2上。亦即，樹(shù)脂9被逐個(gè)表面地涂敷到組件板2正反表面上的WPP 10上。
在二個(gè)表面上完成涂敷之后，組件板2的正反表面被同時(shí)加熱，以便同時(shí)固化正反表面上的樹(shù)脂9。亦即，在二個(gè)表面上完成樹(shù)脂9的涂敷之后，借助于加熱氣氛而烘焙或用相似的方法，二個(gè)表面被同時(shí)固化(硬化)。
然后，在圖9所示的步驟S32中，進(jìn)行加裝外殼，并在步驟S33中最終測(cè)試組件。
用專門(mén)的寫(xiě)入器將預(yù)定數(shù)據(jù)寫(xiě)入EEPROM 5。
這樣就完成了圖1所示的存儲(chǔ)器組件100的裝配。
此處將描述與安裝WPP 10時(shí)需要相同面積的裸芯片的安裝，以便比較二者。
首先，在安裝承載芯片的過(guò)程中，鍵合電極1a被安裝在安裝板上而無(wú)需由重新布線12重新安排。因此，外部端子之間的間距小，安裝板上的布線規(guī)則變得嚴(yán)格，且安裝板的成本上升。在裝配組件的過(guò)程中，除了用回流焊料的方法安裝SMD部件的步驟外，還必須增加使用加工速度較低的倒裝片鍵合器的安裝步驟。
因此，實(shí)施例1的存儲(chǔ)器組件100上的WPP 10，在其安裝過(guò)程中(由于不使用諸如倒裝片鍵合器之類的專門(mén)安裝器具而減少了安裝步驟的數(shù)目)，比安裝裸芯片更有效得多。
下面描述的是在實(shí)施例1的存儲(chǔ)器組件100的制造方法中的下方填充方法。
圖10示出了用來(lái)對(duì)安裝在圖1的存儲(chǔ)器組件100上的WPP 10進(jìn)行下方填充的樹(shù)脂的涂敷方法，而圖11示出了用圖10所示涂敷方法涂敷的樹(shù)脂9的滲透。
在圖10中，箭頭表示噴嘴60a行進(jìn)的方向。分配器60和噴嘴60a在WPP 10的短邊上沿箭頭移動(dòng)。
根據(jù)實(shí)施例1的涂敷樹(shù)脂的方法，分配器60沿具有平面矩形形狀的WPP 10的短邊方向周期性地和幾乎線性地移動(dòng)，且樹(shù)脂9通過(guò)噴嘴60a從WPP 10的上側(cè)被相繼地滴在WPP 10的短邊上。亦即，當(dāng)完成一個(gè)WPP 10上的涂敷時(shí)，噴嘴60a被移動(dòng)到下一個(gè)WPP 10的短邊的前側(cè)的端點(diǎn)，且噴嘴60a在此位置處停留一次。
之后，在噴嘴60a從WPP 10的短邊前側(cè)的端點(diǎn)向其后側(cè)末端移動(dòng)的情況下，樹(shù)脂9被滴注，且在此位置處，噴嘴60a的運(yùn)動(dòng)和樹(shù)脂9的滴注被停止一次。
然后，在樹(shù)脂9不再滴注的狀態(tài)下，噴嘴60a被移動(dòng)到相鄰WPP 10的短邊前側(cè)上的端點(diǎn)，且相似地滴注樹(shù)脂9，于是相繼地下方填充WPP10。
圖11示出了用圖10所示方法涂敷到凸塊電極11排列成15行×4列的DRAM的WPP 10的濕樹(shù)脂9的擴(kuò)展，其中圖11A和11B示出了樹(shù)脂剛剛涂敷在短邊之后的狀態(tài)，圖11C和11D示出了涂敷之后過(guò)去預(yù)定時(shí)間(短時(shí)間)情況下的狀態(tài)，圖11E和11F示出了涂敷之后過(guò)去預(yù)定時(shí)間(長(zhǎng)時(shí)間)情況下的狀態(tài)，而圖11G和11H示出了涂敷之后過(guò)去預(yù)定時(shí)間(長(zhǎng)時(shí)間)情況下借助于移動(dòng)噴嘴60a一圈以便沿外圍形成倒角9a的狀態(tài)。
參照?qǐng)D11E和11F，在濕樹(shù)脂9已經(jīng)擴(kuò)展到整個(gè)WPP 10與組件板2之間之后，也可以再次繞WPP 10的封裝本體13移動(dòng)分配器60和噴嘴60a，以便可靠地形成圖11G所示的倒角9a，致使WPP 10被更堅(jiān)固地固定到組件板2。
圖12示出了對(duì)本發(fā)明實(shí)施例1的存儲(chǔ)器組件100進(jìn)行改進(jìn)后的存儲(chǔ)器組件200的結(jié)構(gòu)。
存儲(chǔ)器組件200包括依次排列保持組件板2一個(gè)表面上的相等間距安裝的18個(gè)WPP 10(突出端子半導(dǎo)體器件)、和靠近WPP 10安裝的一個(gè)TSOP 20(引線端子半導(dǎo)體器件)，此TSOP 20(引線端子半導(dǎo)體器件)排列在依次排列的WPP 10的中心附近。
亦即，多個(gè)(10個(gè)和8個(gè))WPP 10被依次排列在TSOP 20的二側(cè)。
在作為外部端子的連接端子2a側(cè)上的組件板2上，還安裝了9個(gè)作為引線端子半導(dǎo)體器件的SOP(小外形封裝)61(寄存器8)，并在連接端子2a的反側(cè)上(離連接端子2a遠(yuǎn)的側(cè)上)安裝了18個(gè)WPP 10，各個(gè)WPP 10被下方填充。
在這種安裝類型的存儲(chǔ)器組件200中，用來(lái)下方填充WPP 10的樹(shù)脂9被幾乎線性地涂敷在依次排列的18個(gè)WPP 10的短邊上。
這使得有可能有效地涂敷樹(shù)脂9。
圖13示出了對(duì)本發(fā)明實(shí)施例1的存儲(chǔ)器組件100進(jìn)行改進(jìn)后的存儲(chǔ)器組件300的結(jié)構(gòu)。
在圖13所示的存儲(chǔ)器組件300中，18個(gè)WPP 10以各由二個(gè)或四個(gè)成組(成團(tuán))的形式安裝在組件板2上，成2行×2列的矩陣安排。
各個(gè)WPP 10還被安裝成其長(zhǎng)邊方向平行于存儲(chǔ)器組件300的組件板2的短邊方向。
此處描述的是在安裝WPP 10的狀態(tài)下有效地涂敷用來(lái)下方填充WPP 10的樹(shù)脂9的方法。
當(dāng)涂敷樹(shù)脂的溫度低時(shí)，由于樹(shù)脂9可以短距離滲透到封裝本體13與組件板2之間，故樹(shù)脂9被涂敷到長(zhǎng)邊側(cè)上WPP 10的封裝本體。這使得有可能縮短涂敷時(shí)間。
因此，從高密度安裝部件的觀點(diǎn)出發(fā)，希望保持噴嘴60a沿封裝本體13的至少一側(cè)的長(zhǎng)邊運(yùn)動(dòng)的空間，并將其噴嘴60a不移動(dòng)的側(cè)的長(zhǎng)邊安排成盡可能靠近其它部件。
當(dāng)半導(dǎo)體芯片1具有許多位且許多DRAM被連接到存儲(chǔ)器組件300的同一個(gè)I/O時(shí)，借助于將樹(shù)脂涂敷在同一個(gè)平面上的2×2排列中的彼此盡可能靠近的DRAM上，得到了很大的優(yōu)點(diǎn)。
因此，在WPP 10排列成圖13所示那樣的情況下，希望將樹(shù)脂9沿WPP 10的外長(zhǎng)邊涂敷到外側(cè)長(zhǎng)邊的外圍。當(dāng)根據(jù)這一涂敷方法沿2×2 DRAM(WPP 10)的外長(zhǎng)邊涂敷樹(shù)脂9時(shí)，樹(shù)脂9不流到封裝本體13上，在要涂敷樹(shù)脂的封裝本體13的反側(cè)上不需要將樹(shù)脂涂敷于封裝本體13上。即，樹(shù)脂既不滲漏也不擴(kuò)展。
在存儲(chǔ)器組件300中，希望具有(×4)構(gòu)造的I/O的WPP 10以數(shù)目為4集合，以便得到16位構(gòu)造，并成組地被安裝。因此，在如圖13所示安裝WPP 10的過(guò)程中，希望沿箭頭所示的軌跡涂敷樹(shù)脂9。
圖14示出了根據(jù)改進(jìn)的實(shí)施例涂敷樹(shù)脂時(shí)，樹(shù)脂9的滲透。
亦即，在如圖15所示將WPP 10安裝在存儲(chǔ)器組件400上的過(guò)程中，如圖14所示，下方填充樹(shù)脂9沿封裝本體13的二個(gè)相反的側(cè)被涂敷到外邊沿。此處，樹(shù)脂9從一側(cè)上的末端到相反側(cè)上的末端被涂敷到WPP 10的二個(gè)短邊。
圖14A和14B所示的箭頭表示分配器60的運(yùn)動(dòng)軌跡。圖14C和14D示出了剛剛在二個(gè)短邊(二個(gè)邊)上涂敷之后的狀態(tài)，圖14E和14F示出了涂敷之后過(guò)去預(yù)定時(shí)間(中等時(shí)間)的狀態(tài)，而圖14G和14H示出了涂敷之后過(guò)去預(yù)定時(shí)間(長(zhǎng)時(shí)間)的樹(shù)脂9滲透狀態(tài)。
在實(shí)施例1中，從二個(gè)短邊開(kāi)始滲透的樹(shù)脂9仍然處于分隔狀態(tài)，留下一個(gè)中間區(qū)域，即使在樹(shù)脂9滲透的最后階段，其中也不存在樹(shù)脂9。封裝本體13與組件板2之間的熱膨脹差別以及組件板2的彎曲所造成的作用在凸塊電極11上的應(yīng)力，隨著到封裝本體13的中心的距離的增大而增大，并在凸塊電極11的角落處變?yōu)樽畲?。因此，若?shù)脂9滲透到靠近矩形封裝本體13的二個(gè)短邊，則即使有不存在樹(shù)脂9的中間區(qū)域，也能夠一定程度地降低作用在凸塊電極11上的應(yīng)力。
于是，得到了接近樹(shù)脂被涂敷到封裝本體13的整個(gè)表面上的要求減少樹(shù)脂9的數(shù)量和縮短運(yùn)行時(shí)間的效果。
換言之，有可能縮短涂敷時(shí)間和減少涂敷量。
樹(shù)脂9還可以簡(jiǎn)單地涂敷到封裝本體13的4個(gè)角落。此時(shí)，降低了的應(yīng)力作用在沿最外圍排列的凸塊電極11上，因此，凸塊電極11呈現(xiàn)更長(zhǎng)的連接壽命。
圖15A和15B示出了對(duì)存儲(chǔ)器組件100進(jìn)行改進(jìn)了的存儲(chǔ)器組件400的結(jié)構(gòu)，其中依次安裝16個(gè)WPP 10，在組件板2的一個(gè)表面上保持相等的間距。在此存儲(chǔ)器組件400中，下方填充樹(shù)脂9被線性地涂敷到依次排列的16個(gè)WPP 10。圖15A所示的箭頭表示分配器60的運(yùn)動(dòng)軌跡(見(jiàn)圖10)。
圖16示出了圖15所示存儲(chǔ)器組件400被偏離的狀態(tài)。這發(fā)生在為了檢查存儲(chǔ)器組件400而插入插座時(shí)組件板2的末端被固定的時(shí)候。
亦即，如圖16所示，當(dāng)圖15所示的存儲(chǔ)器組件400沿其長(zhǎng)邊方向被偏離時(shí)，除非相鄰的WPP 10的密封部分被整體制造而不彼此接觸，由于存儲(chǔ)器組件400作為一個(gè)整體被偏離，故應(yīng)力幾乎均勻地分散在整個(gè)存儲(chǔ)器組件400上。
此結(jié)構(gòu)經(jīng)得起來(lái)自外側(cè)的負(fù)載，因而改善了存儲(chǔ)器組件400的可靠性。
在圖17和18所示的存儲(chǔ)器組件500中，數(shù)目為16的WPP 10被分成4個(gè)區(qū)域安裝，沿組件板2上多個(gè)連接端子2a排列的方向各包括4個(gè)，密封部分14延續(xù)在各個(gè)區(qū)域中的4個(gè)WPP 10上。
亦即，WPP 10被分成組(集團(tuán))安裝，并借助于以組為單位連續(xù)方式在密封部分14處按指定被下方填充的方法密封。因此各組存儲(chǔ)器組件500的各個(gè)部分，顯然包括WPP 10，呈現(xiàn)提高了的剛度。
因此，組件板2的彎曲應(yīng)力集中在各組WPP 10之間的間隙處。
亦即，由于諸如WPP 10之間的間隙之類的影響下方填充樹(shù)脂9的涂敷的某些因素，相鄰的密封部分14常?？赡茏兂蛇B續(xù)。即使在這種狀態(tài)下，包括圖17和18所示的不是局部連續(xù)的不安裝部分2b的存儲(chǔ)器組件500，當(dāng)受到外力作用時(shí)，也在不安裝部分2b處偏離，防止了應(yīng)力施加到WPP 10的凸塊電極11的連接部分或施加到半導(dǎo)體芯片1。
由于應(yīng)力被分散，故存儲(chǔ)器組件500上的WPP 10呈現(xiàn)改善了的連接可靠性。
在實(shí)施例1的存儲(chǔ)器組件100、200、300、400和500中，WPP 10被下方填充密封，且芯片或主要部分的整個(gè)表面被更牢固地固定。結(jié)果，抗沖擊性得到了改善，抗潮性也得到了改善。
在組件產(chǎn)品中，作為另一種高密度安裝部件的方法，可以將TCP(載帶封裝)疊層。但根據(jù)此工藝，芯片由于其厚度減小而常常破裂。另一方面，在根據(jù)實(shí)施例1的存儲(chǔ)器組件100、200、300、400和500中，借助于依靠下方填充而固定芯片，防止了芯片破裂，改善了抗沖擊性。
而且，WPP 10被下方填充密封并安裝在組件板2上，半導(dǎo)體芯片1的主表面和反側(cè)表面(背面)被暴露。而且，半導(dǎo)體芯片1的整個(gè)主表面或主要部分被下方填充密封固定到組件板2，使得有可能降低熱阻。
這有助于改善存儲(chǔ)器組件100、200、300、400和500的熱輻射性能和延長(zhǎng)壽命。
(實(shí)施例2)圖19平面圖示出了根據(jù)本發(fā)明實(shí)施例2的存儲(chǔ)器組件的結(jié)構(gòu)。
實(shí)施例2的存儲(chǔ)器組件600包括72個(gè)WPP 10(突出端子半導(dǎo)體器件)，它們是安裝成矩陣的DRAM。輸入/輸出信號(hào)到WPP 10的連接以下列方式實(shí)現(xiàn)，即一組(團(tuán))包括總共9個(gè)WPP 10，由一個(gè)ECC和2行中的8個(gè)構(gòu)成(在圖19的存儲(chǔ)器組件600中，平行于組件板2的短邊的方向稱為行，而與之成直角的方向稱為列，但也可以與上述相反)，并為各組的WPP 10安裝作為存儲(chǔ)器選擇裝置的9個(gè)FET(場(chǎng)效應(yīng)晶體管)-總線開(kāi)關(guān)15(引線端子半導(dǎo)體器件)，以轉(zhuǎn)換各個(gè)組。
亦即，在存儲(chǔ)器組件600中，輸入/輸出信號(hào)到二行中的9個(gè)WPP10的連接，由相應(yīng)的FET-總線開(kāi)關(guān)成組(8個(gè)WPP)地轉(zhuǎn)換，使得有可能增加WPP 10的數(shù)目而無(wú)需增加組件板2的連接端子2a的數(shù)目。
因此，存儲(chǔ)器組件600安裝的WPP 10的數(shù)目4倍于實(shí)施例1的存儲(chǔ)器組件100的數(shù)目。
亦即，存儲(chǔ)器組件600用FET-總線開(kāi)關(guān)15分別地轉(zhuǎn)換I/O，致使能夠安裝數(shù)目更多的DRAM。
在外表上，存儲(chǔ)器組件600的FET-總線開(kāi)關(guān)15是例如作為引線端子半導(dǎo)體器件的SOP型。
實(shí)施例2的存儲(chǔ)器組件600的結(jié)構(gòu)，在其它方面以及制造存儲(chǔ)器組件600的方法上，與實(shí)施例1的存儲(chǔ)器組件100相同，因而此處不再描述。
(實(shí)施例3)圖20示出了根據(jù)本發(fā)明實(shí)施例3的存儲(chǔ)器組件的結(jié)構(gòu)，其中圖20A是平面圖，而圖20B是側(cè)面圖，圖21是圖20所示存儲(chǔ)器組件的方框電路圖，圖22是仰視圖，示出了安裝在圖20所示存儲(chǔ)器組件上的晶片處理封裝(突出端子半導(dǎo)體器件)的結(jié)構(gòu)，圖23是板一側(cè)上的布線圖，示出了圖20A所示存儲(chǔ)器組件中組件板上部分C處的布線的例子，圖24、25和26是布線圖，示出了根據(jù)本發(fā)明實(shí)施例3的存儲(chǔ)器組件中的晶片處理封裝上的凸塊安排的改進(jìn)例子以及與之對(duì)應(yīng)的板側(cè)上的布線的改進(jìn)例子，而圖27是凸塊安排和布線圖，示出了圖25所示的晶片處理封裝上的凸塊安排和板側(cè)上的布線的進(jìn)一步改進(jìn)例子。
圖20A和20B所示的實(shí)施例3的存儲(chǔ)器組件700是具有168個(gè)插腳的無(wú)緩沖SDRAM(靜態(tài)DRAM)-DIMM(雙列直插式存儲(chǔ)器組件)，且包括以混合方式安裝在其一個(gè)表面上的8個(gè)WPP 10(突出端子半導(dǎo)體器件)、小表面安裝電阻器4、電容器3和EEPROM 5。
但存儲(chǔ)器組件700不安裝圖1的存儲(chǔ)器組件100上安裝的寄存器8。
圖21是圖20所示存儲(chǔ)器組件700的方框電路圖，由二組構(gòu)成。
附在圖21所示端子上的符號(hào)，與參照實(shí)施例1的存儲(chǔ)器組件100的方框電路圖所描述的相同，此處不再描述。
在圖21所示的存儲(chǔ)器組件700中，由于未安裝寄存器8，故組1的S0系統(tǒng)或是組2的S1系統(tǒng)被讀出，直接取決于信號(hào)。亦即，由于此存儲(chǔ)器組件是無(wú)緩沖類型的，故信號(hào)直接進(jìn)入某一組以選擇某一組的半導(dǎo)體芯片1。
芯片D0-D15表示二個(gè)表面上數(shù)目為16的WPP 10，且各個(gè)芯片的[I/O 0-I/O 3]端子作為獨(dú)立端子被連接到組件板2的連接端子2a。
DRAM作為一個(gè)整體具有從DQ0到DQ63的64位的I/O用作數(shù)據(jù)，構(gòu)成二組。
比之圖1所示的存儲(chǔ)器組件100，圖20所示的存儲(chǔ)器組件700是價(jià)格低廉的。
如圖20B所示，存儲(chǔ)器組件700的組件板2的尺寸為例如P＝133.35mm，Q＝33.02mm，而安裝高度(最大)為R＝4mm。
參照?qǐng)D20A，存儲(chǔ)器組件700包括作為依次排列在其一個(gè)表面上的8個(gè)WPP 10(突出端子半導(dǎo)體器件)，以及相鄰WPP 10之間或WPP10附近幾乎在長(zhǎng)邊方向中央處的電容器3。
這是為了盡可能減小WPP 10與電容器3之間的布線長(zhǎng)度。
此處，圖22示出了用于存儲(chǔ)器組件700的WPP 10的結(jié)構(gòu)。
在圖22所示的WPP 10的半導(dǎo)體芯片1中，不存在凸塊電極11的自由空間1b，制作在其長(zhǎng)邊方向的中央附近。
借助于用重新布線12局部改變凸塊電極11之間的間距以便形成自由空間1b，來(lái)實(shí)現(xiàn)這一點(diǎn)，從而在WPP 10的長(zhǎng)邊方向的中央附近形成不存在凸塊電極11的自由空間1b。
圖23示出了圖20A中部分C處的組件板2側(cè)上的布線。
參照?qǐng)D22和23，電容器3(引線端子半導(dǎo)體器件)被安裝在半導(dǎo)體芯片1的自由空間1b附近，而電容器3的電源布線2c被制作成正對(duì)著組件板2上的半導(dǎo)體芯片1的自由空間1b的表面層上的表面層布線2h(但它們也可以被制作成內(nèi)層中的內(nèi)層布線2g)。
亦即，如圖22所示，不存在凸塊電極11的自由空間1b被制作在半導(dǎo)體芯片1的長(zhǎng)邊方向的中央附近。因此，能夠?qū)崿F(xiàn)連接而無(wú)需將WPP 10的信號(hào)線引到對(duì)應(yīng)于組件板2上的芯片的中央位置，從而能夠?qū)㈦娙萜?安裝在最靠近WPP 10的部位。
因此，WPP 10與電容器3之間的布線變?yōu)樽疃?，從而改善了運(yùn)行特性。
參照?qǐng)D23，組件板2由總共6個(gè)金屬層形成，包括二個(gè)核心層Vcc、GND層和各個(gè)表面上的二個(gè)信號(hào)線層。地址/功能系統(tǒng)的公共布線2e將其上連接有WPP 10的凸塊電極11的表面層上的島2d，通過(guò)通孔2f連接到緊接其下的層，并連接到沿組件板2的長(zhǎng)邊方向延伸的內(nèi)層布線2g。
I/O布線通過(guò)組件板2的表面層布線2h被連接到排列在附近的連接端子2a。這就抑制了通孔2f穿通時(shí)引起的電感的增加。
在圖23所示的布線中，Vss(GND)和Vdd沿邊從電容器3延伸，但可以容易地通過(guò)通孔2f連接到核心層。
圖24、25和26示出了實(shí)施例3的存儲(chǔ)器組件700中的WPP 10的凸塊安排的改進(jìn)例子以及與之對(duì)應(yīng)的板側(cè)上的布線的改進(jìn)例子，而圖27示出了圖25所示的晶片處理封裝的凸塊安排和板側(cè)上的布線的進(jìn)一步改進(jìn)例子。
在圖24、25、26和27中的WPP 10中，分別提供有作為諸如地址、功能、電源和GND之類的公共電極組的能夠共接于WPP 10之間的公共凸塊電極組(公共突出端子組)1c以及作為各個(gè)WPP 10的獨(dú)立連接的I/O之類的獨(dú)立電極組的獨(dú)立凸塊電極組(獨(dú)立突出端子組)1d。
在WPP 10中，在作為封裝本體13的短邊的一側(cè)上的末端處，還安排了獨(dú)立凸塊電極組1d。在存儲(chǔ)器組件700的一個(gè)表面上，安裝了8個(gè)WPP 10，其獨(dú)立凸塊電極組1d指向組件板2的連接端子2a側(cè)。
因此，在組件板2上形成了作為用來(lái)連接8個(gè)WPP 10的各組公共凸塊電極1c的公共布線2e的表面層布線2h。
此處，公共凸塊電極組1c之間的間距，亦即地址系統(tǒng)和功能系統(tǒng)的凸塊電極11之間的間距被擴(kuò)大。確切地說(shuō)，間距沿芯片的長(zhǎng)邊方向被擴(kuò)大，以致能夠沿垂直于封裝本體13的長(zhǎng)邊方向的方向，穿過(guò)凸塊電極之間制作許多布線。
而且，獨(dú)立凸塊電極組1d之間，亦即I/O系統(tǒng)的凸塊電極11之間的間距被減小，且凸塊電極被安排在封裝本體13的一側(cè)的外圍。
這使得有可能僅僅依賴表面層布線2b來(lái)制作公共布線2e，因而有可能減少組件板2中的布線層的數(shù)目。
在圖24所示的WPP 10中，借助于相對(duì)于封裝本體13傾斜重新布線12，公共凸塊電極組1c被規(guī)則地排列。
這使得有可能沿封裝本體13的長(zhǎng)邊方向平行地制作多個(gè)公共布線2e，以便連接諸如地址、功能、電源和GND之類的公共電極。
結(jié)果，能夠盡可能增大組件板2的布線密度，并能夠盡可能減小公共布線2e的長(zhǎng)度。
當(dāng)WPP 10的凸塊電極11的數(shù)目比之其芯片尺寸較小時(shí)，或當(dāng)組件板2涉及到像添加板的精細(xì)布線規(guī)則時(shí)，表面層和內(nèi)層的GND層和Vcc層被部分地用作信號(hào)層，以便生產(chǎn)4層的組件板2，從而用此組件板2來(lái)裝配存儲(chǔ)器組件700。
此時(shí)，I/O系統(tǒng)的獨(dú)立布線2i從制作在連接端子2a側(cè)上的凸塊電極11被連接，而多個(gè)連接諸如地址、功能、電源和GND之類的公共電極的公共布線2e，被制作成在芯片之間通過(guò)。
在圖25所示的WPP 10中，公共凸塊電極組1c還被重新布線12排列成網(wǎng)格狀(見(jiàn)圖22)。此時(shí)，如圖22所示，重新布線12被用來(lái)在芯片中分布電源布線和GND布線，且通過(guò)重新布線12，一個(gè)凸塊電極11被電連接到多個(gè)鍵合電極1a，以便減少凸塊電極11的數(shù)目(以便減少外部端子的數(shù)目)。
在圖25所示的板側(cè)上的布線中，僅僅用組件板2的表面層來(lái)構(gòu)成連接，且凸塊電極11無(wú)需傾斜而被排列。因此，利用板側(cè)上的布線的彎曲和傾斜實(shí)現(xiàn)了布線。
在圖26所示的WPP 10中，凸塊電極11之間的間距被稍許擴(kuò)大成大于圖25所示的WPP 10的凸塊排列的間距，且凸塊電極被排列在組件板2上，沿長(zhǎng)邊方向或沿短邊方向傾斜。
因此，組件板2側(cè)上的公共布線2e相對(duì)于封裝本體13的長(zhǎng)邊方向傾斜。結(jié)果，公共布線2e被制作成圖24所示的公共布線2e那樣的直線。
圖27示出了一個(gè)進(jìn)一步改進(jìn)的例子，其中凸塊電極11之間的間距被稍許擴(kuò)大成大于圖25所示的WPP 10的凸塊安排的間距。在此改進(jìn)例子中，獨(dú)立插腳而不是I/O系統(tǒng)從下側(cè)伸出。這是一個(gè)其中各個(gè)位被特別構(gòu)成以便減少插腳數(shù)目從而增大公共布線2e之間的間隙，I/O插腳和其它獨(dú)立插腳具有窄的間距(圖27中的d1＞d2)的例子。
圖27所示的改進(jìn)例子呈現(xiàn)這樣一種效應(yīng)，致使由于公共布線之間的間隙被擴(kuò)大了而能夠在插腳之間引出數(shù)目更多的布線。因此，僅僅使用表面層布線2h而無(wú)需使用組件板2的內(nèi)層布線2g(見(jiàn)圖23)，就能夠共同使用組件板2上的布線。諸如電源之類的I/O插腳和獨(dú)立插腳具有窄的間距。這些插腳由于布線向下引出，亦即引出到連接端子2a而不從插腳之間通過(guò)，故可以具有窄的間距。
在圖27中，當(dāng)采用布線布局D時(shí)，3個(gè)表面層布線2h在插腳之間通過(guò)，而當(dāng)采用布線布局E時(shí)，4個(gè)表面層布線2h在插腳之間通過(guò)。
在圖24、25、26和27中，在組件板2上不特別指出安裝島，而與公共布線2e成直角的光刻膠中的縫隙狀窗口被認(rèn)為是用來(lái)以焊料連接的虛擬島，以便將組件板2上的布線密度提高到其極限。
實(shí)施例3的存儲(chǔ)器組件700的結(jié)構(gòu)，在其它方面以及存儲(chǔ)器組件700的制造方法方面，與實(shí)施例1的存儲(chǔ)器組件100的相同，此處不再描述。
上面用實(shí)施例具體地描述了本發(fā)明人完成的本發(fā)明。然而，本發(fā)明決不僅僅局限于上述各個(gè)實(shí)施例，而是能夠以各種各樣的方法進(jìn)行改進(jìn)而不超越本發(fā)明的構(gòu)思與范圍。
例如，在上述實(shí)施例1、2和3的存儲(chǔ)器組件100-700中，EEPROM5是具有外引線21的引線端子半導(dǎo)體器件，但也可以在與突出端子半導(dǎo)體器件即WPP 10相同的結(jié)構(gòu)中制作作為非易失只讀存儲(chǔ)器的EEPROM 5，并可以安裝。
但此時(shí)，WPP結(jié)構(gòu)的EEPROM 5不被下方填充密封，而僅僅下方填充作為DRAM的WPP 10。
亦即，WPP結(jié)構(gòu)的EEPROM 5被可拆卸地安裝在組件板2上。
這是由于EEPROM 5的生產(chǎn)成品率低，而當(dāng)在其中電寫(xiě)入數(shù)據(jù)時(shí)被探測(cè)為有缺陷時(shí)，最好用無(wú)缺陷的EEPROM 5來(lái)替換。EEPROM 5的尺寸小于DRAM的尺寸，使小的應(yīng)力作用于凸塊電極11上，且即使不下方填充，也能夠保持足夠的可靠性。在安裝WPP結(jié)構(gòu)的EEPROM 5時(shí)，比之安裝SOP型器件，能夠減小安裝面積，并能夠?qū)⒊杀窘档偷降陀赟OP型器件的成本。
上述實(shí)施例1、2和3已經(jīng)涉及到將WPP 10安裝到組件板2的正反二個(gè)表面上這種類型的存儲(chǔ)器組件，但存儲(chǔ)器組件也可以是僅僅在一個(gè)表面上安裝WPP 10這種類型的。
與WPP 10(突出端子半導(dǎo)體器件)一起安裝的引線端子半導(dǎo)體器件，不局限于TSOP 20，而是除了TSOP 20外，還可以是諸如QFP(四列扁平封裝)或TCP(載帶封裝)之類的半導(dǎo)體器件。
上述實(shí)施例1、2和3已經(jīng)涉及到突出端子半導(dǎo)體器件是WPP 10的情況。但突出端子半導(dǎo)體器件可以是任何一種其它的半導(dǎo)體器件，只要外部端子為凸塊電極11且配備有用來(lái)將半導(dǎo)體芯片1的鍵合電極1a之間的間距擴(kuò)大成大于凸塊電極11之間的間距的布線部分。
圖28、29和30示出了WPP 10之外的突出端子半導(dǎo)體器件的改進(jìn)例子。
圖28A、28B和28C示出了作為突出端子半導(dǎo)體器件的改進(jìn)例子的CSP(芯片尺寸封裝)30。
CSP 30的芯片尺寸幾乎等于或稍許大于半導(dǎo)體芯片1，而且其結(jié)構(gòu)是借助于插入彈性體31而用帶狀板32支持半導(dǎo)體芯片1的扇形。
而且，多個(gè)焊料之類的凸塊電極34(突出端子)被制作成半導(dǎo)體芯片1的區(qū)域中的外部端子，制作在帶狀板32上的連接線32a被電連接到半導(dǎo)體芯片1的鍵合電極1a，而端子間距擴(kuò)大布線32b被制作在帶狀板32上，以便將凸塊電極34之間的間距擴(kuò)大成大于半導(dǎo)體芯片1的鍵合電極1a之間的間距。
密封部分33被制作在半導(dǎo)體芯片1的鍵合電極1a上。
圖29A和29B示出了作為突出端子半導(dǎo)體器件的改進(jìn)例子的芯片面朝上安裝系統(tǒng)的BGA(球柵陣列)40。
在BGA 40中，半導(dǎo)體芯片1通過(guò)管芯鍵合材料45，面朝上地固定到BGA板42，且半導(dǎo)體芯片1的鍵合電極1a通過(guò)金之類的材料組成的金屬絲41，被電連接到BGA板42的板電極42f。
而且，焊料之類材料組成的多個(gè)凸塊電極44(突出端子)被排列成BGA板42背面上的網(wǎng)格似的外部端子，而用來(lái)擴(kuò)大端子間距的布線42a被制作在BGA板42上，以便將凸塊電極44之間的間距擴(kuò)大成大于半導(dǎo)體芯片1的鍵合電極1a之間的間距。
用來(lái)擴(kuò)大端子間距的布線42a，包括信號(hào)布線42b、GND平面42c、Vdd平面42d和通孔42e。
而且，制作熔融部分43，以便用樹(shù)脂來(lái)密封半導(dǎo)體芯片1和鍵合金屬絲41。
圖30A、30B和30C示出了作為突出端子半導(dǎo)體器件的改進(jìn)例子的芯片面朝下安裝系統(tǒng)的BGA(球柵陣列)50。
BGA 50是倒裝片結(jié)構(gòu)，其中半導(dǎo)體芯片1以面朝下的方式通過(guò)小凸塊51被安裝在BGA板52上，且半導(dǎo)體芯片1的鍵合電極1a通過(guò)小凸塊51被電連接到BGA板52的電極。
而且，焊料之類材料組成的凸塊電極54(突出端子)在BGA板52的背面上被安排成網(wǎng)格狀外部端子，而用來(lái)擴(kuò)大端子間距的布線52a(見(jiàn)圖30C)被制作在BGA板52上，以便將凸塊電極54之間的間距擴(kuò)大成大于半導(dǎo)體芯片1的鍵合電極1a(見(jiàn)圖29)之間的間距。
半導(dǎo)體芯片1與BGA板52之間的間隙，亦即小凸塊51的外圍，用樹(shù)脂進(jìn)行下方填充，以便形成密封部分53。
在圖28所示的CSP 30、圖29所示的BGA 40和圖30所示的BGA50中，也分別提供了用來(lái)擴(kuò)大端子間距的布線32b、42a和52a，以便將凸塊電極34、44、54之間的間距擴(kuò)大成大于半導(dǎo)體芯片1的鍵合電極1a之間的間距，因此能夠用回流方法在組件板2等上安裝。
以下簡(jiǎn)要地描述一下從本申請(qǐng)公開(kāi)的本發(fā)明的代表性例子得到的優(yōu)點(diǎn)。
(1)比之安裝具有單個(gè)處理的半導(dǎo)體芯片的引線端子半導(dǎo)體器件，在存儲(chǔ)器組件的組件板上安裝突出端子半導(dǎo)體器件時(shí)，有可能大幅度減小安裝面積。這使得有可能實(shí)現(xiàn)安裝而只要求半導(dǎo)體芯片被安裝的最小面積，從而大幅度提高組件容量。
(2)在將作為外部端子的凸塊電極之間的間距擴(kuò)大成大于倒裝片凸塊電極之間的間距的情況下，WPP被安裝成突出端子半導(dǎo)體器件，使得有可能擴(kuò)大組件板上的布線規(guī)則，從而實(shí)現(xiàn)高密度安裝的存儲(chǔ)器組件，降低成本。
(3)半導(dǎo)體芯片的鍵合電極能夠通過(guò)長(zhǎng)度短于諸如TSOP之類的SMD部件的布線的布線，電連接到作為WPP的外部端子的凸塊電極。這使存儲(chǔ)器組件能夠適應(yīng)高速運(yùn)行，從而適應(yīng)高速總線。
(4)由于存儲(chǔ)器組件中的WPP被下方填充密封，故整個(gè)芯片表面被牢固地固定，從而呈現(xiàn)改進(jìn)了的抗沖擊性。因此，防止了芯片破裂。
(5)WPP被下方填充密封，并在半導(dǎo)體芯片的背面被暴露且半導(dǎo)體芯片的整個(gè)主表面被下方填充密封固定到組件板的狀態(tài)下，被安裝在組件板上，使存儲(chǔ)器組件的熱阻能夠降低。結(jié)果，存儲(chǔ)器組件呈現(xiàn)改進(jìn)了的熱輻射性能和更長(zhǎng)的壽命。
權(quán)利要求
1.一種存儲(chǔ)器組件，它包含具有突出的端子作為外部端子，經(jīng)由突出端子安裝并配備有用來(lái)使突出端子之間的間距擴(kuò)大成大于半導(dǎo)體芯片的鍵合電極之間的間距的布線部分的突出端子半導(dǎo)體器件；具有外引線作為外部端子，經(jīng)由電連接到半導(dǎo)體芯片的鍵合電極的外引線安裝的引線端子半導(dǎo)體器件；以及支持突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的組件板；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
2.一種存儲(chǔ)器組件，它包含具有突出的端子作為外部端子，經(jīng)由突出端子安裝并配備有作為用來(lái)使突出端子之間的間距擴(kuò)大成大于半導(dǎo)體芯片區(qū)域中的鍵合電極之間的間距的布線部分的重新布線部分的突出端子半導(dǎo)體器件；具有外引線作為外部端子，經(jīng)由電連接到半導(dǎo)體芯片的鍵合電極的外引線安裝的引線端子半導(dǎo)體器件；以及支持突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的組件板；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
3.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中DRAM安裝成突出端子半導(dǎo)體器件，寄存器和頻率控制裝置安裝成引線端子半導(dǎo)體器件，且突出端子半導(dǎo)體器件排列在二側(cè)上，而寄存器與頻率控制裝置夾在其間。
4.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中DRAM和非易失只讀存儲(chǔ)器安裝成突出端子半導(dǎo)體器件，DRAM被下方填充在半導(dǎo)體器件本體與組件板之間的樹(shù)脂密封，而非易失只讀存儲(chǔ)器能夠從組件板移去。
5.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中組合在突出端子半導(dǎo)體器件中的半導(dǎo)體芯片是具有平面上的矩形形狀的DRAM，沿長(zhǎng)邊方向的DRAM中央附近形成不存在突出端子的自由空間，電容器安裝在半導(dǎo)體芯片的自由空間附近，而電容器的電源布線制作在表面層上或面對(duì)半導(dǎo)體芯片的自由空間的組件板的內(nèi)層上。
6.根據(jù)權(quán)利要求1的存儲(chǔ)器組件，其中多個(gè)突出端子半導(dǎo)體器件安裝成矩陣，而存儲(chǔ)器選擇裝置安裝成對(duì)應(yīng)于行或列的多個(gè)，此存儲(chǔ)器選擇裝置是用來(lái)轉(zhuǎn)換各個(gè)行或列的多個(gè)突出端子半導(dǎo)體器件的輸入/輸出信號(hào)的連接的引線端子半導(dǎo)體器件。
7.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中多個(gè)突出端子半導(dǎo)體器件安裝成矩陣，而存儲(chǔ)器選擇裝置安裝成對(duì)應(yīng)于行或列的多個(gè)，此存儲(chǔ)器選擇裝置是用來(lái)轉(zhuǎn)換各個(gè)行或列的多個(gè)突出端子半導(dǎo)體器件的輸入/輸出信號(hào)的連接的引線端子半導(dǎo)體器件。
8.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中多個(gè)突出端子半導(dǎo)體器件配備有一組共接到突出端子半導(dǎo)體器件的公共突出端子和一組獨(dú)立地連接到突出端子半導(dǎo)體器件的獨(dú)立突出端子，具有排列在半導(dǎo)體器件本體一側(cè)末端處的獨(dú)立突出端子組的多個(gè)突出端子半導(dǎo)體器件，安裝在組件板上，其獨(dú)立突出端子組面對(duì)作為組件板外部端子的連接端子側(cè)，并在組件板上制作布線，以便連接多個(gè)突出端子半導(dǎo)體器件的公共突出端子組。
9.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中多個(gè)突出端子半導(dǎo)體器件依次排列，在組件板上保持相等的間距，而引線端子半導(dǎo)體器件安裝在突出端子半導(dǎo)體器件附近。
10.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中多個(gè)突出端子半導(dǎo)體器件排列成組，各組由組件板上2行和2列組成的矩陣中的2個(gè)半導(dǎo)體器件或4個(gè)半導(dǎo)體器件構(gòu)成。
11.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中引線端子半導(dǎo)體器件安裝在作為外部端子的連接端子側(cè)上的組件板上，而突出端子半導(dǎo)體器件安裝在連接端子相反面上的組件板上，用下方填充在半導(dǎo)體器件本體與組件板之間的樹(shù)脂密封。
12.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中突出端子半導(dǎo)體器件沿二個(gè)相反的面安裝在外圍，或安裝在被下方填充在半導(dǎo)體器件本體與組件板之間的樹(shù)脂密封的半導(dǎo)體器件的4個(gè)角部。
13.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中多個(gè)突出端子半導(dǎo)體器件被分成組安裝，各個(gè)組由多個(gè)組件板區(qū)域上沿安排多個(gè)作為外部端子的連接端子的方向的多個(gè)器件構(gòu)成，各個(gè)區(qū)域中的多個(gè)突出端子半導(dǎo)體器件，以連續(xù)的方式被下方填充在半導(dǎo)體器件本體與組件板之間的樹(shù)脂密封，而在其二側(cè)上制作不安裝的部分。
14.一種制造存儲(chǔ)器組件的方法，它包含制備具有作為外部端子的突出端子以及用來(lái)使突出端子的間距擴(kuò)大成大于半導(dǎo)體芯片的鍵合電極的間距的布線部分的突出端子半導(dǎo)體器件的步驟；制備具有作為電連接到半導(dǎo)體芯片的鍵合電極的外部端子的外引線的引線端子半導(dǎo)體器件的步驟；在組件板上安排突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的步驟；以及同時(shí)回流突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以便將它們安裝在組件板上的步驟；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
15.一種制造存儲(chǔ)器組件的方法，它包含制備具有作為外部端子的突出端子以及作為用來(lái)使突出端子的間距擴(kuò)大成大于半導(dǎo)體芯片區(qū)中的鍵合電極的間距的布線部分的重新布線部分的芯片尺寸的突出端子半導(dǎo)體器件的步驟；制備具有作為電連接到半導(dǎo)體芯片的鍵合電極的外部端子的外引線的引線端子半導(dǎo)體器件的步驟；在組件板上安排突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件的步驟；以及同時(shí)回流突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以便將它們安裝在組件板上的步驟；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
16.根據(jù)權(quán)利要求15的制造存儲(chǔ)器組件的方法，其中多個(gè)突出端子半導(dǎo)體器件依次安裝在組件板上，保持相等的間距，而下方填充的樹(shù)脂被線性地涂敷在依次排列的多個(gè)突出端子半導(dǎo)體器件上，以便實(shí)現(xiàn)多個(gè)突出端子半導(dǎo)體器件的半導(dǎo)體器件本體與組件板之間的密封。
17.根據(jù)權(quán)利要求15的制造存儲(chǔ)器組件的方法，其中多個(gè)突出端子半導(dǎo)體器件成組地安裝在組件板上，各個(gè)組由2行和2列組成的矩陣中的2個(gè)半導(dǎo)體器件或4個(gè)半導(dǎo)體器件構(gòu)成，而下方填充的樹(shù)脂沿其長(zhǎng)邊被涂敷在多個(gè)突出端子半導(dǎo)體器件外圍，以便實(shí)現(xiàn)多個(gè)突出端子半導(dǎo)體器件的半導(dǎo)體器件本體與組件板之間的密封。
18.根據(jù)權(quán)利要求15的制造存儲(chǔ)器組件的方法，其中多個(gè)突出端子半導(dǎo)體器件成組地安裝在組件板上，各個(gè)組由2行和2列組成的矩陣中的2個(gè)半導(dǎo)體器件或4個(gè)半導(dǎo)體器件構(gòu)成，而下方填充的樹(shù)脂被涂敷在多個(gè)突出端子半導(dǎo)體器件的半導(dǎo)體器件本體的二個(gè)相對(duì)的外側(cè)的外圍，以便實(shí)現(xiàn)多個(gè)突出端子半導(dǎo)體器件的半導(dǎo)體器件本體與組件板之間的密封。
19.一種制造存儲(chǔ)器組件的方法，它包含制備芯片尺寸的具有作為外部端子的突出端子以及作為用來(lái)使突出端子的間距擴(kuò)大成大于半導(dǎo)體芯片區(qū)中的鍵合電極的間距的布線部分的重新布線的突出端子半導(dǎo)體器件的步驟；制備具有作為電連接到半導(dǎo)體芯片的鍵合電極的外部端子的外引線的引線端子半導(dǎo)體器件的步驟；在組件板上安排突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件，并回流突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以便將它們安裝在組件板的正反二個(gè)表面上的步驟；以及將下方填充的樹(shù)脂逐個(gè)表面地涂敷到組件板的正反二個(gè)表面上的突出端子半導(dǎo)體器件上，以便實(shí)現(xiàn)突出端子半導(dǎo)體器件的半導(dǎo)體器件本體與組件板之間的密封，并同時(shí)加熱組件板的正反二個(gè)表面，以便同時(shí)固化正反二個(gè)表面上的樹(shù)脂的步驟；其中的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件以混合方式安裝在組件板上。
20.根據(jù)權(quán)利要求8的存儲(chǔ)器組件，其中公共突出端子之間的間隙大于獨(dú)立突出端子之間的間隙。
21.一種存儲(chǔ)器組件，它包含一個(gè)板和其上安裝的多個(gè)半導(dǎo)體器件，此半導(dǎo)體器件包括以混合方式安裝在其上的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件；突出端子半導(dǎo)體器件，它包括其主表面上具有多個(gè)鍵合焊點(diǎn)的半導(dǎo)體芯片、用來(lái)重新定位鍵合焊點(diǎn)分布并擴(kuò)大鍵合焊點(diǎn)之間間距的布線、以及制作在布線部分末端處的保持大于鍵合焊點(diǎn)之間的間距的多個(gè)突出端子，半導(dǎo)體芯片通過(guò)突出端子安裝在板上；以及引線端子半導(dǎo)體器件，它包括其主表面上具有多個(gè)鍵合焊點(diǎn)的半導(dǎo)體芯片、各由內(nèi)部部分和外部部分構(gòu)成的多個(gè)引線、用來(lái)將鍵合焊點(diǎn)電連接到引線的內(nèi)部部分的金屬絲、以及用來(lái)密封半導(dǎo)體芯片、內(nèi)部部分和金屬絲的密封元件，而引線端子半導(dǎo)體器件通過(guò)突出在密封元件之外的引線的外部部分，被安裝在板上。
22.根據(jù)權(quán)利要求1的存儲(chǔ)器組件，其中突出端子半導(dǎo)體器件與板之間的間隙被樹(shù)脂密封。
23.一種存儲(chǔ)器組件，它包含一個(gè)板和其上安裝的多個(gè)半導(dǎo)體器件，此半導(dǎo)體器件包括以混合方式安裝在其上的突出端子半導(dǎo)體器件和引線端子半導(dǎo)體器件；突出端子半導(dǎo)體器件，它包括其主表面上具有多個(gè)鍵合焊點(diǎn)的半導(dǎo)體芯片、作為重新定位鍵合焊點(diǎn)分布并擴(kuò)大鍵合焊點(diǎn)之間間距的布線的重新布線部分、以及制作在重新布線部分末端處的保持大于半導(dǎo)體芯片主表面區(qū)上的鍵合焊點(diǎn)之間的間距的多個(gè)突出端子，半導(dǎo)體芯片通過(guò)突出端子安裝在板上；以及引線端子半導(dǎo)體器件，它包括其主表面上具有多個(gè)鍵合焊點(diǎn)的半導(dǎo)體芯片、各由內(nèi)部部分和外部部分構(gòu)成的多個(gè)引線、用來(lái)將鍵合焊點(diǎn)電連接到引線的內(nèi)部部分的金屬絲、以及用來(lái)密封半導(dǎo)體芯片、內(nèi)部部分和金屬絲的密封元件，而引線端子半導(dǎo)體器件通過(guò)突出在密封元件之外的引線的外部部分，被安裝在板上。
24.根據(jù)權(quán)利要求2的存儲(chǔ)器組件，其中突出端子半導(dǎo)體器件與板之間的間隙，被樹(shù)脂密封。
全文摘要
提高半導(dǎo)體芯片的安裝密度和存儲(chǔ)器組件的容量以及適應(yīng)高速總線的存儲(chǔ)器組件。此存儲(chǔ)器組件包含多個(gè)具有作為外部端子的突出端子和用來(lái)使突出端子之間的間距擴(kuò)大成大于半導(dǎo)體芯片的鍵合電極之間的間距的布線部分的WPP、具有半導(dǎo)體芯片、作為外部端子的外引線、并經(jīng)由電連接到半導(dǎo)體芯片的鍵合電極的外引線安裝的TSOP、以及支撐WPP和TSOP的組件板,其中的WPP和TSOP借助于同時(shí)回流而以混合方式安裝在組件板上。
文檔編號(hào)H01L23/31GK1264924SQ0010266
公開(kāi)日2000年8月30日 申請(qǐng)日期2000年2月25日 優(yōu)先權(quán)日1999年2月26日
發(fā)明者宮本俊夫, 西村朝雄, 管野利夫 申請(qǐng)人:株式會(huì)社日立制作所