專利名稱：具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法
技術(shù)領(lǐng)域：
本發(fā)明是揭露一種形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法，特別是關(guān)于一種具嵌入式柵極(recessed-gate)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法。
近年來隨著半導(dǎo)體制造工業(yè)以及半導(dǎo)體設(shè)備工業(yè)的快速進(jìn)步，超大型積體電路(ultra-Iarge scale integratedcircuits；ULS1)的產(chǎn)業(yè)有著極為快速的發(fā)展。超大型積體電路通常由為數(shù)龐大的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFETS)所組成，其中每一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管包含一源極(source)和一汲極(drain)，以及位于二者之間的柵極(gate)。為求增加積體電路的元件密度(device density)和操作速率(operating speed)，必須不斷地努力縮小電晶體的特征尺寸(feature size)。特別的是電晶體的P型通道或N型通道的通道長度(channel length)與元件的操作速率習(xí)習(xí)相關(guān)，為求增加積體電路的操作速率，勢必不斷地努力縮小電晶體的通道長度。
能否將電晶體的通道長度縮短的關(guān)鍵技術(shù)在于微影制程(photolithography process)。常用技術(shù)是以步進(jìn)機(jī)(stepper)來進(jìn)行微影制程，近年來為求達(dá)到更小尺寸的微影極限(photolithography limit)，已漸漸使用掃描機(jī)(Scanner)來取代步進(jìn)機(jī)。一般而言，在微影制程中所能獲致最短的電晶體的通道長度，便等于步進(jìn)機(jī)或掃描機(jī)的微影極限。
為了形成通道長度為次0.1微米(sub.0.1um)級的電晶體，美國專利第6,093,947號中揭露了一種具嵌入式柵極(recessed，gate)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，參考
圖1，依據(jù)該專利案的第二實施例，首先在一半導(dǎo)體基板10上陸續(xù)形成一層墊氧化硅層(pad oxide layer)34和一層介電層36，其中半導(dǎo)體基板10上包含有復(fù)數(shù)個淺渠溝隔離區(qū)域(shallow trenchisolation regions)、源極區(qū)域(source regions)14和汲極區(qū)域(drainregions)16。其次，在半導(dǎo)體基板10上形成一孔洞(hole)38，其包含有底壁及側(cè)壁。接下來先形成一層氧化硅層，再利用非等向性蝕刻技術(shù)進(jìn)行回蝕刻，以在孔洞38的側(cè)壁上形成氧化硅間隙壁區(qū)域(oxide spacer regions)22；接著參考圖2，在孔洞38的底壁上形成柵極氧化硅層(gate oxidelayer)24，其次在孔洞38及介電層36上形成一層復(fù)晶硅層(polysiliconlayer)40，再以化學(xué)機(jī)械研磨法(CMP process)將位于孔洞38外的復(fù)晶硅層40去除；接下來參考圖3，將介電層36去除，以裸露出墊氧化硅層34和氧化硅間隙壁區(qū)域22的外壁；最后如圖4所示，在墊氧化硅層34上形成氮化硅間隙壁19，并形成金屬接觸點32、26，以完成具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制程。其主要缺陷在于其所形成的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的通道長度取決于氧化硅間隙壁區(qū)域22間的間隔，而氧化硅間隙壁區(qū)域22間的間隔則取決于原始的氧化硅層的厚度，以及回蝕刻制程的蝕刻終點的掌控。以目前的化學(xué)氣相沉積技術(shù)而言，并不易在一片8寸的半導(dǎo)體基板上形成厚度絕對均勻的氧化硅層；尤有甚者，回蝕刻制程的蝕刻終點的掌握更是相當(dāng)?shù)乩щy。因此在實際制程中，氧化硅間隙壁區(qū)域22間的間隔大小以及間隔的均勻度非常難以控制。其結(jié)果使得在一片8寸的半導(dǎo)體基板上所形成的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的通道長度相當(dāng)?shù)夭灰恢?，使得所形成電晶體的起始電壓和飽和電流等電性不正確，且差異度甚大。
因此，發(fā)展出一種新的方法以形成具有精確且穩(wěn)定的電性的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，特別是具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，便成為積體電路業(yè)界一項十分重要的課題。
本發(fā)明的主要目的是提供一種形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管的方法。
本發(fā)明的次要目的是提供一種具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法。
本發(fā)明的制程首先在一半導(dǎo)體基板上形成淺渠溝隔離，再利用的微影及離子布值技術(shù)形成源極/汲極區(qū)域，并在所述半導(dǎo)體基板上陸續(xù)形成第一介電層和第二介電層，其中所述第一介電層和第二介電層之間必須有蝕刻選擇性；接下來利用微影及非等向性蝕刻技術(shù)在所述半導(dǎo)體基板上形成渠溝，所述渠溝是位于源極/汲極區(qū)域之間，延伸穿透部分的源極/汲極區(qū)域；下面為本發(fā)明重點所在，對所述半導(dǎo)體基板進(jìn)行熱氧化制程，以在所述渠溝內(nèi)形成一層氧化硅層，其厚度介于100埃至300埃之間；接下來利用非等向性蝕刻技術(shù)蝕刻所述氧化硅層，將位于渠溝底壁上的水平方向的氧化硅層去除，以在所述渠溝的側(cè)壁上形成第一間隙壁，本發(fā)明的特征在于，所述第一間隙壁之間的距離可以精確地控制，其原因是所述氧化硅層是以熱氧化制程所形成，其厚度可以精確地控制，并且在整個半導(dǎo)體基板上的厚度的均勻性極佳。
接下來在所述渠溝內(nèi)的底壁上形成一層?xùn)艠O介電層，其厚度為20埃以下，其次形成一層導(dǎo)電層，再利用一平坦化制程(planarization process)將位于渠溝外的導(dǎo)電層去除，以形成柵極插塞(gate plug)；后續(xù)進(jìn)行一道選擇性蝕刻制程，將所述第二介電層去除，并在所述第一間隙壁的側(cè)壁上形成第二間隙壁。最后，以傳統(tǒng)的技術(shù)進(jìn)行一連串的沉積、微影和蝕刻的步驟，以形成所述源極/汲極區(qū)域的金屬接觸點及所述柵極插塞的金屬接觸點，以完成本發(fā)明所揭露的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
本發(fā)明的重點在于，所述第一間隙壁之間的距離可以精確地控制，其原因是所述氧化硅層是以熱氧化制程所形成，其厚度可以精確地控制，并且在整個半導(dǎo)體基板上的厚度的均勻性極佳。因此，后續(xù)在所述渠溝內(nèi)所形成的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的柵極的通道長度便可以精確地控制，并且在整個半導(dǎo)體基板上每一電晶體的通道長度相當(dāng)一致。如此一來，利用本發(fā)明的技術(shù)所形成的具有嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管便可獲致極穩(wěn)定且控制精確的電性，諸如所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管的起始電壓和飽和電流都可精確地控制，并且在整個半導(dǎo)體基板上的每一電晶體的電性都相當(dāng)一致。
下面結(jié)合較佳實施例和附圖進(jìn)一步說明。
圖1是常用淺渠溝、墊氧化硅層、介電層和孔洞的制程的剖面示意圖。
圖2是常用孔洞的底壁上形成柵極氧化硅層和柵極導(dǎo)電層的制程剖面圖。
圖3是常用介電層去除的制程剖面示意圖。
圖4是常用完成具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制程剖面示意圖。
圖5是本發(fā)明中形成淺渠溝隔離、第一介電層和第二介電層的制程剖面圖。
圖6是本發(fā)明的在半導(dǎo)體基板上形成渠溝的制程剖面示意圖。
圖7是本發(fā)明的在渠溝內(nèi)形成一層氧化硅層的制程剖面示意圖。
圖8是本發(fā)明的在渠溝的側(cè)壁上形成第一間隙壁的制程剖面示意圖。
圖9是本發(fā)明在渠溝內(nèi)的底壁上形成一層?xùn)艠O介電層的制程剖面示意圖。
圖10是本發(fā)明的形成柵極插塞的制程剖面示意圖。
圖11是本發(fā)明的去除第二介電層的制程剖面示意圖。
圖12是本發(fā)明的完成具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制程剖面示意圖。
參閱圖5，本發(fā)明是揭露一種形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管的方法，特別是關(guān)于一種具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法。
本發(fā)明中形成淺渠溝隔離、第一介電層和第二介電層的制程是，首先提供一p型單晶的半導(dǎo)體基板100，并在半導(dǎo)體基板100上形成淺渠溝隔離120；接下來，利用傳統(tǒng)的微影及離子布值技術(shù)形成源極/汲極區(qū)域130，并在半導(dǎo)體基板100上陸續(xù)形成第一介電層140和第二介電層160。
所述淺渠溝隔離120的形成方法，是首先利用傳統(tǒng)的微影及非等向性蝕刻技術(shù)在所述半導(dǎo)體基板100的表面上形成淺渠溝；在將光阻以氧氣電漿去除之后，利用低壓化學(xué)沉積法或電漿增強式化學(xué)沉積法形成一層氧化硅層以填滿該淺渠溝，再利用化學(xué)機(jī)械研磨法將半導(dǎo)體基板100表面上的該氧化硅層去除。對于N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管而言，所述源極/汲極區(qū)域130的摻雜離子是砷(As)或磷(p)離子；對于P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管而言，所述源極/汲極區(qū)域130的摻雜離子是硼(8)離子；所述源極/汲極區(qū)域130的摻雜濃度介于2E15-9E15離子/平方公分之間；離子的植八能量介于15至25 keV之間，使摻雜離子的植入深度介于1000至2000埃之間。所述第一介電層140是以傳統(tǒng)的低壓化學(xué)沉積法或電漿增強式化學(xué)沉積法所形成，其厚度介于50至200埃之間。所述第一介電層140是二氧化硅層、氧化鈦層(TiO2)或氧化鉭層(Ta2O5)。所述第二介電層160是氮化硅層或氮氧化硅層，以傳統(tǒng)的低壓化學(xué)沉積法或電漿增強式化學(xué)沉積法所形成，其厚度介于1000至2000埃之間。其中所述第一介電層140和第二介電層160之間必須有蝕刻選擇性。
接下來請參考圖6，利用微影及非等向性蝕刻技術(shù)在所述半導(dǎo)體基板100上形成渠溝180。所述渠溝180是位于源極/汲極區(qū)域130之間，延伸穿透部分的源極/汲極區(qū)域130，如圖6所示。在本發(fā)明的一個實施例中，所述渠溝的寬度小于0.1微米；在本發(fā)明的另一個實施例中，所述渠溝的寬度等于0.1微米。
接下來請參考圖7，其為本發(fā)明重點所在，將所述半導(dǎo)體基板100進(jìn)行熱氧化制程，在所述渠溝180內(nèi)形成一層氧化硅層220，其厚度介于100埃至300埃之間。本發(fā)明利用熱氧化制程形成所述氧化硅層220的目的在于使用熱氧化制程可以精確地控制所形成的氧化硅層的厚度，且在整個半導(dǎo)體基板100上的厚度均勻性極佳。此外，因為所述氧化硅層220是利用熱氧化制程所形成，因此所形成的氧化硅層220會深入所述渠溝180的底壁和側(cè)壁內(nèi)，如圖7所示。
接下來請參考圖8，利用非等向性蝕刻技術(shù)蝕刻所述氧化硅層220，將位于渠溝180底壁上的水平方向的氧化硅層220去除，以在所述渠溝180的側(cè)壁上形成第一間隙壁230。本發(fā)明的特征在于，所述第一間隙壁230之間的距離可以精確地控制，其原因是所述氧化硅層220是以熱氧化技術(shù)所形成，其厚度可以精確地控制，并且在整個半導(dǎo)體基板100上的厚度的均勻性極佳。
接下來進(jìn)行一道濕蝕刻制程，以NH4F和HF的混合溶液對所述半導(dǎo)體基板100進(jìn)行濕蝕刻，以去除半導(dǎo)體基板100表面上的晶格缺陷。其中所述NH4F和HF的混合溶液僅會蝕刻硅基板，對于其他各層不會有損害。
接下來請參考圖9，在所述渠溝180內(nèi)的底壁的半導(dǎo)體基板100上形成一層?xùn)艠O介電層300。所述柵極介電層300為一層氧化硅層或含氮的氧化硅層，利用熱氧化制程或化學(xué)氣相沉積法所形成。在本發(fā)明的一個實施例中，柵極介電層300的厚度為20埃或20埃以下。
接下來形成一層導(dǎo)電層320，其位于柵極介電層300和第二介電層160之上，厚度介于1000-3000埃之間，所述導(dǎo)電層320是一層摻有P型或N型雜質(zhì)的復(fù)晶硅層，由傳統(tǒng)的低壓化學(xué)沉積法或電漿增強式化學(xué)沉積法所形成，在本發(fā)明的一個實施例中，雜質(zhì)是在導(dǎo)電層320的沉積過程中，同步沉積而摻入導(dǎo)電層320中；在本發(fā)明的另一個實施例中，是先形成本微的(intrinsic)復(fù)晶硅層，再以離子布值技術(shù)將雜質(zhì)摻入導(dǎo)電層320中。
參閱圖10，利用平坦化技術(shù)將位于渠溝180外的導(dǎo)電層320除去，以形成柵極插塞320A，在本發(fā)明的一個實施例中，平坦化制程是化學(xué)機(jī)械研磨法；在本發(fā)明的另一個實施例中，平坦化制程是回蝕刻法。
參閱圖11，進(jìn)行選擇性蝕刻制程，將第二介電層160除去，在本發(fā)明的一個實施例中，是以濕蝕刻技術(shù)進(jìn)行，將半導(dǎo)體基板100浸入熱磷酸溶液中。
參閱圖12，先形成一層介電層，再以非等向性蝕刻技術(shù)進(jìn)行回蝕刻，在第一間隙壁220的側(cè)壁上形成第二間隙壁400。
最后，使用傳統(tǒng)的技術(shù)進(jìn)行一連串的沉積、微影和蝕刻，以形成源極/汲極區(qū)域的金屬接觸點420，完成本發(fā)明的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管。所述的金屬接觸點為金屬鎢、銅或銅鋁合金，其沉積方法包括化學(xué)氣相沉積法、濺鍍法、高密度感應(yīng)偶合電漿沉積法或高密度離子化金屬電漿沉積法。
上述為本發(fā)明的較佳實施例，并非限制本發(fā)明，凡作些微的改變與調(diào)整，仍將不脫離本發(fā)明的精神和保護(hù)范圍。
權(quán)利要求
1.一種具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于它包括如下步驟a、在一半導(dǎo)體基板上形成隔離區(qū)域；b、在所述半導(dǎo)體基板上形成源極/汲極區(qū)域；c、在所述半導(dǎo)體基板上陸續(xù)形成第一介電層和第二介電層；d、利用非等向性蝕刻技術(shù)在所述半導(dǎo)體基板上形成一溝渠；e、利用熱氧化技術(shù)形成一層氧化硅層；f、利用非等向性蝕刻技術(shù)在所述溝渠的側(cè)壁上形成第一間隙壁；g、在所述溝渠的底壁上形成一層?xùn)艠O介電層；h、形成所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極電極、汲極電極和嵌入式柵極的電極。
2.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述第一介電層和第二介電層具有蝕刻選擇性。
3.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述第二介電層的厚度介于1000埃至2000埃之間。
4.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述第二介電層是氮化硅層。
5.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述第二介電層是氮氧化硅層。
6.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述渠溝的寬度小于0.1微米。
7.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述柵極介電層的厚度小于20埃。
8.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于該步驟h形成所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極電極、汲極電極和嵌入式柵極的電極的方法包含有A、形成一導(dǎo)電層以填滿所述渠溝；B、將所述導(dǎo)電層中位于所述渠溝外的部分去除，以形成柵極插塞；C、將所述第二介電層去除；D、在所述柵極插塞的側(cè)壁上形成第二間隙壁；E、形成所述源極/汲極區(qū)域及所述柵極插塞的金屬接觸點。
9.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述導(dǎo)電層中位于所述渠溝外的部分是以化學(xué)機(jī)械研磨法去除。
10.如權(quán)利要求1所述的具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法，其特征在于所述形成第二間隙壁的方法是先沉積一層介電層，再利用非等向性蝕刻技術(shù)進(jìn)行回蝕刻。
全文摘要
一種具嵌入式柵極的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的形成方法,在一半導(dǎo)體基板上形成隔離區(qū)域及源極/汲極區(qū)域;在半導(dǎo)體基板上陸續(xù)形成第一介電層和第二介電層,利用非等向性蝕刻技術(shù)在半導(dǎo)體基板上形成一溝渠,以熱氧化技術(shù)形成一層氧化硅層,利用非等向性蝕刻技術(shù)在溝渠的側(cè)壁上形成第一間隙壁,在溝渠的底壁上形成一層?xùn)艠O介電層和柵極插塞,并形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極電極、汲極電極和嵌入式柵極的電極。
文檔編號H01L21/02GK1351370SQ0013030
公開日2002年5月29日 申請日期2000年10月30日 優(yōu)先權(quán)日2000年10月30日
發(fā)明者曾鴻輝 申請人:世界先進(jìn)積體電路股份有限公司