專利名稱：可防止溢膠的基板式半導體裝置封裝方法
技術領域：
本發(fā)明涉及一種半導體封裝技術，特別是一種可防止溢膠的基板式半導體裝置封裝方法，其可用以封裝一基板式半導體裝置，但不會使制出的封裝單元的露出表面上產(chǎn)生溢膠現(xiàn)象。
基板式半導體裝置為一種建構于基板(substrate)上的半導體裝置，亦即以基板為底材來安置其中的半導體晶片。于置晶程序完成之后，一般須再進行一封裝膠體制造過程(encapsulation process)，通過模鑄方法(molding)來形成一封裝膠體(molded compound，或稱encapsulation body)，用以包覆半導體芯片，由此而保護半導體芯片不會受到外部環(huán)境的濕氣或污染的影響而損壞。
然而已知的基板式半導體裝置封裝方法的一項問題在于封裝膠體制造過程中所采用的膠質(zhì)封裝材料，一般為環(huán)氧樹脂(epoxy resin)，易于溢流至封裝膠體以外的露出表面上，甚至而溢流至外露的電性連接墊上，使得所制成的封裝單元具有不佳的外觀，并使得外露的電性連接墊具有不佳的電性連接效果。以下即配合附圖的

圖1A至1C、圖2A至2B、圖3A至3B、及圖4A至4C，分別簡述四種不同型式的基板式半導體裝置的封裝過程中的溢膠問題。
圖1A至1C顯示一種已知單芯片焊線型基板式半導體裝置封裝方法。
請首先參閱圖1A，此種型式的半導體裝置的組成構件包括(a)一基板100，其具有一正面100a和一背面100b；(b)一半導體芯片110，其安置于基板100的正面100a上方；(c)一第一電性絕緣層121，其形成于基板100的正面100a上，用以作為一頂部焊墊罩幕(solder mask，S/M)；(d)一第二電性絕緣層122，其形成于基板100的背面100b上，用以作為一底部焊墊罩幕；以及(e)多個電性連接墊130，其設置于基板100的背面100b上，并通過第二電性絕緣層122而互相電性隔離。
上述的尚未封裝的半導體裝置采用一特制的模具組140來進行封裝膠體制造過程。此模具組140包含一下模具141和一上模具142；其中下模具141具有一平坦的上表面141a，而上模具142則具有一預定的模穴142a。
請參閱圖1B，接著即進行一封裝膠體制造過程，其中將圖1A所示的尚未封裝的半導體裝置安放于模具組140的一定位置上，亦即將底部的第二電性絕緣層122壓置于下模具141的平坦表面141a上，并將上模具142壓置于下模具141的上方，并使得半導體芯片110位于上模具142的模穴142a中。接著即可將一膠質(zhì)封裝材料，例如為環(huán)氧樹脂，經(jīng)由箭頭M所示的通道而注入至模穴142a之中，由此而形成一封裝膠體150，用以包覆半導體芯片110和基板100。
然而，由于第二電性絕緣層122與下模具141之間并無法達到氣密性的壓合，因此二者之間仍存在有一極狹小的縫隙(如圖1B中的S所指的處)，使得一少量的封裝材料會滲入至此縫隙S之中，亦即溢膠至第二電性絕緣層122的底部表面上。
請接著參閱圖1C，于封裝膠體制造過程完成之后，即可將完成封裝的半導體裝置自模具組140中取出。但由于上述的溢膠問題，因此會有一些殘留溢膠150a覆蓋于第二電性絕緣層122的底部表面上，甚至而覆蓋于電性連接墊130的露出表面上，使得所制成的封裝單元具有不佳的外觀，并同時使得電性連接墊130具有不佳的電性連接效果。
上述的溢膠問題的一種解決方法為于封裝膠體制造過程完成之后，接著即采用砂磨機或雷射裝置來進行一溢膠清除程序(de-flashprocess)，由此將殘留溢膠150a清除掉。
然而此種解決方法的缺點在于其易于損傷基板的底部表面，使得所制成的封裝單元仍具有不佳的外觀。已知堆迭雙芯片焊線型基板式半導體裝置封裝方法圖2A至2B為剖面結構示意圖，其中顯示一已知堆迭雙芯片焊線型基板式半導體裝置封裝方法；且此封裝方法亦存在有前述的溢膠問題。
如圖2A所示，此種型式的半導體裝置的組成構件包括(a)一基板200，其具有一正面200a和一背面200b；(b)二個半導體芯片211、212，其以堆迭方式安置于基板200的正面200a上；以及(c)一電性絕緣層220，其形成于基板200的背面200b上，用以作為一底部焊墊罩幕。
上述的尚未封裝的半導體裝置，采用與前述的圖1A所示者相同的模具組來進行一封裝膠體制造過程，因此于此將不對其作重復的說明。然而，由于此堆迭雙芯片焊線型的基板式半導體裝置的底部架構大致相似于前述的圖1A所示的單芯片焊線型半導體裝置，因此其亦存在有前述的溢膠問題。
如圖2B所示，封裝膠體制造過程完成之后，即可形成一封裝膠體250，用以包覆基板200和半導體芯片211、212。但由于上述的溢膠問題，底部的電性絕緣層220的露出表面的周圍邊緣上會存在一些殘留溢膠250a。
圖3A至3B為剖面結構示意圖，其中顯示一已知覆晶型(flip chip)半導體裝置封裝方法；且此封裝方法亦存在有前述的溢膠問題。
如圖3A所示，此種型式的半導體裝置的組成構件包括(a)一基板300，其具有一正面300a和一背面300b；(b)一半導體芯片310，其以一倒置的覆晶方式安置于基板300的正面300a上；以及(c)一電性絕緣層320，其形成于基板300的背面300b上，用以作為一底部焊墊罩幕。
上述的尚未封裝的半導體裝置，采用與前述的圖1A所示者相同的模具組來進行一封裝膠體制造過程，因此于此將不對其作重復的說明。然而，由于此覆晶型的底部架構大致相似于前述的圖1A所示的單芯片焊線型及圖2A所示的堆迭雙芯片焊線型，因此其亦有前述的溢膠問題。
如圖3B所示，封裝膠體制造過程完成之后，即可形成一封裝膠體350，用以包覆基板300和半導體芯片310。但由于上述的溢膠問題，底部的電性絕緣層320的露出表面的周圍邊緣上會存在一些殘留溢膠350a。
上述三種半導體裝置的溢膠現(xiàn)象均發(fā)生于其基板的下方。然而，此種溢膠現(xiàn)象亦可能發(fā)生某些半導體裝置的基板的上方，例如以下圖4A至4C所述的球柵陣列型半導體裝置。
圖4A至4C為剖面結構示意圖，其中顯示一已知球柵陣列型(BallGrid Array，BGA)半導體裝置封裝方法；且此封裝方法亦存在有前述的溢膠問題。
請首先參閱圖4A，此種型式的半導體裝置的組成構件包括(a)一基板400，其具有一正面400a和一背面400b；(b)一半導體芯片410，其安置于基板400的正面400a上；(c)一第一電性絕緣層421，其形成于基板400的正面400a上，用以作為一頂部焊墊罩幕；(d)一第二電性絕緣層422，其形成于基板400的背面400b上，用以作為一底部焊墊罩幕；以及(e)多個焊球墊(solder-ball pads)430，其形成于基板400的背面400b，并通過第二電性絕緣層422而互相電性隔離。
上述的尚未封裝的球柵陣列型半導體裝置采用一特制的模具組440來進行封裝膠體制造過程。此模具組440包含一下模具441和一上模具442；其中下模具441具有一平坦的上表面441a，而上模具442則具有一預定的模穴442a和一平坦的下表面442b。
請參閱圖4B，接著即進行一封裝膠體制造過程，其中將圖4A所示的尚未封裝的球柵陣列型半導體裝置安置于模具組440的一定位置上，使得基板400的背面400b上的第二電性絕緣層422置放于下模具441的平坦表面441a上，并使得半導體芯片410位于上模具442的模穴442a中。接著即可將一膠質(zhì)封裝材料，例如為環(huán)氧樹脂，經(jīng)由箭頭M所示的通道而注入至模穴442a之中，由此而形成一封裝膠體450，用以包覆半導體芯片410和基板400。
然而，由于第一電性絕緣層421與上模具442的下表面442b之間并無法達到氣密性的壓合，因此二者之間仍存在有一極狹小的縫隙(如圖4B中的S所指的處)，使得一少量的封裝材料會滲入至此縫隙S之中，亦即溢膠至第一電性絕緣層421的表面上。
請接著參閱圖4C，于封裝膠體制造過程完成之后，即可將完成封裝的球柵陣列型半導體裝置自模具組440中取出。但由于上述的溢膠問題，因此會有一些殘留溢膠450a覆蓋于第一電性絕緣層421的表面上，使得所制成的封裝單元具有不佳的外觀。
相關的專利技術例如包括美國專利第6,040,622號。此專利技術描述了一種多媒體電路卡(multi-media card，MMC)所用的基板式半導體裝置的封裝方法。然而此專利技術的缺點在于其中的封裝膠體制造過程仍會產(chǎn)生前述的溢膠現(xiàn)象。
鑒于以上所述已知技術的缺點，本發(fā)明的主要目的在于提供一種基板式半導體裝置封裝方法，其可防止前述的溢膠現(xiàn)象，以使得制成的封裝單元具有干凈的外觀。
本發(fā)明的另一目的在于提供一種基板式半導體裝置封裝方法，其可防止前述的溢膠現(xiàn)象，以使得外露的電性連接墊不會受殘留溢膠所覆蓋而影響其電性連接效果。根據(jù)以上所述的目的，本發(fā)明即提供了一種新穎的基板式半導體裝置封裝方法。
一種基板式半導體裝置封裝方法，其適用于封裝一基板式半導體裝置；該基板式半導體裝置包括一基板、至少一半導體芯片安置于該基板、以及至少一電性絕緣層形成于該基板的一表面上；此基板式半導體裝置封裝方法包含以下步驟
(1)預制一模具組，其具有一預定的模穴；(2)形成一延伸的空洞部分于該電性絕緣層中的一特定位置上；該特定位置為該基板式半導體裝置于固定于該模具組中的一定位置時，該電性絕緣層、該模具組的實體部分、與該模具組的模穴三者之間的交會的處；且該空洞部分具有一預定的高度和寬度；(3)將該基板式半導體裝置固定于該模具組的模穴中；其中該空洞部分便于該基板與該模具組的實體部分之間作用為一狹窄化的流體通道；以及(4)將一膠質(zhì)封裝材料注入至該模具組的模穴之中，藉以形成一封裝膠體，用以包覆該基板式半導體裝置；其中該膠質(zhì)封裝材料于流入至該空洞部分所定義的狹窄化流體通道時，其流速將受到減緩而不易溢流至該電性絕緣層與該模具組之間的壓合間隙之中，因此而防止溢膠現(xiàn)象。
一種基板式半導體裝置封裝方法，其適用于封裝一基板式半導體裝置；該基板式半導體裝置包括一基板、至少一半導體芯片安置于該基板的頂部表面上、以及一電性絕緣層形成于該基板的底部表面上；此基板式半導體裝置封裝方法包含以下步驟(1)預制一模具組，其具有一預定的模穴；(2)形成一延伸的階梯狀空洞部分于該電性絕緣層的周圍邊緣上；且該階梯狀空洞部分具有一預定的高度和寬度；(3)將該基板式半導體裝置固定于該模具組的模穴中；其中該階梯狀空洞部分便于該基板與該模具組之間作用為一狹窄化的流體通道；以及(4)將一膠質(zhì)封裝材料注入至該模具組的模穴之中，藉以形成一封裝膠體，用以包覆該基板式半導體裝置；其中該膠質(zhì)封裝材料于流入至該階梯狀空洞部分所定義的狹窄化流體通道時，其流速將受到減緩而不易溢流至該電性絕緣層與該模具組二者之間的壓合間隙之中，因此而防止溢膠現(xiàn)象。
一種基板式半導體裝置封裝方法，其適用于封裝一基板式半導體裝置；該基板式半導體裝置包括一基板、至少一電性絕緣層形成于該基板的頂部表面上、以及至少一半導體芯片安置于該電性絕緣層上；此基板式半導體裝置封裝方法包含以下步驟(1)預制一模具組，其具有一預定的模穴；(2)形成一延伸的溝槽狀空洞部分于該電性絕緣層中的一特定位置上；該特定位置為該基板式半導體裝置于固定于該模具組中的一定位置時，該電性絕緣層、該模具組的實體部分、與該模具組的模穴三者之間的交會的處；且該溝槽狀空洞部分具有一預定的高度和寬度；(3)將該基板式半導體裝置固定于該模具組的模穴中；其中該溝槽狀空洞部分便于該基板與該模具組的實體部分之間作用為一狹窄化的流體通道；以及(4)將一膠質(zhì)封裝材料注入至該模具組的模穴之中，藉以形成一封裝膠體，用以包覆該基板式半導體裝置；其中該膠質(zhì)封裝材料于流入至該溝槽狀空洞部分所定義的狹窄化流體通道時，其流速將受到減緩而不易溢流至該電性絕緣層與該模具組二者之間的壓合間隙之中，因此而防止溢膠現(xiàn)象。
本發(fā)明的基板式半導體裝置封裝方法的特點在于形成一延伸的空洞部分于基板表面上的電性絕緣層中的一特定位置上；該特定位置即為該基板式半導體裝置固定于模具中的一定位置時，其中的電性絕緣層、模具的實體部分、與模具的模穴三者之間的交會的處。
于封裝膠體制造過程中，由于此空洞部分即相當于一狹窄化的流體通道，使得流入至此空洞部分的膠質(zhì)封裝材料可更快速地吸收模具中的熱量，而使得其黏度變大而減緩其流速；因此使得膠質(zhì)封裝材料不易進而溢流入電性絕緣層與模具之間的壓合間隙之中，亦即不易于電性絕緣層的露出表面上產(chǎn)生溢膠現(xiàn)象。
本發(fā)明的實質(zhì)技術內(nèi)容及其實施例已用圖解方式詳細描述繪制于本說明書附圖之中。這些圖式的內(nèi)容簡述如下圖1A至1C(已知技術)為剖面結構示意圖，其中顯示一已知的單芯片焊線型基板式半導體裝置封裝方法；圖2A至2B(已知技術)為剖面結構示意圖，其中顯示一已知的堆迭雙芯片焊線型基板式半導體裝置封裝方法；圖3A至3B(已知技術)為剖面結構示意圖，其中顯示一已知的覆晶型半導體裝置封裝方法；圖4A至4C(已知技術)為剖面結構示意圖，其中顯示一已知的球柵陣列型半導體裝置封裝方法；圖5A至5C為剖面結構示意圖，其中顯示本發(fā)明的基板式半導體裝置封裝方法的第一實施例；圖6A至6B為剖面結構示意圖，其中顯示本發(fā)明的基板式半導體裝置封裝方法的第二實施例；圖7A至7B為剖面結構示意圖，其中顯示本發(fā)明的基板式半導體裝置封裝方法的第三實施例；圖8A至8C為剖面結構示意圖，其中顯示本發(fā)明的基板式半導體裝置封裝方法的第四實施例。
附圖標號說明100 基板 100a基板100的頂部表面100b 基板100的底部表面110半導體芯片121 第一電性絕緣層(焊墊罩幕)122 第二電性絕緣層(焊墊罩幕)122a 階梯狀空洞部分 130電性連接墊140 模具組141下模具141a 下模具141的上表面142上模具142a 模穴 150封裝膠體150a 殘留溢膠 200基板200a 基板200的頂部表面200b基板200的底部表面211 第一半導體芯片 212第二半導體芯片220 電性絕緣層(焊墊罩幕) 220a階梯狀空洞部分250 封裝膠體 250a殘留溢膠300 基板 300a基板300的頂部表面300b 基板300的底部表面310 半導體芯片320 電性絕緣層(焊墊罩幕) 320a階梯狀空洞部分350 封裝膠體 350a殘留溢膠
400 基板 400a 基板400的頂部表面400b 基板400的底部表面 410 半導體芯片421 第一電性絕緣層(焊墊罩幕)421a 溝槽狀空洞部分422 第二電性絕緣層(焊墊罩幕)430 焊球墊440模具組441 下模具 441a 下模具441的上表面442 上模具 442a 模穴442b 上模具442的下表面 450 封裝膠體450a 殘留溢膠以下即配合附圖的圖5A至5C、圖6A至6B、圖7A至7B、和圖8A至8C，分別詳細描述說明本發(fā)明應用于封裝各種不同型式的基板式半導體裝置的實施例。
第一實施例(圖5A至5C)以下即配合附圖的圖5A至5C，詳細描述說明本發(fā)明的第一實施例。此實施例也是應用于封裝一單晶片焊線型的基板式半導體裝置，但可防止圖1A至1C所示的已知技術中的溢膠問題。圖5A至5C與圖1A至1C中，相同的構件標示以相同的標號。
請首先參閱圖5A，此單芯片焊線型的基板式半導體裝置的組成構件包括(a)一基板100，其具有一正面100a和一背面100b；(b)一半導體芯片110，其安置于基板100的正面100a上方；(c)一第一電性絕緣層121，其形成于基板100的正面100a上，用以作為一頂部焊墊罩幕(solder mask，S/M)；(d)一第二電性絕緣層122，其形成于基板100的背面100b上，用以作為一底部焊墊罩幕；以及(e)多個電性連接墊130，其設置于基板100的背面100b上，并通過第二電性絕緣層122而互相電性隔離。
本發(fā)明的關鍵技術要點即在于形成一階梯狀空洞部分122a于底部的第二電性絕緣層122的周圍邊緣上，且使得此階梯狀空洞部分122a具有一預定的高度H和寬度W?；旧?，此階梯狀空洞部分122a的高度H須大致為介于0.01mm與0.05mm之間，最佳為0.03mm，且寬度W須大致為介于0.4mm與1.2mm之間，但最佳為0.6mm。
上述的尚未封裝的半導體裝置采用一特制的模具組140來進行封裝膠體制造過程。此模具組140包含一下模具141和一上模具142；其中下模具141具有一平坦的上表面141a，而上模具142則具有一預定的模穴142a。請參閱圖5B，接著即進行一封裝膠體制造過程，其中將圖5A所示的尚未封裝的半導體裝置安放于模具組140的一定位置上，亦即將底部的第二電性絕緣層122置放于下模具141的平坦表面141a上，并將上模具142壓置于下模具141的上方，并使得半導體芯片110位于上模具142的模穴142a中。接著即可將一膠質(zhì)封裝材料，例如為環(huán)氧樹脂，經(jīng)由箭頭M所指的通道而注入至模穴142a之中，由此而形成一封裝膠體150，用以包覆半導體芯片110和基板100。
于上述的封裝膠體制造過程中，由于階梯狀空洞部分122a即相當于一狹窄化的流體通道，使得流入至此階梯狀空洞部分122a的膠質(zhì)封裝材料可更快速地吸收下模具141中的熱量，而使得其黏度變大而減緩其流速；因此使得膠質(zhì)封裝材料不易進而溢流入第二電性絕緣層122與下模具141之間的壓合間隙之中，亦即不易于第二電性絕緣層122和電性連接墊130上產(chǎn)生溢膠現(xiàn)象。
請接著參閱圖5C，于封裝膠體制造過程完成之后，即可將完成封裝的半導體裝置自模具組140中取出。相比于圖1A至1C所示的已知技術，本發(fā)明可使得底部的第二電性絕緣層122和電性連接墊130上不會存在有殘留溢膠；因此可使得所制成的封裝單元具有干凈的外觀，并同時使得電性連接墊130可確保其電性連接效果。
以下即配合附圖的圖6A至6B，詳細描述說明本發(fā)明的第二實施例。此實施例也是應用于封裝一堆迭雙芯片焊線型的基板式半導體裝置，但可防止圖2A至2B所示的已知技術中的溢膠問題。圖6A至6B與圖2A至2B中，相同的構件標示以相同的標號。
如圖6A所示，此堆迭雙芯片焊線型基板式半導體裝置的組成構件包括(a)一基板200，其具有一正面200a和一背面200b；(b)二個半導體芯片211、212，其以堆迭方式安置于基板200的正面200a上；以及(c)一電性絕緣層220，其形成于基板200的背面200b上，用以作為一底部焊墊罩幕。
本發(fā)明的關鍵技術要點即在于形成一階梯狀空洞部分220a于底部的電性絕緣層220的周圍邊緣上；且此階梯狀空洞部分220a具有一預定的高度H和寬度W?；旧?，此階梯狀空洞部分220a的高度H須大致為介于0.01mm與0.05mm之間，最佳為0.03mm，且寬度W須大致為介于0.4mm與1.2mm之間，但最佳為0.6mm。
上述的尚未封裝的半導體裝置，采用與圖5A至5C所示的實施例相同的模具組來進行一封裝膠體制造過程，因此于此將不對其作重復的說明。于此封裝膠體制造過程中，階梯狀空洞部分220a即相當于一狹窄化的流體通道；因此亦可達到與第一實施例相同的防溢膠效果。
如圖6B所示，封裝膠體制造過程完成之后，即可形成一封裝膠體250，用以包覆基板200和半導體芯片211、212。但相比于圖2A至2B所示的已知技術，本發(fā)明可使得底部的電性絕緣層220的露出表面上不會存在有溢膠現(xiàn)象。
以下即配合附圖的圖7A至7B，詳細描述說明本發(fā)明的第三實施例。此實施例也是應用于封裝一覆晶型半導體裝置，但可防止圖3A至3B所示的已知技術中的溢膠問題。圖7A至7B與圖3A至3B中，相同的構件標示以相同的標號。
如圖7A所示，此覆晶型半導體裝置的組成構件包括(a)一基板300，其具有一正面300a和一背面300b；(b)一半導體芯片310，其以一倒置的覆晶方式安置于基板300的正面300a上；以及(c)一電性絕緣層320，其形成于基板300的背面300b上，用以作為一底部焊墊罩幕。
本發(fā)明的關鍵技術要點即在于形成一階梯狀空洞部分320a于底部的電性絕緣層320的周圍邊緣上；且此階梯狀空洞部分320a具有一預定的高度H和寬度W?；旧?，此階梯狀空洞部分320a的高度H須大致為介于0.01mm與0.05mm之間，最佳為0.03mm，且寬度W須大致為介于0.4mm與1.2mm之間，但最佳為0.6mm。
上述的尚未封裝的半導體裝置，采用與圖5A至5C所示的實施例相同的模具組來進行一封裝膠體制造過程，因此于此將不對其作重復的說明。于此封裝膠體制造過程中，階梯狀空洞部分320a即相當于一狹窄化的流體通道；因此亦可達到與第一實施例相同的防溢膠效果。
如圖7B所示，封裝膠體制造過程完成之后，即可形成一封裝膠體350，用以包覆基板300和半導體芯片310。但相比于圖3A至3B所示的已知技術，本發(fā)明可使得底部的電性絕緣層320的露出表面上不會存在有溢膠現(xiàn)象。
以下即配合附圖的圖8A至8C，詳細描述說明本發(fā)明的第四實施例。此實施例也是應用于封裝一球柵陣列型半導體裝置，但可防止圖4A至4C所示的已知技術中的溢膠問題。于圖8A至8C與圖4A至4C中，相同的構件標示以相同的標號。
請首先參閱圖8A，此球柵陣列型半導體裝置的組成構件包括(a)一基板400，其具有一正面400a和一背面400b；(b)一半導體芯片410，其安置于基板400的正面400a上；(c)一第一電性絕緣層421，其形成于基板400的正面400a上，用以作為一頂部焊墊罩幕；(d)一第二電性絕緣層422，其形成于基板400的背面400b上，用以作為一底部焊墊罩幕；以及(e)多個焊球墊(solder-ball pads)430，其形成于基板400的背面400b，并通過第二電性絕緣層422而互相電性隔離。
上述的尚未封裝的球柵陣列型半導體裝置采用一特制的模具組440來進行封裝膠體制造過程。此模具組440包含一下模具441和一上模具442；其中下模具441具有一平坦的上表面441a，而上模具442則具有一預定的模穴442a和一平坦的下表面442b。
本發(fā)明的關鍵技術要點即在于形成一溝槽狀空洞部分421a于第一電性絕緣層421中的一特定位置上；此特定位置亦即為將尚未封裝的半導體裝置固定于模具組440中的一定位置上時，第一電性絕緣層421、上模具442的下表面442b、與上模具442的模穴442a三者之間的交會的處。此溝槽狀空洞部分421a具有一預定的高度H和寬度W?；旧?，此溝槽狀空洞部分421a的高度H須大致為介于0.01mm與0.05mm之間，最佳為0.03mm，且寬度W須大致為介于0.4mm與1.2mm之間，但最佳為0.6mm。
請接著參閱圖8B，接著即進行一封裝膠體制造過程，其中將圖8A所示的尚未封裝的半導體裝置固定于模具組440的一定位置上，使得上模具442的下表面442b壓置于第二電性絕緣層422上，并使得半導體芯片410置于上模具442的模穴442a中。接著即可將一膠質(zhì)封裝材料，例如為環(huán)氧樹脂，經(jīng)由箭頭M所指的通道而注入至模穴442a之中，由此而形成一封裝膠體450，用以包覆半導體芯片410和基板400。
在上述的封裝膠體制造過程中，溝槽狀空洞部分421a即相當于一狹窄化的流體通道，使得流入至此溝槽狀空洞部分421a的膠質(zhì)封裝材料可更快速地吸收上模具442中的熱量，而使得其黏度變大而減緩其流速；因此使得注入的膠質(zhì)封裝材料不易進而溢流入第一電性絕緣層421與上模具442的下表面442b之間的壓合間隙之中，亦即不易于第一電性絕緣層421的露出表面上產(chǎn)生溢膠現(xiàn)象。
請接著參閱圖8C，于封裝膠體制造過程完成之后，即可將完成封裝的半導體裝置自模具組440中取出。相比于圖4A至4C所示的已知技術，本發(fā)明可使得基板頂部的第一電性絕緣層421的露出表面上不會存在有殘留溢膠；因此可使得所制成的封裝單元具有干凈的外觀。
在前面的數(shù)個實施例中，本發(fā)明系分別應用于四種不同型式的基板式半導體裝置。廣義而言，本發(fā)明所適用的半導體裝置為包括一基板、至少一半導體芯片安置于該基板、以及至少一電性絕緣層形成于該基板的一表面上(可為頂部表面或底部表面)，藉以防止該電性絕緣層上存在溢膠現(xiàn)象。
本發(fā)明的特點在于形成一延伸的空洞部分于基板表面上的電性絕緣層中的一特定位置上；該特定位置即為該基板式半導體裝置固定于模具中的一定位置時，其中的電性絕緣層、模具的實體部分、與模具的模穴三者之間的交會的處。于封裝膠體制造過程中，由于此空洞部分即相當于一狹窄化的流體通道，使得流入至此空洞部分的膠質(zhì)封裝材料可更快速地吸收模具中的熱量，而使得其黏度變大而減緩其流速；因此使得膠質(zhì)封裝材料不易進而溢流入電性絕緣層與模具之間的壓合間隙之中，亦即不易于電性絕緣層的露出表面上產(chǎn)生溢膠現(xiàn)象。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的實質(zhì)技術內(nèi)容的范圍。本發(fā)明的實質(zhì)技術內(nèi)容系廣義地定義所述的權利要求中。任何他人所完成的技術實體或方法，若是與所述的所定義者為完全相同、或是為一種等效的變更，均將被視為涵蓋于此權利要求范圍之中。
權利要求
1.一種基板式半導體裝置封裝方法，其適用于封裝一基板式半導體裝置；該基板式半導體裝置包括一基板、至少一半導體芯片安置于該基板、以及至少一電性絕緣層形成于該基板的一表面上；此基板式半導體裝置封裝方法包含以下步驟(1)預制一模具組，其具有一預定的模穴；(2)形成一延伸的空洞部分于該電性絕緣層中的一特定位置上；該特定位置為該基板式半導體裝置于固定于該模具組中的一定位置時，該電性絕緣層、該模具組的實體部分、與該模具組的模穴三者之間的交會的處；且該空洞部分具有一預定的高度和寬度；(3)將該基板式半導體裝置固定于該模具組的模穴中；其中該空洞部分便于該基板與該模具組的實體部分之間作用為一狹窄化的流體通道；以及(4)將一膠質(zhì)封裝材料注入至該模具組的模穴之中，藉以形成一封裝膠體，用以包覆該基板式半導體裝置；其中該膠質(zhì)封裝材料于流入至該空洞部分所定義的狹窄化流體通道時，其流速將受到減緩而不易溢流至該電性絕緣層與該模具組之間的壓合間隙之中，因此而防止溢膠現(xiàn)象。
2.如權利要求1所述的基板式半導體裝置封裝方法，其中于步驟(2)中，該電性絕緣層中的空洞部分的高度介于0.01mm與0.05mm之間，而寬度則為介于0.4mm與1.2mm之間。
3.如權利要求2所述的基板式半導體裝置封裝方法，其中該電性絕緣層中的空洞部分的高度為0.03mm，寬度為0.6mm。
4.如權利要求1所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一單芯片焊線型。
5.如權利要求1所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一堆迭雙芯片焊線型。
6.如權利要求1所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一覆晶型。
7.如權利要求1所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一球柵陣列型。
8.一種基板式半導體裝置封裝方法，其適用于封裝一基板式半導體裝置；該基板式半導體裝置包括一基板、至少一半導體芯片安置于該基板的頂部表面上、以及一電性絕緣層形成于該基板的底部表面上；此基板式半導體裝置封裝方法包含以下步驟(1)預制一模具組，其具有一預定的模穴；(2)形成一延伸的階梯狀空洞部分于該電性絕緣層的周圍邊緣上；且該階梯狀空洞部分具有一預定的高度和寬度；(3)將該基板式半導體裝置固定于該模具組的模穴中；其中該階梯狀空洞部分便于該基板與該模具組之間作用為一狹窄化的流體通道；以及(4)將一膠質(zhì)封裝材料注入至該模具組的模穴之中，藉以形成一封裝膠體，用以包覆該基板式半導體裝置；其中該膠質(zhì)封裝材料于流入至該階梯狀空洞部分所定義的狹窄化流體通道時，其流速將受到減緩而不易溢流至該電性絕緣層與該模具組二者之間的壓合間隙之中，因此而防止溢膠現(xiàn)象。
9.如權利要求8所述的基板式半導體裝置封裝方法，其中于步驟(2)中，該階梯狀空洞部分的高度介于0.01mm與0.05mm之間，而寬度則為介于0.4mm與1.2mm之間。
10.如權利要求9所述的基板式半導體裝置封裝方法，其中該階梯狀空洞部分的高度為0.03mm，寬度為0.6mm。
11.如權利要求8所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一單芯片焊線型。
12.如權利要求8所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一堆迭雙芯片焊線型。
13.如權利要求8所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一覆晶型。
14.一種基板式半導體裝置封裝方法，其適用于封裝一基板式半導體裝置；該基板式半導體裝置包括一基板、至少一電性絕緣層形成于該基板的頂部表面上、以及至少一半導體芯片安置于該電性絕緣層上；此基板式半導體裝置封裝方法包含以下步驟(1)預制一模具組，其具有一預定的模穴；(2)形成一延伸的溝槽狀空洞部分于該電性絕緣層中的一特定位置上；該特定位置為該基板式半導體裝置于固定于該模具組中的一定位置時，該電性絕緣層、該模具組的實體部分、與該模具組的模穴三者之間的交會的處；且該溝槽狀空洞部分具有一預定的高度和寬度；(3)將該基板式半導體裝置固定于該模具組的模穴中；其中該溝槽狀空洞部分便于該基板與該模具組的實體部分之間作用為一狹窄化的流體通道；以及(4)將一膠質(zhì)封裝材料注入至該模具組的模穴之中，藉以形成一封裝膠體，用以包覆該基板式半導體裝置；其中該膠質(zhì)封裝材料于流入至該溝槽狀空洞部分所定義的狹窄化流體通道時，其流速將受到減緩而不易溢流至該電性絕緣層與該模具組二者之間的壓合間隙之中，因此而防止溢膠現(xiàn)象。
15.如權利要求14所述的基板式半導體裝置封裝方法，其中于步驟(2)中，該溝槽狀空洞部分的高度介于0.01mm與0.05mm之間，而寬度則為介于0.4mm與1.2mm之間。
16.如權利要求15所述的基板式半導體裝置封裝方法，其中該溝槽狀空洞部分的高度為0.03mm，寬度為0.6mm。
17.如權利要求14所述的基板式半導體裝置封裝方法，其中該基板式半導體裝置為一球柵陣列型。
全文摘要
一種可防止溢膠的基板式半導體裝置封裝方法,其特征在于形成一延伸的空洞部分于基板表面上的電性絕緣層中的一特定位置上;該特定位置即為該基板式半導體裝置固定于模具中的一定位置時,其中的電性絕緣層、模具的實體部分、與模具的模穴三者之間的交會的處。于封裝膠體制造過程中,使得流入至此空洞部分的膠質(zhì)封裝材料可更快速地吸收模具中的熱量,而使得其黏度變大而減緩其流速;因此使得膠質(zhì)封裝材料不易進而溢流入電性絕緣層與模具之間的壓合間隙之中而產(chǎn)生溢膠現(xiàn)象。
文檔編號H01L21/02GK1357910SQ0013454
公開日2002年7月10日 申請日期2000年12月11日 優(yōu)先權日2000年12月11日
發(fā)明者黃建屏 申請人:矽品精密工業(yè)股份有限公司