專利名稱：掩?？膳渲玫闹悄芄β孰娐罚瓚?yīng)用和g s－nmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種應(yīng)用基于在適合于實現(xiàn)功率控制塊所需的一般功能的矩陣結(jié)構(gòu)中的專用的NMOS型單元的陣列在智能功率設(shè)計中的重要改進。這種技術(shù)能夠?qū)崿F(xiàn)較低成本的半定制設(shè)計和一種新穎的IC構(gòu)造策略，這種新穎的IC構(gòu)造策略旨在實現(xiàn)數(shù)字集成電路而應(yīng)用標準的CMOS技術(shù)且不需任何附加的處理步驟來容易地在工業(yè)上實現(xiàn)智能功率。相同的技術(shù)還可以應(yīng)用到復(fù)雜的智能功率技術(shù)中以快速地進行原型開發(fā)。
智能功率的發(fā)展促進了新技術(shù)的進步，這種智能功率的性能取決于功率器件的可用性和正確的特性以及所要求的數(shù)字和模擬庫。這就要求擁有復(fù)雜且昂貴的工藝過程。這些復(fù)雜的工藝過程生產(chǎn)各種類型的半導(dǎo)體器件，比如N-MOS、P-MOS、HV-NMOS(高壓NMOS)、HV-PMOS(高壓PMOS)場效應(yīng)晶體管；NPN、PNP、HV-PNP、HV-NPN雙極面結(jié)型晶體管-BJT、齊納和整流二極管、IGBT以及MOS可控硅元件等類似的元件。
世界范圍內(nèi)都在作出巨大的努力以尋找一種能夠與CMOS技術(shù)相適應(yīng)的方案。
然而，在應(yīng)用專用型單元以實現(xiàn)在應(yīng)用標準的CMOS完全兼容的器件的智能功率IC中的功率控制塊所要求的功能的方面，在這些方法中還沒有一種方法取得了成功。
本申請人選擇不同的方法來評價應(yīng)用低成本亞微米的標準CMOS技術(shù)的生命力，這種CMOS技術(shù)應(yīng)用一種多晶硅層、N阱和雙金屬化層，其目的是實現(xiàn)高速高集成密度且低電壓(5V)的定制的數(shù)字電路，以獲得一種很低成本的智能功率IC，應(yīng)用基于側(cè)向NMOS的最佳開關(guān)單元和高壓側(cè)和低壓側(cè)開關(guān)結(jié)構(gòu)的改進結(jié)構(gòu)。
下面所列的清單包括申請人所知的所有的參考文獻，它們中的一些涉及本申請的主題，也可以認為是本發(fā)明的發(fā)明背景。
參考文獻美國專利文獻Richard Williams等的5,386,136(1995年1月)“Lightly-Doped Drain MOSFET with Improved BreakdownCharacteristics”其它公開文獻H.Ballan和M.Declercq的“High Voltage Devices and Circuits inStandard CMOS Technologies”，由Kluwer Academic出版，Dordrecht,The Netherlands,1999。
B.J.BaIiga的“An Overview of Smart Power Technology”,IEEE會報的電子器件，Vol.38,n.7,pp.1568-1575,1991年7月。
W.Priby的“Integrated Smart Power Circuits Technology,Designand Application”，在第22屆歐洲固態(tài)電路會議論文集中，ESSCIRC′96,Neuchatel,Switzerland,17-19,1996年9月。
A.B.Murati,F.Bertotti和G.A.Vignola(Eds.)的“Smart PowerICs-Technologies and Applications”,Springer,Berlin,1996。
“Smart Power Markets and Applications”，電子發(fā)展方向出版物，1996。
A.G.M.Dolny,O.H.Schade,B.Goldsmith，和L.A.Goodman的“Enhanced CMOS for analog-digital power IC applications,”IEEE會報的電子器件，vol.ED-33,pp.1985-1991,1986。
B.Z.Parpia,C.A.T.Salama和R.A.Hadawa的“Modelling andcharacterization of CMOS-compatible high-voltage devicestructures”,IEEE會報的電子器件，vol.ED-34,pp.2335-2343,1987。
C.T.Efland,T.Kealler,S.Keller和J.Rodriguez的“Optimisedcomplementary 40V power LDMOS-FETs using existing fabricationsteps in submicron CMOS technology”,in IEDM的技術(shù)摘要，pp.399-402,1994。
S.Finco,F.H.Behrens,M.I.Castro Simas的“A Smart Power ICfor DC-DC Power Regulation”，在IEEE工業(yè)應(yīng)用協(xié)會第27次年會論文集中，LAS′92,PP.1204-1211,Houston,Teas,U.S.A1992年10月。
M.I.Castro Simas,J.Costa Freire,S.Finco,F.H.Behrens的“Modeling and Characterization of LDD and LDSD NMOSTransistors”，在IEEE工業(yè)應(yīng)用協(xié)會第28次年會論文集中，LAS′93,pp.1183-1189,Toronto,Ontario,Canada,1993年10月。
為評價智能功率快速原型設(shè)計的生命力，選擇一種低成本亞微米的標準CMOS技術(shù)，該CMOS技術(shù)應(yīng)用一種多晶硅層、N阱和雙金屬化層，其目的是實現(xiàn)高速高集成密度的低電壓(5V)的定制的數(shù)字電路，以獲得很低成本的智能功率IC，應(yīng)用基于側(cè)向NMOS的最佳的開關(guān)單元和高壓側(cè)和低壓側(cè)開關(guān)結(jié)構(gòu)的改進結(jié)構(gòu)(即，GSLDD/GSLDSD-NMOS)。還可以應(yīng)用相同的適當連接的功率器件即GSLDSD、LDSD或其它的浮動型晶體管連同集成或沒有集成在相同的單片電路上的無源元件以形成陣列，這些陣列可以連接在矩陣結(jié)構(gòu)中，根據(jù)所需的功能通過常規(guī)的金屬掩模容易對這些矩陣結(jié)構(gòu)進行編程。
此外，通過設(shè)計開發(fā)適當?shù)碾娐芬詧?zhí)行驅(qū)動并保護這些器件所需的功能和依據(jù)特定的功率調(diào)整或放大布局感測并控制，已經(jīng)表明可以構(gòu)造新的塊，所有這些塊都集成在一專用NMOS型單元上，這種單元型主要是一種浮動型晶體管，這種浮動晶體管可以是GSLDSD或LDSD或另一種高通晶體管比如LDMOS。應(yīng)用CMOS標準技術(shù)來證明這種方法的生命力。應(yīng)用基于可編程的NMOS結(jié)構(gòu)的矩陣實現(xiàn)其目的在于有效的驅(qū)動的功率器件和驅(qū)動電路塊比如NMOS電平移動器和電壓基準、NMOS整流器、基于NMOS的電荷泵、基于NMOS的自舉電路以及NMOS電流發(fā)生器，并且僅應(yīng)用頂部的金屬掩模以實現(xiàn)所需的連接。
連接在矩陣結(jié)構(gòu)的特定結(jié)構(gòu)中并屬于已有的成熟的CMOS技術(shù)的最優(yōu)的NMOS器件能夠以較低的成本實現(xiàn)可靠的解決方案。此外，還可以使用已有的電子設(shè)計自動化(EDA)工具，并利用自動布局和確定路徑、系統(tǒng)和電路模擬器、標準單元庫等使得可以以較高概率的無差錯地執(zhí)行的較短的設(shè)計周期。
因此，這種方法表明非常適合于智能功率半定制設(shè)計，由此應(yīng)用標準的CMOS技術(shù)來進行智能功率的快速原型設(shè)計而不需要任何附加的處理步驟。此外，當需要定制IC時，本原理還可以應(yīng)用到專用的技術(shù)中以獲得較低的批量生產(chǎn)成本和較短的生產(chǎn)周期的非定制的方案。
本發(fā)明涉及一種用于智能功率半定制設(shè)計的新穎策略，由此應(yīng)用獨特的單元型作為在矩陣結(jié)構(gòu)中的基本陣列來進行快速原型開發(fā)，通常依據(jù)所需的功能設(shè)計矩陣結(jié)構(gòu)以便容易僅應(yīng)用頂部的金屬掩模來進行編程，由此實現(xiàn)所有的所需的布局以實現(xiàn)如下的功能連通、驅(qū)動、保護、放大、感測以及控制，并能夠處理高壓信號以及具有微處理器、故障檢測和過程監(jiān)測的接口。
因此，實現(xiàn)了基于NMOS結(jié)構(gòu)的電路，設(shè)計該電路的布局以便這些電路能夠通過應(yīng)用在基本單元陣列之中和之間所建立的適合的互連來實現(xiàn)，通過頂部金屬層可以配置這些基本單元陣列，這些電路具有進行智能功率快速原型開發(fā)的獨特的性能不僅應(yīng)用CMOS技術(shù)而且可以采用功率集成專門技術(shù)。
智能功率快速原型開發(fā)可以直接應(yīng)用在較低和中等的功率應(yīng)用場合，即用于汽車、機器人、便攜式電信以及醫(yī)療設(shè)備工業(yè)，這些應(yīng)用領(lǐng)域都是要求較高級別的可靠性和緊密性的領(lǐng)域。
本發(fā)明涉及一種通過簡單應(yīng)用NMOS結(jié)構(gòu)在單片智能功率系統(tǒng)中實現(xiàn)開關(guān)、驅(qū)動、控制、放大、感測以及保護功能的電路設(shè)計和實施基于NMOS結(jié)構(gòu)提供可編程矩陣結(jié)構(gòu)的單元庫，以通過常規(guī)的金屬層互相連接來實現(xiàn)功率轉(zhuǎn)換和功率放大所需的功能；提供電路布局，這種電路布局實現(xiàn)所需的功能并處理高電壓，以控制、驅(qū)動、感測和保護專門采用NMOS結(jié)構(gòu)的器件；
使LDSD和LDD NMOS晶體管最優(yōu)化，通過利用最優(yōu)化的NMOS器件(GSLDD和GSLDSD)應(yīng)用標準的CMOS技術(shù)將擊穿電壓增加到50V，因此能夠?qū)㈦妷悍秶由斓匠Ｒ?guī)技術(shù)所能夠識別的極限之上；實質(zhì)性地降低小批量的生產(chǎn)成本；縮短整個生產(chǎn)周期但不降低可靠性；以及實現(xiàn)功能塊的再利用。
在此所提出的本發(fā)明包含基本單元的陣列和矩陣這些陣列和矩陣應(yīng)用執(zhí)行通常所要求的功率控制、放大、轉(zhuǎn)換以及開關(guān)的功能的NMOS結(jié)構(gòu)；以及在切斷狀態(tài)耐壓性能最優(yōu)的NMOS器件(即，GSLDD/GSDSD NMOS晶體管)。
本發(fā)明的優(yōu)點如下·通過簡單地利用應(yīng)用在漏極端子和源極端子的結(jié)構(gòu)中的輕微摻雜擴散的NMOS結(jié)構(gòu)，使得能夠應(yīng)用比通常用于產(chǎn)生高電壓的功率器件和實施功率控制功能更簡單的標準技術(shù)；·允許應(yīng)用半導(dǎo)體結(jié)構(gòu)的單個的基本電模型來模擬器件和電路；·使智能功率集成能夠與標準的CMOS技術(shù)相兼容而不需任何的附加處理步驟；·使得能夠根據(jù)技術(shù)的發(fā)展趨勢批量產(chǎn)生不需任何的附加處理步驟就能夠與常規(guī)的CMOS技術(shù)兼容的微型系統(tǒng)；·通過簡單地在已有的庫中增加功率控制電路庫使得在市場上已有的許多標準的CMOS工藝能夠?qū)崿F(xiàn)智能功率電路的潛力；·它允許生產(chǎn)半定制的智能功率集成電路，通過頂部金屬層應(yīng)用制造半定制的數(shù)字電路中所使用的常規(guī)的CMOS技術(shù)處理容易配置該半定制的智能功率集成電路；·通過簡單地創(chuàng)建功率控制電路庫它使許多專用的智能功率技術(shù)具有能夠制造半定制的功率電路的潛力，這借助于頂部金屬層可以容易地配置該半定制的智能功率集成電路；·它使能夠快速地開發(fā)應(yīng)用任何在其中應(yīng)用浮動NMOS器件的CMOS技術(shù)的智能功率集成電路的原型；
·對于與標準的CMOS技術(shù)相兼容的高電壓晶體管它能夠獲得最優(yōu)的幾何結(jié)構(gòu)，它可以用于比這些技術(shù)通常所建立的電壓范圍更寬的電壓范圍。
下文的描述參考作為本發(fā)明的一部分的附圖，該附圖使本發(fā)明更易于理解但并不作任何限制。因此附

圖1至4所示為實現(xiàn)功率器件布局的普通開關(guān)單元。
附圖5所示為開關(guān)結(jié)構(gòu)的一般矩陣結(jié)構(gòu)，示出了該結(jié)構(gòu)陣列的空間布局、控制信號互連溝道的設(shè)置、功率互連溝道以及焊盤(pad)的位置。
附圖6所示為矩陣的細節(jié)尤其是陣列的連接觸點的細節(jié)，所示為在靠近焊盤的結(jié)構(gòu)上的金屬2軌跡。
附圖7a)所示為控制信號互連溝道，示出了通路網(wǎng)絡(luò)(金屬1/金屬2連接)、金屬1軌跡以及多晶硅電阻器；b)從AA′的剖面圖。
附圖8所示為由并排放置的LDSD晶體管組成的基本NMOS結(jié)構(gòu)。
附圖9所示為基于GSLDD/GSLDSD NMOS晶體管提出的最佳的基本單元的剖面圖；附圖10所示為(a)整流二極管以及相關(guān)的特性曲線I(V)；(b)齊納二極管以及相應(yīng)的特性曲線I(V)；(c)整流二極管和齊納二極管串聯(lián)以及相應(yīng)的特性曲線I(V)。
附圖11所示為模擬齊納二極管和整流二極管的電路的集成控制電路。
附圖12所示為基于LDSD和NMOS晶體管重新構(gòu)造的NMOS結(jié)構(gòu)，該NMOS結(jié)構(gòu)模擬附圖10b)的浮動型齊納電路的特性。
附圖13所示為基于LDMOS晶體管重新構(gòu)造的NMOS結(jié)構(gòu)，該NMOS結(jié)構(gòu)模擬附圖10b)的浮動型齊納電路的特性。
附圖14所示為基于LDSD NMOS晶體管重新構(gòu)造的NMOS結(jié)構(gòu)，該NMOS結(jié)構(gòu)模擬附圖10c)的整流二極管-齊納二極管串聯(lián)特性。
附圖15所示為基于LDMOS晶體管重新構(gòu)造的NMOS結(jié)構(gòu)，該NMOS結(jié)構(gòu)模擬附圖10c)的整流二極管-齊納二極管串聯(lián)特性。
附圖16所示為基于LDSD NMOS晶體管重新構(gòu)造的NMOS結(jié)構(gòu)，該NMOS結(jié)構(gòu)模擬附圖10a)的整流二極管的特性。
附圖17所示為基于LDMOS晶體管重新構(gòu)造的NMOS結(jié)構(gòu)，該NMOS結(jié)構(gòu)模擬附圖10a)的整流二極管的特性。
附圖18所示為如在文獻中所公開的傳統(tǒng)的電平移動器電路，該電平移動器電路應(yīng)用PMOS(或PNP雙極型)、高電壓以及高壓側(cè)晶體管。
附圖19所示為僅應(yīng)用LDSD NMOS晶體管的電平移動器電路。這種布局無需在高壓側(cè)的位置上使用高壓PMOS(或PNP雙極性晶體管)。
附圖20所示為僅應(yīng)用LDMOS晶體管的電平移動器電路。同附圖19的布局相比增加了二極管DR。
附圖21所示為作為連續(xù)的電壓電平移動器工作的電平移動器電路。在這種結(jié)構(gòu)中電路作為HV派生的輔助連續(xù)電壓運行。
附圖22所示為a)用作電壓兩倍器的常規(guī)的電容性電荷泵；b)在電容器CTq上的電壓波形。
附圖23所示為用作電壓三倍器的常規(guī)的電容性電荷泵。
附圖24所示為應(yīng)用NMOS結(jié)構(gòu)實現(xiàn)的并用作電壓兩倍器的電荷泵。
附圖25所示為應(yīng)用NMOS結(jié)構(gòu)實現(xiàn)的并用作電壓三倍器的常規(guī)的電容性電荷泵。
附圖26所示為應(yīng)用NMOS結(jié)構(gòu)實施的電容性電荷泵，該電荷泵在輸出中應(yīng)用整流橋路用作從附圖23的布局中派生的浮動電壓源。
附圖27所示為應(yīng)用NMOS實施的基本電路，從該基本電路中可以獲得一種新穎的電荷泵布局。
附圖28所示為a)常規(guī)的自舉電路；b)在MH接通和切斷的暫態(tài)過程中控制、輸出以及柵極電壓的時間圖。
附圖29所示為應(yīng)用NMOS結(jié)構(gòu)實施的一種自舉電路。
附圖30所示為a)用于在高壓側(cè)的布局的功率器件中的基于NMOS的自舉電路；以及b)在接通和切斷的暫態(tài)過程中的相應(yīng)的波形。
附圖31所示為用于給在高壓側(cè)的布局中的功率器件輸送電流的標準浮動電流源。
附圖32所示為采用NMOS結(jié)構(gòu)實施的浮動電流源。
下文詳細地描述在本發(fā)明的范圍內(nèi)所應(yīng)用的矩陣。該矩陣的基本單元基于最優(yōu)的NMOS晶體管。此外還給出基于多晶硅柵極掩模的移動的器件優(yōu)化技術(shù)的詳細描述，這種類型的最優(yōu)的晶體管的縮寫為GSLDD和GSLDSD NMOS，這些構(gòu)成了本發(fā)明的一部分。
在此還描述了專門采用NMOS結(jié)構(gòu)所提出的一些電路的詳細布局，作為本發(fā)明的一部分應(yīng)用這些電路來替代驅(qū)動在智能功率IC功率控制塊中前面所述的功率器件所需的常規(guī)電路限幅器、鉗位器、電平移動電路、高電壓浮動驅(qū)動器電荷泵和自舉電路。
1.-開關(guān)轉(zhuǎn)換單元開關(guān)轉(zhuǎn)換單元基于在矩陣中的NMOS結(jié)構(gòu)，通過頂部金屬層可以配置該矩陣?？赡艿年P(guān)聯(lián)是通用的并允許實現(xiàn)大多數(shù)常用的轉(zhuǎn)換載荷布局高壓側(cè)-附圖1；低壓側(cè)-附圖1；傳輸元件-附圖1；推挽-附圖2；半橋-附圖2；全橋-附圖3；n-相-附圖4以及派生的布局。
矩陣由提供適合于特定目的的互連特性的NMOS結(jié)構(gòu)陣列組成。
雖然矩陣和陣列通常應(yīng)用任何相關(guān)的NMOS功率晶體管作為基本單元，但是在本說明書中它們都是基于應(yīng)用常規(guī)的CMOS技術(shù)可以實施的NMOS晶體管提供的。
1.A.1 NMOS結(jié)構(gòu)矩陣矩陣(附圖5)由控制信號互連溝道(交叉的2I；橫向的2L)和焊盤(頂部3T；底部3B；側(cè)面3L；角落3C)間隔開的NMOS結(jié)構(gòu)陣列組成。層疊的NMOS結(jié)構(gòu)的數(shù)量以及陣列的列的數(shù)量取決于所設(shè)計的矩陣的總功率的大小。
通過頂部金屬軌跡(金屬2)(4)(附圖6)將在CMOS結(jié)構(gòu)陣列(1)(附圖5)上每結(jié)構(gòu)的陣列總共6個的漏極和源極互連以使互連更靈活。通過位于矩陣的頂部和底部的第一金屬化的一組兩個或三個連接軌跡(頂部6T；底部6B)將在不同的陣列結(jié)構(gòu)之間的漏極和源極相連接或?qū)⒙O和源極連接到在角落附近側(cè)面觸點(5和3L)。軌跡的數(shù)量取決于矩陣的大小。
計算NMOS結(jié)構(gòu)(1)的寬度，控制信號互連溝道的總的寬度對應(yīng)于設(shè)置4個焊盤所需的寬度(附圖6)。這些焊盤中的兩個焊盤專用于功率連接(7A)，而另兩個用于控制和/或功率信號(7B)。因此，觸點的數(shù)量取決于陣列的數(shù)量，每陣列8個觸點，4個在頂部，4個在底部。在矩陣側(cè)面(附圖5-3L)的觸點數(shù)量與在底部(3B)和頂部(3T)的觸點數(shù)量相同。控制信號互連溝道(2I和2L)(附圖5)的數(shù)量等于NMOS結(jié)構(gòu)陣列(1)的數(shù)量加1，因此矩陣的兩側(cè)具有控制信號互連溝道(附圖5)，由此使控制信號互連溝道連接到位于矩陣兩側(cè)中的焊盤(3L)上。
A2互連的可能性彼此互連和連接到焊盤的結(jié)構(gòu)是基于最小的布線柵格，取決于該技術(shù)的最小尺寸和每個矩陣的特殊限制。在第一金屬化(金屬1)和第二金屬化(金屬2)中的所有的互連軌跡的寬度是它的多倍。
控制信號互連溝道(附圖7)包括提供水平連接的金屬1軌跡(12)和在預(yù)先形成的溝道(17)上提供垂直連接的金屬2軌跡(8)(附圖7a)。應(yīng)用已有的通路組(22)形成金屬2/金屬1的過渡。通過厚度或場氧化物將通路連接在第一和第二金屬化敷金屬之間。
通過在結(jié)構(gòu)(16E)的連接組和互連溝道(16C)的連接組之間插入金屬2矩形和金屬2軌跡(8)(附圖7b))形成預(yù)處理矩陣結(jié)構(gòu)的互連，以形成垂直連接以通向頂部(6T)和底部(6B)布線溝道(附圖5)；或焊盤(3T,3L或3B)；或為實現(xiàn)較低的電流電平通過開關(guān)單元的局部互連建立一定的電路布局。
為在垂直溝道中與金屬2建立連接，需要將較小的通路從最接近的通路組(22)中水平地加入在這種金屬化敷金屬中。
在結(jié)構(gòu)(16E)和互連溝道(16C)(附圖7b))中的連接組由通過各種通路組(22)連接到金屬2的金屬1矩形(12)組成，使得能夠?qū)⒔饘佘壽E(12)從NMOS結(jié)構(gòu)的柵極(16P)、漏極(16D)、源極(16F)以及保護環(huán)(11)連接到互連溝道的水平金屬軌跡(12)(附圖7a)和b))。
斷開互連溝道的金屬軌跡(12)(12I)(附圖7a))以便能夠獨立地通向在溝道附近的兩個結(jié)構(gòu)?；ミB溝道提供在不同的陣列中的基本單元的水平互連和在相同的陣列中的基本單元的垂直互連。
在所有的控制溝道中，每個基本單元都存在兩個多晶硅電阻器23。這種多晶硅比用于構(gòu)造晶體管柵極的多晶硅具有更大的電阻，通常為45歐姆/口(附圖7a))。電阻器23應(yīng)用一對金屬2/金屬1觸點(23C)插入在不同的金屬1軌跡(12)之間(附圖7a))。
P+擴散(24)(附圖5)所產(chǎn)生的接地面使它能夠消除可能引入噪聲的任何的閉環(huán)。同樣地在控制互連溝道之下的P+擴散軌跡(24)(圖7b))交替地連接到在矩陣的頂部(6T)和底部(6B)的布線溝道之下的P+軌跡。
1.A.3基本的NMOS結(jié)構(gòu)基本的NMOS結(jié)構(gòu)由并排放置的兩個LDSD(輕微摻雜的源極和漏極)晶體管組成(附圖8)，以便能夠獨立地使用，并且共享包圍整個結(jié)構(gòu)的僅有的P+擴散保護環(huán)(11)(附圖8)。
通過沿著整個結(jié)構(gòu)設(shè)置的水平金屬1軌跡形成該結(jié)構(gòu)的內(nèi)部連接。通過該技術(shù)的布線規(guī)則所允許的最大數(shù)量的連接金屬1/擴散將這些軌跡連接到該結(jié)構(gòu)的源極(10)和漏極(13)(附圖8)，該連接金屬1/擴散連接到相應(yīng)的N+擴散。這種技術(shù)試圖減小觸點電阻并在沿著晶體管的端子上實現(xiàn)電流均勻分布。為以直角將金屬2軌跡(4)連接到金屬1軌跡，要求以該方法所允許的方式連接的5至7組適當數(shù)量的通路(15)(附圖8)，以適應(yīng)該結(jié)構(gòu)所處理的最大電流。通過位于在該結(jié)構(gòu)的兩側(cè)的金屬1軌跡的端部的通路組(16E)形成相鄰的陣列和/或矩陣的外部陣列的水平連接(附圖7b))。柵極連接具有至少兩個通路(16P)(附圖7a)，因此具有冗余的通路，這些冗余的通路使得更可靠并且電阻更小。漏極(16D)和源極(16F)連接(附圖7a)具有四個或更多的通路組，這些通路組都具有足夠的電流容量以便饋送單個NMOS結(jié)構(gòu)所處理的最大的電流。
在該結(jié)構(gòu)的兩側(cè)將晶體管的柵極(18)(附圖7a)和附圖8)連接到互連溝道以有利于通向焊盤，由此滿足技術(shù)上的限制，這種技術(shù)限制通常不允許將金屬/多晶硅觸點放在晶體管的有效區(qū)上。在沿著該結(jié)構(gòu)的柵極的多晶硅軌跡上存在冗余的金屬1連接。
在準閉環(huán)結(jié)構(gòu)(附圖8)中，在將輸入/輸出保護結(jié)構(gòu)連接到I/O焊盤的情況下，外部晶體管(10)的源極以及P+擴散保護環(huán)(11)包圍著整個結(jié)構(gòu)，它使其對偶然的靜電放電更不敏感。所說的保護環(huán)由在陣列(11)中的相鄰的結(jié)構(gòu)共享(附圖8)。
在NMOS結(jié)構(gòu)之間可以有附加的金屬1軌跡，以提供變型的控制信號互連的布線。
所應(yīng)用的NMOS的結(jié)構(gòu)的特征在于它包括側(cè)向晶體管，在這些晶體管的漏極區(qū)和源極區(qū)的電流流動的通路中插入輕微的摻雜區(qū)(通過在CMOS工藝過程中可得的低濃度的雜質(zhì)的阱擴散)，以便降低在柵極氧化物之下的表面的電場的峰值。因此，用作低阻抗傳輸晶體管的基本LDSD器件對都具有浮動的漏極和源極，因此在相對于基片的兩端能夠耐足夠的高壓。
通過相對于輕微摻雜的阱掩模移動?xùn)艠O掩模來使所使用的LDSDNMOS晶體管的擊穿電壓最優(yōu)，這進一步降低了在表面的電場的峰值。因此，從基本LDSD晶體管中獲得、派生一種器件，稱為為GSLDSD，由柵極移動的LDSD縮寫而成，這種器件可以用作低阻抗傳輸晶體管，因此這種傳輸晶體管相對基片具有能夠抗更高電壓的浮動漏極和源極。在下文中更詳細地描述這種結(jié)構(gòu)。
1.B.-GSLDD/GSLDSD NMOS晶體管柵極移動的LDD或LDSD(GSLDD或GSLDSD)NMOS的特定的特征在于柵電極與N-阱(31)的橫向擴散的通路對齊，如在CMOS技術(shù)中所使用的和附圖9中所示的那樣。
附圖9所示為由GS-NMOS晶體管組成的基本NMOS結(jié)構(gòu)的橫截面，通過在P-型基片中進行N-阱擴散獲得這種NMOS結(jié)構(gòu)而不需改變常規(guī)的CMOS技術(shù)的任何制造工藝。源極/漏極(27)由具有較高雜質(zhì)濃度和較低的雜質(zhì)濃度的N+擴散(28)組成，這種較高的雜質(zhì)濃度通常用在本技術(shù)領(lǐng)域中公知的標準的NMOS晶體管的漏極和源極中并在本技術(shù)領(lǐng)域中公知的N-阱(26)中擴散，而這種較低的雜質(zhì)濃度通常用作在本技術(shù)領(lǐng)域中公知的PMOS晶體管的基片中，其特征在于雜質(zhì)的濃度的數(shù)量級相同，但是比基片的濃度稍稍高一點。在這種器件的N+擴散(28)和溝道之間，載流子穿過在通過公知的LOCOS(硅的局部氧化)處理形成的場氧化物(29)下面的漂移區(qū)到達N-阱擴散(26)的冶金結(jié)的末端。
柵極(32)的幾何結(jié)構(gòu)具有要求保護的獨創(chuàng)性并允許所提出的器件在一定的電壓電平上通過雪崩式倍增擊穿，該電壓電平比應(yīng)用相同的技術(shù)所獲得的在常規(guī)的NMOS晶體管和傳統(tǒng)的LDSD晶體管中的電壓電平高得多。多晶硅柵(32)放置在薄柵氧化物(30)上，其厚度為幾百埃。通過在N-阱(26)的橫向擴散區(qū)(31)之上的源極/漏極側(cè)(27)中定位多晶硅柵(32)的邊緣(在常規(guī)的LDSD晶體管中它正好與N-阱掩模對準)，對于使器件擊穿的硅的嚴格電場來說可以達到比在常規(guī)的NMOS和傳統(tǒng)的LDSD晶體管所獲得的電壓值更高的電壓值。因此，器件的掩模設(shè)計、多晶硅以及N-阱掩模都從來不在一線上并且通過作者所提出的稱為“柵極移動”來間隔開-給這類的半導(dǎo)體器件這樣的術(shù)語柵極移動NMOS-GS-NMOS。由于所討論的結(jié)構(gòu)是從傳統(tǒng)的LDSD晶體管中派生來的結(jié)構(gòu)，因此在下文中稱具有與上文中所描述的相同柵極幾何結(jié)構(gòu)的半導(dǎo)體器件稱為柵極移動LDSD NMOS-GSLDSD NMOS。
在前述的掩模之間的距離越大，晶體管的擊穿電壓越高。如果所討論的距離沒有那么大則對齊的柵極邊沿不再與橫向擴散區(qū)(31)重疊，這顯然能夠防止溝道的形成。根據(jù)所應(yīng)用的技術(shù)，柵極移動要求幾百納米(nm)的公差以使在這種技術(shù)所允許的擊穿電壓中的增加最大但不影響在該器件中的溝道的形成。
GSLDSD的漏極(35)的幾何結(jié)構(gòu)在各方面與源極/漏極(27)的幾何結(jié)構(gòu)相同，柵極移動理想的是在源極/漏極側(cè)(27)和漏極側(cè)(35)中。如果該器件對稱，在斷開的情況下，在漏極和源極側(cè)具有相同的電壓穩(wěn)固性，這就使其具有高壓側(cè)晶體管的特性。應(yīng)該指出的是在結(jié)構(gòu)方面在相鄰的N-阱(26)和(37)之間的最小的可容許的距離嚴格選擇是基本的。選擇在前述的擴散之間的距離必需避免器件的穿通現(xiàn)象，依據(jù)確定在N-阱掩模中的尺寸的矩形之間的距離調(diào)整前述擴散之間的距離。
在低壓側(cè)晶體管的NMOS結(jié)構(gòu)中，GS-NMOS器件的源極簡單地由N+擴散(39)組成，由于它從常規(guī)的LDD NMOS結(jié)構(gòu)中派生出，因此在下文中稱這種晶體管為GSLDD NMOS。此外，在這種情況下，通過在本領(lǐng)域中的第一金屬層穿過連接到具有較高的雜質(zhì)濃度的P+擴散(41)的引線(42)將該源極引線(40)電連接到基片(25)，該較高濃度的雜質(zhì)通常用于本領(lǐng)域公知的PMOS晶體管的漏極和源極擴散。對于這種結(jié)構(gòu)在斷開狀態(tài)下最大的容許電壓與應(yīng)用GSLDSD獲得的電壓相同。
由于在漏極和柵極邊沿之間的載流子要求更長的漂移路徑，因此應(yīng)用柵極移動技術(shù)意味著與普通的LDSD器件相比GSLDSD器件在導(dǎo)通電阻方面有增加。
總之，由于在柵極端部之下的區(qū)域?qū)?yīng)于甚至比阱的表面-阱的橫向擴散的雜質(zhì)濃度更低的雜質(zhì)濃度區(qū)，所以GSLDD/GSLDSD器件的擊穿電壓比傳統(tǒng)的LDD/LDSD器件的擊穿電壓更高。由于它位于甚至比在傳統(tǒng)的器件的情況更輕微地摻雜的區(qū)域中，因此電場擴展，產(chǎn)生更高漏-源極電壓值。
2-基于NMOS結(jié)構(gòu)的電路功率控制所需的電路即驅(qū)動功率器件所需的電路通常執(zhí)行整流、限幅、鉗位、調(diào)整、電壓電平移動、電荷抽吸以及自舉的功能。
下文將描述基于NMOS結(jié)構(gòu)并且本文中所要求保護的新穎的電路布局。NMOS結(jié)構(gòu)基本應(yīng)用在1.中所描述的LDSD NMOS晶體管，并且還給出了應(yīng)用LDMOS晶體管構(gòu)造的相同的電路的布局方案。
應(yīng)該強調(diào)的是鑒于在LDSD NMOS晶體管中殼體(P型)與基片一致，在LDMOS晶體管中殼體(P型)連接到相應(yīng)的源極并保持浮動，以及相對于P基片的漏極和源極端子。
當所應(yīng)用的NMOS結(jié)構(gòu)基于LDSD NMOS晶體管時，應(yīng)用具有四個引線端的符號表示它，殼體必需強制性地連接到基片；如果它是基于LDMOS晶體管，第四端子(殼體的第四端子)必需強制性地連接到晶體管的源極。如果電路的功能獨立于晶體管的類型，則以具有三個引線端子的符號表示該晶體管并省略了該晶體管的殼體的端子。
2.A-齊納電路和整流器用于整流、限幅、鉗位和調(diào)整的電路應(yīng)用整流二極管或齊納二極管(附圖10)，這些二極管的功能可以通過NMOS結(jié)構(gòu)以一定的布局形式模擬。
大量的NMOS結(jié)構(gòu)要求控制塊(附圖11)以激勵它們的NMOS晶體管。在許多電路的布局中，應(yīng)用在NMOS結(jié)構(gòu)中的寄生二極管來執(zhí)行所需的功能?？刂齐娐吠ǔ０瑑蓚€電路塊模擬/數(shù)字控制塊和控制電路的輸出塊，模擬/數(shù)字控制塊參考電路的地端，并以較低的電壓運行和應(yīng)用常規(guī)的電路和控制技術(shù)，控制電路的輸出塊為一種G-增益放大器并可以包含低壓或高壓晶體管，輸送適合運行該電路的電壓和電流電平。附圖11a)和b)示出了形成上述的控制塊的圖。
2.A.1-齊納電路齊納電路(附圖12和13)執(zhí)行與以PN結(jié)所實施的二極管(附圖10b))等效的功能。以NMOS晶體管所實現(xiàn)的齊納電路(在附圖12中所示為LDSD型而在附圖13中為LDMOS型)包括與參考接地端(56)的電子控制電路(45/54)相連的NMOS結(jié)構(gòu)(52/60)的漏極(49)、柵極(50)以及源極(51)端子。應(yīng)該指出的是用作LDSD結(jié)構(gòu)的控制電路通常不同于用作LDMOS結(jié)構(gòu)的控制電路。然而，運行原理類似，在下文中描述LDSD晶體管。
對控制電路(45)的特性可以進行編程，使其控制在柵極-G(50)和源極-S(51)之間的電壓值，由此將在該結(jié)構(gòu)(52)的漏極-D(49)和源極-S(51)之間電壓值限制到所需的齊納電壓值。通過將模擬或數(shù)字基準信號Ref作為在控制塊(46)的輸入基準中的電壓或電流來對該齊納電路的這種值進行編程。
通過監(jiān)測在漏極(49)和源極(51)之間存在的電壓來運行該控制塊，它作用于該結(jié)構(gòu)的柵極(50)，因此控制NMOS晶體管(47)的導(dǎo)通電阻。當在漏極(49)和源極(51)之間的電壓超過所編程的值時，該控制塊增加晶體管(47)的導(dǎo)電性以將VDS保持在預(yù)定的值。對于低于在控制塊中所編程的值的VDS值，在NMOS結(jié)構(gòu)(52)中沒有功率消耗，而在齊納電路中的電流值最小，該最小的電流值與控制電路的偏壓電流相同。
2.A.2-整流電路只要NMOS結(jié)構(gòu)(52)和(60)的晶體管的尺寸正確，就可以通過附圖14、15、16和17所示的限幅電路模擬相關(guān)的整流二極管和整流二極管-齊納二極管的特性(附圖10a)和10c))。
附圖10c)的整流二極管-齊納二極管的串聯(lián)特性應(yīng)用控制單元(45)再現(xiàn)，該控制單元(45)包含放大器(G)和監(jiān)測控制電路(附圖11)。基于如在附圖14中所示的LDSD NMOS晶體管和基于在附圖15中所示的NMOS結(jié)構(gòu)的LDMOS晶體管，實現(xiàn)與NMOS結(jié)構(gòu)(52)相關(guān)的電路，在這種情況下應(yīng)用類似的控制單元(54)。
基于LDSD型NMOS晶體管的NMOS結(jié)構(gòu)(52)必需是浮動并在本說明書的限制內(nèi)運行。在構(gòu)造成二極管的NMOS結(jié)構(gòu)中的晶體管的漏極、柵極以及源極端子總是以相對于接地端GND(56)為正的電壓來運行。在控制塊(45)內(nèi)的驅(qū)動電路G通過在源極(51)和柵極(50)之間施加適當?shù)碾妷航档蚇MOS結(jié)構(gòu)(52)的阻抗，通過在等效的陽極(A’)(49)和等效的陰極(K’)(51)之間的電壓控制該阻抗。實際上，當A’電壓(49)大于K’電壓(51)時，通過模擬正向偏壓二極管來運行該電路；當A’電壓(49)低于K’電壓(51)時，運行控制電路以使晶體管(47)斷開，等效于反向偏壓的二極管。對于希望產(chǎn)生二極管效應(yīng)的許多應(yīng)用中，省去以較低的電壓運行的G-增益控制電路(45)，將在漏極(49)和柵極(50)或在漏極(49)和源極(51)之間短路，如在附圖16和17所示。
2.B-電平移動器經(jīng)常在智能功率中所使用的電平移動器比如在附圖18中所提出的電路應(yīng)用高壓的PMOS或PNP和NMOS或NPN晶體管。交替地激勵低阻抗通路。
如在附圖19和20中所示，所要求保護的模擬電平移動器的布局僅應(yīng)用NMOS結(jié)構(gòu)以提供兩低阻抗通路，并包含NMOS晶體管(78,79和80)、電阻器R1和R2、齊納二極管DZ和整流二極管DR。元件R2或DZ或DR或其子元件在某些結(jié)構(gòu)中可以省去，因此形成在特定的應(yīng)用中的某些電路變型。
控制信號(71)作用于接口(70)的D1和D2電路以驅(qū)動NMOS結(jié)構(gòu)(78)和(79)的高壓晶體管。依據(jù)本申請在每種設(shè)計中指定在D1和D2中的最大電流和電壓值和相對延遲值。在一些應(yīng)用中，接口塊(70)的D1和D2彼此平行放置并用作單接口電路(G1=G2)。
本段描述附圖19所示的電路的運行。當控制信號(71)為邏輯電平“1”時，由于它的柵極(81)的電壓實際上為接地電位(74)，所以晶體管(78)和(79)導(dǎo)通，而晶體管(80)處于切斷狀態(tài)。到接地端(74)的低阻抗OUT通路(73)通過晶體管(79)形成。當控制信號(71)處于邏輯電平“0”時，晶體管(78)和(79)具有高阻抗，而晶體管(80)的柵極(81)的參考最低的電壓值HV×R2/(R1+R2)或VZ。因此晶體管(80)在該電路的HV端子(72)和輸出端OUT(73)之間形成低阻抗通路。這就施加了低于HV×R2(R1+R2)-VT(80)或VZ-VT(80)的輸出電壓OUT(73)，其中VT(80)是在晶體管(80)的源極和柵極之間的門限導(dǎo)通電壓。
本段描述從在附圖19中所描述的電路中除去元件R2后的電路的功能。當在附圖19中以DZ所表示的齊納二極管或齊納電路的陰極連接在晶體管(80)的柵極(81)和接地端GND(74)之間時，以與在上文中所描述的類似的方式運行該電路，并且OUT電壓(73)的最終值限制在VZ-VT(80)，并且獨立于電源電壓(72)的HV值(因為HV值高于VZ)。
如果電阻器R2和DZ都從該電路中特別除去，則輸出電壓OUT(73)的最大的最終值將限制到HV-VT(80)。因此HV電源電壓(72)確定在上文所描述的情況下的最終電壓值。
應(yīng)用LDSD NMOS(附圖19)或LDMOS(附圖20)類型的高壓的NMOS晶體管來構(gòu)造在此所要求的電路布局。以LDMOS晶體管構(gòu)造的電平移動器電路還在他們的布局中包含二極管DR。需要包括這種元件以便附圖19和附圖20中所提出的兩種布局以相同方式運行，因此當晶體管(79)處于斷開狀態(tài)時允許在OUT端子上出現(xiàn)比HV更高的電壓。
雖然所要求保護的電路的最終OUT電壓(73)的值稍低于應(yīng)用PMOS或PNP晶體管所構(gòu)造的電路在高壓側(cè)位置(參見附圖18)上的電壓，但是它們?nèi)匀荒軌虼罅康貞?yīng)用在要求電平移動器電路的應(yīng)用中。如上文所解釋，相對于在附圖18中所給出的常規(guī)的布局在對所要求保護的布局的最大最終輸出電壓進行編程的可能性上仍然有利。
在附圖19和附圖20中所提出的電平移動器電路(77)還作為連續(xù)電壓的電平移動器運行，如在附圖21中所示。例如，如果在特定的結(jié)構(gòu)中控制信號(71)永久地連接到GND(74),OUT值將限制到如前文所給出的在齊納電路中所編程的電壓值或與HV成比例。在這種結(jié)構(gòu)中，電路作為從HV中派生的連續(xù)的輔助電壓源運行。這種結(jié)構(gòu)可以用作在電荷泵電路和自舉電路中的輔助電源，下文將在2.C.1和2.C.2中所解釋。
2.C驅(qū)動電路2.C.1-電容性電荷泵電路在附圖22和附圖23中實例性地說明了電容性電荷泵電路的運行原理。附圖22a)的基本電路包含至少兩個整流器、兩個電容器和一個LS(電平移動器)接口電路(77)，通過輔助電壓源VAUX供電。在LS接口(77)的輸入中的輸入信號Clk(80)來自振蕩器(81)，該振蕩器(81)通常產(chǎn)生幅值較低的方波。依據(jù)該電路的大小和所使用的NMOS結(jié)構(gòu)的特性產(chǎn)生LS接口電路(77)的輸出信號(82)，它的值低于或等于VAUX。根據(jù)不同的應(yīng)用，電容器CTK連接在相連的整流二極管(84)和(85)的端子之間(以虛線表示)或連接在輸出(85)和GND端子(74)之間。
附圖22b)表示電路的瞬態(tài)響應(yīng)(伏特-秒)，該電路應(yīng)用理想的部件，即具有零飽和電壓的LS接口和理想的整流器。在這種情況下，在幾個泵激周期之后，在CTK端的電壓VG趨向于值2VAUX。大家都知道這種類型的電路稱為電壓兩倍器電路，并經(jīng)常用在分立電路和集成電路中。
為以可能的最精確的方式設(shè)計電荷泵電路，需要考慮LS接口(77)的NMOS晶體管(79)和(80)(附圖20)的漏-源極電壓值、在整流二極管中的電壓降、電容器的電荷損失以及在部件之間的連接中的損耗。通常，LS接口電路(77)通過從高壓電源HV中導(dǎo)出的輔助電源VAUX(83)來供電，這種輔助電源提供足夠的電壓值以使LS接口(77)改變在其輸出(82)中的信號以便以可能的最快且最有效的方式對CTK進行充電。
如在附圖19和附圖20中所示的以高壓器件構(gòu)造的LS接口電路可以直接通過高壓電源HV供電或如在附圖21中所示通過從HV中取得的輔助電源VAUX供電。這些電路的LS接口(77)的輸出幅值具有更大的變化，同以邏輯CMOS單元構(gòu)造的電路相比它們要求更低的容量值。在這些電路中，設(shè)計半導(dǎo)體器件以使LS接口(77)的輸出電壓考慮電荷泵電路的最終輸出電壓VG的具體特性。
包含應(yīng)用這種原理所實施的多個級的電路具有最終的電壓值VG，該電壓值在理論上與該電路的級數(shù)加1并乘以VAUX相同。這些電路通常稱為電壓倍增器。附圖31表示電壓三倍器電路。當與附圖22a)所示的電路相比較時，這種電路包含一種由電平移動器LS(77)所組成的附加級、二極管D3和附加的電容器Cpp2，并且它以類似的方式運行。對于以理想的部件構(gòu)造的電路，VG的最終值為3×VAUX。應(yīng)用實際的部件時，由于上面所提到的損耗VG略有降低。
附圖22a)和附圖23所示的電路用于描述電荷泵電路的運行原理。電荷泵電路可以構(gòu)造成浮動電源。與VAUX斷開的二極管D1的陽極成為浮動電源FPS的(-)極，而附圖22a)的陰極D2或附圖23的陰極D3成為(+)極。電容器CTK連接在電源的(-)極(84)和(+)(85)之間或在(85)和(74)之間。這種類型的電路(FPS)通常用于產(chǎn)生比高壓電路的電源電壓更高的電壓并輸送電流源，這種電流源用于給作為高壓側(cè)或低壓側(cè)設(shè)計的NMOS功率晶體管的柵極注入電流，如在2.C.2中所解釋。
附圖24、25和26給出了在本專利中所要求保護的一些布局，這些布局用作浮動電源并僅使用NMOS結(jié)構(gòu)如2.A中所描述的構(gòu)造整流二極管和齊納二極管；所使用的接口電路是在2.B和2.C中所給出的接口電路。電容器可以是集成或不是集成的?；旧线@些電路應(yīng)用依據(jù)NMOS結(jié)構(gòu)所構(gòu)造的電平移動器，這些NMOS結(jié)構(gòu)包括LDSD或LDMOS NMOS晶體管?；窘Y(jié)構(gòu)是附圖27所示的結(jié)構(gòu)，從該結(jié)構(gòu)中能夠容易地獲得所要求保護的電荷泵電路布局。
2.C.2電容性自舉電路附圖28a)所示為在文獻中所提出的電容性自舉電路的典型的電路設(shè)計。這種電路包括常規(guī)的CBoot電容器(93)、BH(91)和BL(99)接口電路(分別為緩沖器高壓側(cè)和緩沖器低壓側(cè))、RBoot電阻器(92)、控制晶體管MC(98)以及兩功率晶體管ML(89)和MH(88)?；诖鎯υ贑Boot電容器(93)中的電荷運行以便在其端子上保持足夠的電壓。因此浮動電源輸送到BH電路(91)，該BH電路(91)用作NMOS功率晶體管MH(88)的驅(qū)動電路，由此控制它的接通狀態(tài)。晶體管MC(98)的漏極和一個RBoot端子(92)都連接到BH接口(91)的輸入上，并且它們形成電平移動器。由CBoot電容器(93)形成的浮動電壓源的(-)端子連接到晶體管MH(88)的源極端子(90)。電源電壓VAUX(95)通常高于邏輯電路的電源電壓，并低于高電壓電源的電壓HV(101)，該高電壓電源輸送由功率晶體管MH(88)和ML(89)對組成的輸出電平。VAUX(95)的值從高電壓電源中產(chǎn)生，如2.B中所描述，它必需依據(jù)希望施加到VGS(MH)(102)中的電壓值，以便實現(xiàn)MH(88)完全導(dǎo)通。
電容性自舉電路通常應(yīng)用在如下的場合中控制信號Ctrl(97)是周期性的并以所定義的運行頻率運行。為了描述這種電路的功能，附圖28b)的控制信號Ctrl(97)的周期分為三個不同的階段，下文分別描述該電路的每個階段的狀態(tài)。
階段1對CBoot電容器充電在這種階段中控制信號Ctrl(97)處于高電平，確保MC(98)和ML(89)導(dǎo)通。在這個階段中，通過D1二極管(94)大致以VAUX的電壓值對CBoot(93)進行充電。在MC(98)導(dǎo)通的同時，BH接口(91)保持高壓側(cè)晶體管MH(88)斷開而ML(89)形成了到電路接地端(100)的低阻抗通路VOut(90)，因此允許對CBoot(93)進行充電。
階段2啟動自舉電路這個階段的特征在于控制信號Ctrl(97)所施加的狀態(tài)的變化，該控制信號Ctrl(97)的邏輯電平從“1”改變到“0”。在這個階段，ML(89)和MC(98)晶體管都斷開，在BH接口(91)的輸入中的信號保持在CBoot(93)的(+)端的電位，因此BH接口(91)的輸出信號(102)以這個電壓為基準，使MH晶體管(88)成導(dǎo)通狀態(tài)。電壓VOut(90)根據(jù)在負載中流動的電流增加，直到它達到最終的HD-VDS(MH)值。在MH(88)導(dǎo)通的過程中CBoot電容器(93)的端子上的電壓實際上保持恒定并且在MH(88)的柵極中的電壓值VG(102)達到大約HV-VDS(MH)-VAUX。在這個周期中，二極管D1(94)反向極化并隔離電源VAUX(95)。
階段3MH自由導(dǎo)通在下一階段中晶體管MH(88)開始自由導(dǎo)通。在MH(88)處于導(dǎo)通狀態(tài)時，CBoot(93)通過輸送到MH(88)的驅(qū)動電路(91)的電流放電。這個階段的最大的持續(xù)時間由CBoot電容器(93)保持足夠輸送BH接口(91)的電壓的時間長度決定，反過來BH接口(91)將該電壓保持在MH(88)的柵極中，由此使MH(88)繼續(xù)導(dǎo)通。應(yīng)該注意的是CBoot電容器(93)的放電是由于電荷轉(zhuǎn)移到MH(88)的柵極以及寄生元件產(chǎn)生的電荷損失引起。通常將CBoot(93)的大小設(shè)計成在該工作周期中它的電壓僅降低10％。
由于需要確定每個電路的CBoot(93)的適當值和相應(yīng)的工作頻率，因此在附圖28a)中所提出的電路適合于應(yīng)用在工作頻率十分確定的場合。這種技術(shù)的優(yōu)點是較簡單，并且它可以應(yīng)用較少數(shù)量的高壓部件使MH(88)在較高的頻率下進行整流。然而，由于存在一種不理想的情況是ML(89)和MH(88)同時都處于導(dǎo)通的狀態(tài)，所以將限制在少數(shù)的應(yīng)用場合中。從這種電路中衍生的但具有更精確的控制的電路可以避免同時導(dǎo)通，這種電路最常用于在高壓側(cè)全橋和半橋結(jié)構(gòu)中的相關(guān)的晶體管的整流[13]。
附圖29給出了一種不同于附圖28的電路的布局，它是本專利要求保護的一種新穎的布局，而且這種布局僅應(yīng)用NMOS晶體管。在2.B中給出的NOS電平移動器塊(77)滿足了附圖28a)的BH接口(91)所要求的功能?？梢詫Ω綀D28a)和29的自舉電路的控制電路(96)進行編程以得到相對于驅(qū)動ML(89)適合于驅(qū)動MH(88)的延遲以避免兩晶體管同時導(dǎo)通。在存在能夠耐高壓的二極管的工藝過程中，二極管D1(94)可以如在2.A中所描述進行制作或應(yīng)用PN結(jié)制作。
附圖30a)給出了構(gòu)造用于控制NMOS功率晶體管MH(88)的導(dǎo)通的電容性自舉電路的另一種布局。該電路的結(jié)構(gòu)需要一個CBoot電容器(93)、一個Rboot電阻器(92)和兩個電平移動器接口LS1(77A)和LS2(77B)，該電平移動器例如描述在上文2.B中的電平移動器(77)。對于這種應(yīng)用，對接口LS1(77A)進行編程以達到VAUX(95)的最終電壓，該電壓是為使MH(88)完全導(dǎo)通而施加到VGS(MH)的電壓值。對接口LS2(77B)進行編程以使它的輸出電壓上升到最接近HV(72)(101，在附圖28a)中)的可能的值，將該電壓輸送到MH(88)的漏極和接口LS1(77A)和LS2(77B)。附圖30b)給出了在MH(88)的連接和斷開的周期中MH(88)的柵極電壓(73)(102，在附圖28a)中)和輸出電壓VOut(90)以及控制信號Ctrl(71)的圖。為了進行分析，如前所述將該周期分為三個階段。
在第一階段中，晶體管MH(88)斷開。在接口LS1(77A)和LS2(77B)的輸入中的信號A(71A)和A′(71A′)同時處于電平“1”，它們的輸出降低到地電位(74)(100，在附圖28a)中)。在MH(88)的柵極(73)和源極(90)之間的電壓VGS(MH)實際為零，因此在電荷ZCarga(104)中沒有電流流動。
在第二階段中存在兩個不同的時期，第一時期對應(yīng)于CBoot電容器(93)的充電。在控制信號A(71)從電平“1”變換到電平“0”之后立即進行充電。在這的時期中，接口LS1(77A)的輸出提供能量以將CBoot電容器(93)充電到在LS1(VAUX)中所編程的電壓電平，如在2.B中所描述。同時，通過接口LS1(77A)的輸出還對在晶體管MH(88)的柵極和源極之間的電容效應(yīng)等效的電容器進行充電。在通過LS1(77A)和LS2(77B)對CBoot電容器(93)進行充電以使達到設(shè)計所確定的使MH(88)導(dǎo)通的電壓值VAUX的足夠的時間周期Dt的過程中，信號A′(71A′)保持在邏輯電平“1”。在時間周期Dt之后，信號Ac從電平“1”切換到電平“0”，因此開始了這一階段的第二時期，第二時期的特征在于電壓VG(102)。然后將CBoot(93)的(-)端通過Rboot電阻器(92)參考在晶體管MH(88)的源極中存在的電位。因此，VGS電壓(MH)實際上與在CBoot(93)中存在的電壓相同，然后HV電源(72)通過晶體管MH(88)給電荷ZCarga(104)輸送最大的電流。
該電路的第三階段的特征在于在電壓VG(73)達到大致為HV+VAUX的它的最終值之后信號A和Ac都保持在邏輯電平“0”，如在附圖30b)所示。這一階段一直持續(xù)到控制信號A(71A)和A′(71Ac)同時從邏輯電平“0”過渡到邏輯電平“1”，由此使CBoot電容器(93)放電而晶體管MH(88)切斷，它是新的循環(huán)周期的開始狀態(tài)的特征。應(yīng)該指出的是應(yīng)用NMOS晶體管實現(xiàn)所應(yīng)用的電平移動器電路LS1(77A)和LS2(77B)的輸出電平，該NMOS晶體管允許輸出電壓達到高于接口的HV電源電壓(72)的值。
晶體管ML(89)可以加到附圖30a)的電路中，并連接在低壓側(cè)結(jié)構(gòu)中的MH(88)的源極(90)和接地端GND(74)之間，由控制電路直接控制，如在附圖29所示的電路的情況一樣。
2.D-浮動電流源通常應(yīng)用電流源來控制給外部負載供電的功率晶體管的等效的輸入電容器CGS的充電和放電。應(yīng)用電流源控制在CGS中的電荷的注入和排出以使晶體管導(dǎo)通和切斷的電路允許依據(jù)希望輸送的電荷的類型最優(yōu)化的算法進行控制和切換。在生產(chǎn)高壓的NMOS和PMOS晶體管的專用于智能功率設(shè)備的集成的制造技術(shù)中，應(yīng)用高壓PMOS晶體管有利于生產(chǎn)輸送到高壓側(cè)的晶體管的電流源。
附圖31所示為一種典型的電路，該電路應(yīng)用浮動電流源(106)將電流注入到高壓側(cè)布局功率器件(88)中并使其成為導(dǎo)通狀態(tài)。應(yīng)用另一個接地的電流源來從MH(88)的柵極中消耗電流，由此使該晶體管切斷，該電流源的輸出電平由晶體管M4(108)組成。
以MOS技術(shù)構(gòu)造的電流源主要是控制施加到晶體管的VGS電壓。當該晶體管在飽和區(qū)運行時，它的漏極電流幾乎完全取決于VGS。通常，以連接到GND端子(100)的低壓晶體管構(gòu)造的模擬電路產(chǎn)生基準電流源。通過在較高壓下運行的N-型(108和110)和P-型(111和112)MOS晶體管和NPN雙極性晶體管(113)構(gòu)造的電路鏡象或復(fù)制在(109)中產(chǎn)生的電流。在附圖31所示的電路中，如在2.C中所描述的自舉電路的CBoot電容器用作浮動電源-FPS以給電流源(106)供電。另一個選擇是應(yīng)用在前文中的2.C.1節(jié)中所描述的電容性電荷泵電路。
本專利要求保護專門以NMOS結(jié)構(gòu)構(gòu)造的能夠注入或排放在高壓側(cè)和低壓側(cè)晶體管中的電流功能的電流源的布局。在各種可能的布局中，附圖32給出了以高壓側(cè)結(jié)構(gòu)將電流注入到NMOS晶體管MH(88)的柵極中的電流源電路的布局。
從上文的2.A可以看出，可以應(yīng)用NMOS結(jié)構(gòu)構(gòu)造模擬浮動齊納二極管的特性的電路。應(yīng)用在較低電壓下作用的控制電路可以對這些電路的齊納電壓值進行動態(tài)編程。在2.B中還表明僅應(yīng)用NMOS結(jié)構(gòu)可以構(gòu)造浮動電源。
在附圖32中塊部件(121)形成了基于NMOS結(jié)構(gòu)的浮動電流源。電流源(121)的輸出連接到MH(88)的柵極(102)，并且用來注入電流以使MH(88)導(dǎo)通。參考接地端(122)的電路實現(xiàn)了電流源(100)，該電流源的目的是從晶體管MH(88)的柵極(102)中排放電流以使它切斷。
浮動電流源(121)主要包括由DZP(115)表示的齊納電路、由MI(117)表示的高壓晶體管以及電阻器R1(116)。這些部件都由稱為FPS的浮動電源(118)供電，F(xiàn)PS的(-)端連接到高壓電源HV(101)。FPS電源(118)具有大約10伏特的幅值。部件DZP(115)表示具有連接到端子GND(100)的控制塊的可編程齊納電路，其功能是將VGS電壓MI(117)保持在一定的可編程值上，由此依據(jù)該應(yīng)用的特定算法進行控制以將電流注入到晶體管MH(88)的柵極(102)。必需強調(diào)的是對齊納電路(115)的控制決定了在MI(117)中流動的電流值。具體地說，可以在齊納電路DZP(115)中產(chǎn)生一種電壓值但不使該電流在MI(117)中流動。通常電阻器R1(116)必需具有較高的值，它的功能是使DZP電路(115)極化并將浮動電流源(121)設(shè)定在從電壓之和HV+V(FPS)中得出的電位上。
在將電流注入到晶體管MH(88)的柵極(102)的過程中，晶體管MI(107)用作電流源，塊(122)的轉(zhuǎn)換開關(guān)CH1(119)打開，晶體管M5(120)對MH(88)的柵極沒有任何影響。在從MH(88)的柵極(102)排放電流的過程中，調(diào)整DZP(115)的值以降低在MI(88)中的流動的電流或使該電流為零。當MH(88)切斷(88)時，啟動參考接地的電流源(122)。開關(guān)CH1(119)切斷，晶體管M5(120)開始從MH(88)的柵極(102)排放電流，由此如所需要的那樣將其切斷。
權(quán)利要求
1．一種通用的且可編程的智能功率IC，以提供開關(guān)功率單元、它們的驅(qū)動和保護以及其它所需的電路以控制、放大和采樣輸出的變化以滿足更大范圍的應(yīng)用要求，其特征在于a)包括基于關(guān)聯(lián)的NMOS FET旨在形成包含有或沒有“智慧”的功率集成電路(PIC)的陣列，其中所說的NMOS結(jié)構(gòu)在簡單的模式中應(yīng)用特定的設(shè)計，并能夠執(zhí)行智能功率IC所要求的不同的功能。b)提供新穎的電路布局以使PIC的控制和功率信號處理僅采用其中所說的NMOS結(jié)構(gòu)及在相同的單板電路之中或該電路之外的相連的無源部件；c)應(yīng)用基于其中所說的NMOS的基本單元，其中該基本單元利用相關(guān)的FET，比如LDD或LDSD-NMOS或這兩者，或LDMOS或N溝道DMOS。
2．一種如權(quán)利要求1所定義的智能功率IC，借助如下方式通過其中所說的掩?？删幊痰闹悄芄β赎嚵兴鶎嵤゛)頂部金屬掩模設(shè)計，它形成了半定制的陣列NMOS結(jié)構(gòu)互連；b)旨在進行功率信號處理的所要求的電路的新穎的布局，應(yīng)用其中所說的互連的NMOS結(jié)構(gòu)關(guān)聯(lián)以定義加入在單元庫中的特定的功能，以便在更大范圍的應(yīng)用；以及c)完整的掩模設(shè)計以定義基于NMOS的且支持系統(tǒng)組合的基本關(guān)聯(lián)。
3．如權(quán)利要求1所定義的智能功率IC，通過適當配置其中所說的如在權(quán)利要求2中所定義的掩?？删幊痰闹悄芄β赎嚵蝎@得該智能功率IC的電路布局。這些電路包括a)在基于NMOS的限幅器和鉗位器中所要求的所說的整流器和其中所說的可編程的“齊納管”；b)其中基于所說的NMOS的電平移動器；c)其中基于所說的NMOS的電荷泵；以及d)其中基于所說的NMOS的自舉電路；e)其中基于所說的NMOS的電流源；并包括適當?shù)脑O(shè)計方法和模擬模塊。
4．如權(quán)利要求1所定義的智能功率IC，其特征在于基本關(guān)聯(lián)，并僅采用LDD或LDSD類型或這兩種類型或LDMOS或DMOS的一組NMOS晶體管，其包括a)靈活地互相連接的整組的NMOS結(jié)構(gòu)端子；b)連接到包括基本單元的基片的P+保護環(huán)；c)LDD類型的晶體管源極到基準保護環(huán)的連接；d)浮動型LDSD和LDMOS型晶體管源極；e)特殊的設(shè)計-允許漏極、柵極和源極端子局部互連；-使得容易通過在基本單元之間的列實現(xiàn)互連；以及-使得基本單元的關(guān)聯(lián)容易以通過適當?shù)幕ミB獲得更為復(fù)雜的電路。
5．應(yīng)用如在權(quán)利要求1和2中所定義的具有或沒有“智慧”的陣列的智能功率的應(yīng)用，采用如在權(quán)利要求2和3中所定義的新穎的布局以得到所需功率控制、切換和它們的驅(qū)動；采樣和保護；功率轉(zhuǎn)換和放大，這些陣列以標準的CMOS技術(shù)或要求附加的處理步驟或復(fù)雜的功率集成技術(shù)或特定的智能功率技術(shù)的其它的CMOS技術(shù)來制造，構(gòu)造這些陣列以便依據(jù)如在權(quán)利要求4中所定義的方法執(zhí)行如在權(quán)利要求3中所定義的許多功能，該方法能夠關(guān)聯(lián)在特定的結(jié)構(gòu)中的多個NMOS晶體管以及集成或沒有集成的無源元件，以便允許-實現(xiàn)表示不同的開關(guān)布局的許多功率轉(zhuǎn)換單元-高壓側(cè)；低壓側(cè)；傳輸元件；推挽；半橋；全橋、n-相橋以及其它的派生的布局；-實現(xiàn)驅(qū)動不同的功率轉(zhuǎn)換布局所需的不同的器件和電路；-實現(xiàn)為得到較好性能的功率轉(zhuǎn)換單元所需的采樣和保護電路；-相對于靜電放電以及鎖定的特性增加智能功率IC的穩(wěn)固性；以及-快速開發(fā)智能功率電路和微系統(tǒng)的原型。
6．LDD和LDSD型、N溝道、金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其中所說的柵極移動輕微摻雜的漏極-GSLDD，以及其中所說的柵極移動輕微摻雜的源極和漏極-GSLDSD，其相對于N-阱掩模邊緣其中所說的柵極-掩模移動以加大擊穿電壓，由此擴展其中所說的如在權(quán)利要求1,2,3,4和5中所定義的掩模可編程的智能功率陣列的應(yīng)用范圍，包括-完全標準的CMOS(N-阱、P基片、一個多晶硅層和至少兩個金屬層)相兼容；-用于所說的GSLDD的橫向平面結(jié)構(gòu)，通過將較高的雜質(zhì)濃度擴散埋入較低摻雜濃度的N-阱中形成所說的漏極；-在所說的GSLDD的所說的源極端和所說的基片之間的連接；-允許所說的GSLDD漏極處理較高電壓的特定的掩模設(shè)計；-用于所說的的GSLDSD的橫向平面結(jié)構(gòu)，通過將較高的雜質(zhì)濃度擴散埋入較低摻雜濃度的N-阱中形成所說的漏極和源極；-將所說的GSLDSD的所說的源極端與所說的基片隔離；-允許所說的GSLDSD漏極和源極處理較高電壓的特定的掩模設(shè)計；-應(yīng)用其中所說的柵極移動技術(shù)，使所說的柵極掩模與所說的N-阱橫向擴散周邊通路相對準，利用較低的雜質(zhì)濃度區(qū)所固有的降低的表面電場最大值，由此增加器件最大電壓額定值。
全文摘要
本發(fā)明涉及智能功率半定制設(shè)計的新策略,由此進行快速原型開發(fā),使用獨特的單元型關(guān)聯(lián)作為距陣結(jié)構(gòu)中的基本陣列,便利地設(shè)計為根據(jù)所需功能僅使用頂部金屬掩模易于被編程,從而實現(xiàn)用于交換、驅(qū)動、保護、放大、感測和控制的所有所需布局,能處理高電壓信號,及與微處理器、故障檢測和過程監(jiān)測的接口。
文檔編號H01L27/02GK1310883SQ00801020
公開日2001年8月29日 申請日期2000年4月28日 優(yōu)先權(quán)日1999年4月28日
發(fā)明者瑪麗亞·因內(nèi)斯·卡斯特羅·西瑪斯, 索羅·芬科, 安東尼奧·皮德羅·卡斯米羅, 皮德羅·曼當卡·桑托斯, 弗蘭克·赫曼·博倫斯, 卡洛斯·I·Z·曼瑪納 申請人:高等技術(shù)學院, 科技計算中心基金會