專利名稱：半導(dǎo)體電路裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體電路裝置，它在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)集成地構(gòu)造了一個電路元件，該電路元件具有至少一個控制端和一個第一及第二電極端，其中，所述的第一電極端由一個嵌入在所述半導(dǎo)體襯底內(nèi)的、且與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的連接槽和一個位于所述連接槽內(nèi)且為第二導(dǎo)電類型的、但比所述連接槽的摻雜更高的下部槽區(qū)構(gòu)成。本發(fā)明另外還涉及一種用于制造該半導(dǎo)體電路裝置的方法。
作為這種半導(dǎo)體電路裝置的例子，已知有具備多個控制端的、尤其是具有至少兩個門極端-也即一個高頻門極和至少一個控制門極-的MOS四極管和MOS五極管，它們借助VLSI工藝步驟(VLSI＝超大規(guī)模集成電路)以單個構(gòu)件或以高集成的形式被制造在半導(dǎo)體襯底上。尤其當(dāng)在汽車領(lǐng)域應(yīng)用這種MOS四極管時，要求適用的供電電壓為12V或更高?，F(xiàn)代的CMOS工藝制造方法通常只被設(shè)計用于制造供電電壓≤5V的半導(dǎo)體電路，并不能毫無問題地適用于具有更高供電電壓范圍的半導(dǎo)體電路。其主要的技術(shù)原因還在于太小的門極氧化物厚度，以及在用現(xiàn)代標準CMOS工藝制造的半導(dǎo)體電路中具有太低的漏極-槽-擊穿電壓，因此它不能毫無問題地適用于制造具有12V或更高供電電壓的MOS四極管和MOS五極管。
本發(fā)明的任務(wù)在于提供一種半導(dǎo)體電路裝置，尤其是一種具有多個控制端的半導(dǎo)體電路裝置，也即具有至少兩個門極端，其中一個是高頻門極，象在四極管或五極管中所提供的那樣，該高頻門極具有一個允許12V或更高供電電壓的第一電極端，本發(fā)明的任務(wù)還在于提供一種用于制造該半導(dǎo)體電路裝置的、執(zhí)行較為簡單的方法。
該任務(wù)的解決方案由權(quán)利要求1所給出的方法和權(quán)利要求4所給出的半導(dǎo)體電路裝置來解決。
根據(jù)本發(fā)明規(guī)定，所述構(gòu)造在半導(dǎo)體襯底的主表面內(nèi)的、被分配給所述第一電極端的第二導(dǎo)電型的下部槽區(qū)在所述至少一個控制端的第一導(dǎo)電型的槽區(qū)之前終止。
本發(fā)明的優(yōu)選改進方案由從屬權(quán)利要求給出。
本發(fā)明的其它特征、優(yōu)點和有益性由下面對本發(fā)明的實施例的說明給出。其中
圖1示出了本發(fā)明一種優(yōu)選實施例的簡要剖視圖；以及圖2示出了本發(fā)明實施例的被放大的部分視圖。
按照本發(fā)明尤其優(yōu)選的實施例，圖1所示的半導(dǎo)體電路裝置包括一個高頻MOS四極管，以作為集成半導(dǎo)體電路的電路元件。它是按照標準CMOS工藝方法制造的，作為公知常識，假定該方法是利用一種由p導(dǎo)電型的硅(p摻雜＝按照該定義的第一導(dǎo)電型)組成的半導(dǎo)體襯底1，其中，所述被集成地構(gòu)造的電路元件具有至少兩個由位于門極電介質(zhì)12上的多晶硅6組成的控制端，也即一個具有溝道區(qū)VT1的高頻門極G1和一個具有溝道區(qū)VT2且被中間區(qū)隔開的控制門極G2；一個第一電極端，也即漏極端D；以及一個第二電極端，也即源極端S(由源極So和襯底端子Su組成)。布置在多門極G1和G2之下的溝道區(qū)VT1和VT2可以通過不同的溝道注入進行不同的摻雜，也即譬如分別進行n或p摻雜。在襯底1內(nèi)通過摻雜構(gòu)成的p區(qū)2被用作p阱，而嵌入在其中的p+區(qū)被用作襯底端子。參考符號3、4和5表示分別位于源極區(qū)、漏極區(qū)和中間區(qū)內(nèi)的低摻雜n-LDD區(qū)(LDD＝輕微摻雜的漏極)。在門極G1和G2的側(cè)邊構(gòu)造了由合適的電介質(zhì)組成的間距保持器7(所謂的隔離層)，參考符號8、9、11表示在源極端S內(nèi)、漏極端D內(nèi)和兩個門極之間的中間區(qū)內(nèi)的被n+摻雜的接觸區(qū)，其中，象在附圖中所示的一樣，源極S和中間區(qū)的接觸區(qū)8、9和11通過隔離層7同有關(guān)的門極或溝道隔開。通過借助掩模進行合適的調(diào)節(jié)，可以在門極G2或溝道和漏極端D之間調(diào)節(jié)出更大的間隔。門極端G1和G2部分地或也可以全部地利用n+摻雜進行注入。p槽2在位于門極G2和漏極端D的被n+摻雜的接觸區(qū)11之間的區(qū)域內(nèi)終止。
R表示高歐姆電阻。
圖2用放大的部分視圖詳細地示出了本發(fā)明漏極結(jié)構(gòu)的細節(jié)，利用它可以實現(xiàn)提高漏極-槽-擊穿電壓。在大多數(shù)應(yīng)用中，通過該結(jié)構(gòu)相對于普通標準CMOS漏極結(jié)構(gòu)而得以提高的連接電阻無論如何也不會有缺點，因為譬如位于調(diào)諧器中的四極管的輸出端是被高電阻地進行連接的。除了提高的耐壓性之外，該漏極結(jié)構(gòu)還提供了較小的輸出電容C0SS和特性增益。因此，該漏極結(jié)構(gòu)還優(yōu)選地應(yīng)用在如下的四極管中，即其標準漏極結(jié)構(gòu)的耐壓性是足夠的，但被用于高頻的應(yīng)用。在此，圖2詳細示出的本發(fā)明漏極結(jié)構(gòu)的特征在于，所述第二門極端G2的p導(dǎo)電型槽區(qū)2在所述漏極端D的被n+摻雜的接觸區(qū)11之前終止，其中所述的接觸區(qū)11被嵌入在所述第二導(dǎo)電型n的、被構(gòu)造在半導(dǎo)體襯底1的主表面內(nèi)的連接區(qū)(n摻雜的LDD)4中。
參考符號表1 半導(dǎo)體襯底2 p區(qū)3，4，5低摻雜的n-LDD區(qū)6 多晶硅7 隔離層8，9，11 n+摻雜的接觸區(qū)10 硅化物區(qū)12 門極電介質(zhì)13 多門極14 TEOS-SiO2-層G1 高頻門極G2 控制門極D 漏極端S 源極端VT1，VT2 溝道區(qū)
權(quán)利要求
1.用于制造半導(dǎo)體電路裝置的方法，所述的半導(dǎo)體電路裝置在第一導(dǎo)電類型的半導(dǎo)體襯底(1)內(nèi)集成地構(gòu)造了一個電路元件，該電路元件具有至少一個控制端(G1，G2)和一個第一(D)及第二電極端(S)，其中，所述的第一電極端(D)由一個嵌入在所述半導(dǎo)體襯底內(nèi)的、且與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的連接槽和一個位于所述連接槽內(nèi)且為第二導(dǎo)電類型的、但比所述連接槽的摻雜更高的下部槽區(qū)構(gòu)成，其特征在于所述構(gòu)造在半導(dǎo)體襯底的主表面內(nèi)的、被分配給所述第一電極端(D)的第二導(dǎo)電型的下部槽區(qū)在所述至少一個控制端的第一導(dǎo)電型的槽區(qū)之前終止。
2.如權(quán)利要求1所述的方法，其特征在于所述半導(dǎo)體電路裝置被構(gòu)造為具有至少兩個控制端的分立構(gòu)件。
3.如權(quán)利要求1或2所述的方法，其特征在于所述半導(dǎo)體電路裝置表現(xiàn)為具有至少兩個控制端的高頻晶體管。
4.半導(dǎo)體電路裝置，它在第一導(dǎo)電類型的半導(dǎo)體襯底(1)內(nèi)集成地構(gòu)造了一個電路元件，該電路元件具有至少一個控制端(G1，G2)和一個第一(D)及第二電極端(S)，其中，所述的第一電極端(D)由一個嵌入在所述半導(dǎo)體襯底內(nèi)的、且與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的連接槽和一個位于所述連接槽內(nèi)且為第二導(dǎo)電類型的、但比所述連接槽的摻雜更高的下部槽區(qū)構(gòu)成，其特征在于所述構(gòu)造在半導(dǎo)體襯底的主表面內(nèi)的、被分配給所述第一電極端(D)的第二導(dǎo)電型的下部槽區(qū)在所述至少一個控制端的第一導(dǎo)電型的槽區(qū)之前終止。
5.如權(quán)利要求4所述的半導(dǎo)體電路裝置，其特征在于所述半導(dǎo)體電路裝置被構(gòu)造為具有至少兩個控制端的分立構(gòu)件。
6.如權(quán)利要求4或5所述的半導(dǎo)體電路裝置，其特征在于所述半導(dǎo)體電路裝置表現(xiàn)為具有至少兩個控制端的高頻晶體管。
全文摘要
本發(fā)明涉及一種半導(dǎo)體電路裝置，它在第一導(dǎo)電類型的半導(dǎo)體襯底(1)內(nèi)集成地構(gòu)造了一個電路元件，該電路元件具有至少一個控制端(G1，G2)和一個第一(D)及第二電極端(S)，其中，所述的第一電極端(D)由一個嵌入在所述半導(dǎo)體襯底內(nèi)的、且與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的連接槽和一個位于所述連接槽內(nèi)且為第二導(dǎo)電類型的、但比所述連接槽的摻雜更高的下部槽區(qū)構(gòu)成。本發(fā)明的其特征在于所述構(gòu)造在半導(dǎo)體襯底的主表面內(nèi)的、被分配給所述第一電極端(D)的第二導(dǎo)電型的下部槽區(qū)在所述至少一個控制端的第一導(dǎo)電型的槽區(qū)之前終止。
文檔編號H01L29/78GK1402882SQ00816423
公開日2003年3月12日 申請日期2000年11月30日 優(yōu)先權(quán)日1999年11月30日
發(fā)明者C·赫朱姆, K·-H·米勒, U·克魯貝恩 申請人:因芬尼昂技術(shù)股份公司