專利名稱：集成電路封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及集成電路，具體地說本發(fā)明涉及集成電路封裝。
背景技術(shù)：
集成電路(IC)由通過導(dǎo)電連接鏈接在一起的電子元器件組成以形成一個或多個功能電路。通常，集成電路形成在稱作芯片或電路小片的一片硅中。硅片可以在晶片中形成，晶片是具有表面的一片硅，它經(jīng)一系列加工步驟形成相同的集成電路圖案。借助晶片表面中用作小方塊之間的邊界的位置線也叫鋸線的重復(fù)圖案，將集成電路互相分開。在每個電路小片中形成一個集成電路。在制作過程的一個階段，小方塊被沿著位置線從晶片切為小方塊(切開)，并且每個電路小片與襯底焊接在一起形成集成電路封裝。
襯底是一個相對較平并且剛性的結(jié)構(gòu)，它為集成電路封裝中的電路小片(die)提供機(jī)械支撐，并且向和從集成電路發(fā)送信號，同時也能傳遞在集成電路工作期間產(chǎn)生的熱量。襯底也可以稱作載體。襯底中包括導(dǎo)線，這些導(dǎo)線連接到電路小片上的各焊接區(qū)以便該集成電路可以與集成電路封裝中的其它電路和連接到集成電路封裝的電路交換信號。附加元件，諸如較難包括在集成電路中的電阻器和電容器，可以被附于集成電路封裝的頂部或底部。集成電路封裝可以應(yīng)用于包含互連的集成電路封裝系統(tǒng)的電路板裝配件中以形成電子裝置，比如計算機(jī)或蜂窩電話。
把電路小片焊接到集成電路封裝中的襯底的一種方法叫做倒裝芯片焊接法。倒裝芯片焊接法中一種方案通常已知為控制熔塌芯片連接法或C4法。在倒裝芯片焊接法中，當(dāng)它們在晶片中連接在一起時，焊接塊放在小方塊的焊接區(qū)上。此后，將晶片分割成分開的小方塊。并每個電路小片翻轉(zhuǎn)或倒轉(zhuǎn)，與襯底上的焊接區(qū)或焊料塊的相應(yīng)的圖案對準(zhǔn)。然后進(jìn)行第二道回流工序，以將焊塊接合在一起，在電路小片和襯底之間形成一系列焊料柱。焊料柱在電路小片中的集成電路與襯底之間起著導(dǎo)電連接或引線的作用，借此發(fā)送I/O信號以及供給電源。
由于微電子產(chǎn)品向更大的集成度，增加的功能性，提高的性能方向發(fā)展，封裝技術(shù)的復(fù)雜性成正比例增長。比如，硅的加工向越來越精細(xì)的特征尺寸的進(jìn)展，使得微處理器的設(shè)計能夠?qū)崿F(xiàn)更高的系統(tǒng)時鐘速度和更快的上升時間。
結(jié)果，集成電路，如處理器芯片，和襯底之間的集成度以及互連密度急劇增加。從而，隨著互連密度的增加，將集成電路耦合到襯底用于與外部裝置的電氣和物理連接提出了不斷增強(qiáng)的挑戰(zhàn)。
出于上述原因以及下文所述的其他一些原因，現(xiàn)有技術(shù)需要一種具有提高的互連密度的新襯底技術(shù)，而這些原因?qū)τ诒绢I(lǐng)域的技術(shù)人員來說，一旦閱讀和理解本發(fā)明的說明書，就能明白。
發(fā)明概要上文中提到的有關(guān)集成電路封裝的問題以及其他問題將由本發(fā)明解決，并通過閱讀和研究下面的詳細(xì)說明來得以理解。
在一個實(shí)施方案中，一種集成電路封裝包括一集成電路電路小片，一有機(jī)多層襯底和T-形導(dǎo)電管腳。有機(jī)多層襯底包括電介質(zhì)基底層，以及分別制造在電介質(zhì)基底層的頂部和底部的第一導(dǎo)體層，第一電介質(zhì)層和第二導(dǎo)體層。T-形導(dǎo)電管腳焊接在位于襯底底部的最靠外的導(dǎo)體層上。
在另一個實(shí)施方案中，微處理器封裝包括一個微處理器電路小片，一個有機(jī)多層襯底和T-形導(dǎo)電管腳。有機(jī)多層襯底包括一個電介質(zhì)基底層，制造在電介質(zhì)基底層頂部和底部上的第一導(dǎo)體層，制造在第一導(dǎo)體層上的第一電介質(zhì)層，制造在第一電介質(zhì)層上的第二導(dǎo)體層，制造在第二導(dǎo)體層上的第二電介質(zhì)層，以及制造在第二電介質(zhì)層上的第三導(dǎo)體層。因此，有機(jī)多層襯底具有至少11層，其中的六層是導(dǎo)體材料。T-形導(dǎo)電管腳焊接在位于襯底底部上的第三導(dǎo)體層上。
在另一個實(shí)施方案中，提供了一種集成電路襯底的制作方法。該方法包括在基底電介質(zhì)層上形成第一導(dǎo)電層，在第一導(dǎo)電層上形成第一電介質(zhì)層，利用激光穿過第一內(nèi)部電介質(zhì)層形成第一通道以暴露第一導(dǎo)電層，以及在第一內(nèi)部電介質(zhì)層上形成第二導(dǎo)電層。第二導(dǎo)電層覆蓋第一通道的內(nèi)表面以形成穿過第一電介質(zhì)層的導(dǎo)電通路。
附圖簡述

圖1是本發(fā)明的集成電路封裝的透視圖；圖2是圖1的集成電路封裝的一個實(shí)施方案的截面圖；
圖3是圖1的集成電路封裝的另一個實(shí)施方案的截面圖；以及圖4是圖1的集成電路封裝的另一個實(shí)施方案的截面圖。
發(fā)明詳述下文中，參照附圖對優(yōu)選實(shí)施方案進(jìn)行詳細(xì)說明，這些附圖是本發(fā)明的一部分，附圖中圖示了可以實(shí)現(xiàn)本發(fā)明的特定優(yōu)選實(shí)施方案。對這些實(shí)施方案進(jìn)行足夠詳細(xì)的說明，以使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明，同時也應(yīng)理解，可以應(yīng)用其他的實(shí)施方案，在不偏離本發(fā)明的思想和范圍的情況下，可以進(jìn)行邏輯、機(jī)械和電氣方面的改變。因此，下文的詳細(xì)說明不是限制性的，而本發(fā)明的范圍則僅由權(quán)利要求來定義。
圖1圖示了集成電路封裝100經(jīng)簡化的透視圖。該封裝包括至少一個集成電路小片102和襯底104。襯底包括大量的導(dǎo)電管腳106，這些管腳從襯底向下延伸，并提供用于電連接至外部器件。圖示的封裝具有幾個有利特征，下文中將對其更詳細(xì)地說明。特別是，與互連管腳插入襯底的封裝相比，此處說明的互連管腳能夠提供增加的導(dǎo)體布線空間。
圖2是本發(fā)明一個實(shí)施方案的局部剖面圖。襯底104包括多個層，這些層一起形成一個公共結(jié)構(gòu)(common structure)。在一個實(shí)施方案中，襯底包括一個有機(jī)基底電介質(zhì)層110。在基底電介質(zhì)層的頂部是一層導(dǎo)體材料112，比如銅。導(dǎo)體層112上覆蓋電介質(zhì)材料第一內(nèi)層114。在電介質(zhì)材料第一內(nèi)層114頂部提供第二導(dǎo)電層116。制造在第二導(dǎo)電層116頂部上的電介質(zhì)材料第二內(nèi)層118由第三導(dǎo)電層120覆蓋。第三導(dǎo)電層可以是一個外層，上面覆蓋有焊料掩模122，以控制焊料的放置。同樣，在基底電介質(zhì)層110的底部上提供相同的導(dǎo)體-電介質(zhì)-導(dǎo)體-電介質(zhì)-導(dǎo)體。
導(dǎo)電層被圖形化以形成導(dǎo)電軌跡或通路。穿過基底電介質(zhì)層的多個導(dǎo)體層的互連通過被鍍通孔(PTH)124來實(shí)現(xiàn)。在一個實(shí)施方案中的被鍍通孔是使用鉆孔或激光切割基底層、第一導(dǎo)體層和電介質(zhì)層的孔形成的。當(dāng)?shù)诙?dǎo)電層116形成時，通孔被鍍上導(dǎo)體?？梢栽诘谝?、第二和第三導(dǎo)電層之間提供附加的被鍍通道126。PTH和通道，兩者都用于方便封裝導(dǎo)體布線。
傳統(tǒng)上，利用光刻技術(shù)在襯底中制作通道。使用光刻技術(shù)有兩個缺點(diǎn)，這兩個缺點(diǎn)最終妨礙了襯底中高密度互連的形成。首先，是通道尺寸的限制。當(dāng)?shù)竭_(dá)更小的通道尺寸時，商用中光敏材料具有受限的分辨率。第二是光敏材料的機(jī)械性能、水汽吸收能力和介電常數(shù)的組合的限制。在本發(fā)明中，應(yīng)用激光打孔技術(shù)可以克服現(xiàn)有技術(shù)的局限性。
激光技術(shù)能夠產(chǎn)生減小到直徑10微米甚至更小的通道尺寸。相比之下，光刻材料可限制在50～60微米的通道。而且，激光技術(shù)可以使跳躍通道(skip vias)成為可能。跳躍通道用于連接被第三層隔開的兩個導(dǎo)電層，如圖4所示。跳躍通道174跳過中間導(dǎo)電層116連接了導(dǎo)電層112和120。導(dǎo)電層116具有形成在跳躍通道所在的地方的一個間隙區(qū)，該間隙區(qū)防止導(dǎo)電層116和通道之間的電接觸。這樣，跳躍通道可用于減低布線密度，節(jié)省了實(shí)地空間(real estate)以及減小線圈電感。此外，可以增加非光學(xué)敏感電介質(zhì)材料作為一種可選電介質(zhì)材料?？梢允褂蒙逃玫某杀颈仁褂霉饪坦に嚨姆庋b中使用的電介質(zhì)材料低的幾種電介質(zhì)材料。
加工過程中，在基底電介質(zhì)層110上形成第一導(dǎo)電層112。這個加工過程可以由提供商來處理。這樣，就可以提供具有預(yù)附導(dǎo)電層的基底電介質(zhì)層。第一導(dǎo)電層被圖形化以形成所希望的互連或軌跡。然后，在圖形化的第一導(dǎo)體上形成第一內(nèi)部電介質(zhì)層114。接著形成用于被鍍通孔124的通道。這些通道可以用機(jī)械鉆孔或用激光切割形成。在襯底的各側(cè)形成第二導(dǎo)電層116。這些層覆蓋了通道的內(nèi)表面以形成穿過襯底的導(dǎo)電通路。被鍍通道具有一個填有環(huán)氧樹脂或其他類似材料的內(nèi)芯。事實(shí)上填充材料可以是絕緣材料或是導(dǎo)電材料。在第二導(dǎo)電層上建立第二涂層。也就是說，提供第二淀積工序以增加第二導(dǎo)體層的厚度以及覆蓋被鍍通孔的末端。覆蓋被鍍通孔末端為第二通道126做好準(zhǔn)備，下文中將加以說明。然后，圖形化第二導(dǎo)電層以形成所選擇的軌跡。
之后在第二導(dǎo)電層上形成第二絕緣層118，并且形成第三導(dǎo)電層120。利用激光穿過第二絕緣層和第三導(dǎo)電層切割一個小通道126，通道126將第二導(dǎo)電層暴露了出來。同樣，可以打孔將底下的第一導(dǎo)電層暴露出來。見圖3，示出以與通孔126堆疊的方式形成的通道170，以及位于第一和第二導(dǎo)電層之間的通道172。第二次鍍操作用于涂敷通道上并形成導(dǎo)電通路。然后圖形化第三導(dǎo)電層。
覆蓋被鍍通孔的末端使第二通道基本上放置為與被鍍通孔成一直線。通過以這種方式堆疊通道可以減低布線擁擠。
上面說明的“電介質(zhì)-導(dǎo)電體夾層結(jié)構(gòu)”是襯底的一個實(shí)施方案。其他分層襯底也已予以考慮。比如，可以提供與基底電介質(zhì)層不對稱的襯底。
在一個實(shí)施方案中，基底電介質(zhì)層110由玻璃增強(qiáng)材料組成。第一和第二中間電介質(zhì)層可以包含兩個環(huán)氧樹脂構(gòu)成層。
導(dǎo)電互連管腳130固定在襯底104的底部132上。如圖中所示，管腳是T形的并具有一個平的頭部134。在一個實(shí)施方案中，管腳是用焊料材料固定到第三導(dǎo)電層120上的。在一個實(shí)施方案中，焊接材料由PbSn合金組成。但是，焊料也可以是別的合金，比如但不局限于PbSn，AgSn或SbSn合金。這種結(jié)構(gòu)與傳統(tǒng)的管腳附著技術(shù)是不同的。例如，以提供的陶瓷襯底具有銅焊到襯底的管腳。而且，一般的有機(jī)多層襯底使用打入襯底的容納管腳的孔。也就是說管腳插入孔中并附于一個或多個導(dǎo)電層上。本發(fā)明中襯底的不同之處在于，提供具有多個導(dǎo)體層的有機(jī)襯底，管腳焊在最外邊的導(dǎo)電層上。上文已提到，與互連管腳插入襯底的封裝相比，這里說明的互連管腳提供增加的導(dǎo)體布線空間。
在另一個實(shí)施方案中，可以將SnAg共熔焊料用于管腳接合。而在又一個實(shí)施方案中，研究表明可以選擇SnSb焊料。
除了上文中描述的特征外，可以在提供在外部導(dǎo)電層120上的襯墊上添加去耦電容器150(電容器的電連接沒有在圖2中示出)。電容器位于連接插腳之間，以提供用于集成電路的瞬時充電保護(hù)。傳統(tǒng)的封裝不在襯底管腳側(cè)設(shè)置電容器。然而，通過提供襯墊用于管腳的安裝，也可以提供焊料墊用于在封裝的管腳側(cè)上的電容器或其他元件。
如上文所述，采用倒裝芯片工藝將集成電路小片102附于襯底104的頂部。該電路小片102可以是任何類型的電路，但是在一個實(shí)施方案中是微處理器電路。正如本領(lǐng)域的技術(shù)人員所熟知的，芯片經(jīng)翻轉(zhuǎn)，或倒轉(zhuǎn)，并與襯底上的焊接區(qū)或焊接塊的圖形對準(zhǔn)。采取回流處理將電路小片上的焊塊接合形成一連串的芯片和襯底之間的焊料柱。焊料柱在電路小片中的集成電路和襯底之間起到電連接或引線的作用，通過這些連接，可以發(fā)送I/O信號。
結(jié)論提供了一種包括多層有機(jī)襯底的集成電路封裝。襯底具有提供在隔離的導(dǎo)電層之間具有導(dǎo)電通道。導(dǎo)電通道是用激光切割穿過把導(dǎo)電層分離的電介質(zhì)層以及用機(jī)械打孔以連接內(nèi)部核心層來形成的。形式為T形管腳的外部互連被焊接在集成電路封裝的襯底上?？梢杂玫寡b芯片技術(shù)將集成電路附于襯底上。
雖然這里已經(jīng)圖示并說明了具體實(shí)施方案，但本領(lǐng)域的技術(shù)人員應(yīng)理解，出于達(dá)到相同目標(biāo)的任何布置可以替換所示的具體實(shí)施方案。本申請意在覆蓋本發(fā)明的任何配合或修改。因此，顯然本發(fā)明僅僅由權(quán)利要求和其等價聲明限定。
權(quán)利要求
1.一種集成電路封裝，包括一集成電路電路小片；一有機(jī)多層襯底，包括，一電介質(zhì)基底層，分別制造在該電介質(zhì)基底層頂部和底部上的第一導(dǎo)體層，第一電介質(zhì)層和第二導(dǎo)體層；以及焊接在位于襯底底部最外部導(dǎo)體層上的T-形導(dǎo)電管腳。
2.權(quán)利要求1的集成電路封裝，其中襯底還包括穿過電介質(zhì)基底層、第一導(dǎo)體層和第一電介質(zhì)層的被鍍通孔，該被鍍通孔在第一和第二末端由第二導(dǎo)體層覆蓋。
3.權(quán)利要求2的集成電路封裝，其中被鍍通孔具有填滿環(huán)氧樹脂材料的內(nèi)芯。
4.權(quán)利要求2的集成電路封裝，其中襯底還包括穿過第一電介質(zhì)層的導(dǎo)電通道，該導(dǎo)電通道通過用激光切割穿過第一電介質(zhì)層的孔并用導(dǎo)體材料鍍該激光切割孔形成。
5.權(quán)利要求1的集成電路封裝，其中T-形導(dǎo)電管腳用包括或PbSn、AgSn或SbSn的焊料焊接。
6.權(quán)利要求1的集成電路封裝，還包括耦合到位于襯底底部的最靠外的導(dǎo)體層的電容器。
7.權(quán)利要求1的集成電路封裝，其中有機(jī)多層襯底還包括在第二導(dǎo)體層上方形成的第二電介質(zhì)層；在第二電介質(zhì)層上方形成的第三導(dǎo)體層；在第二和第三導(dǎo)體層之間形成的第一激光通道；以及在第一和第三導(dǎo)體層之間形成的第二激光通道。
8.權(quán)利要求7的集成電路封裝，還包括在第一和第三導(dǎo)體層之間形成的跳躍通道，該跳躍通道電耦合第一和第三導(dǎo)體層而不電耦合第二導(dǎo)體層。
9.一種微處理器封裝，包括一有機(jī)多層襯底，包括，一電介質(zhì)基底層，制造在電介質(zhì)基底層頂部和底部上的第一導(dǎo)體層，制造在第一導(dǎo)體層上的第一電介質(zhì)層，制造在第一電介質(zhì)層上的第二導(dǎo)體層，制造在第二導(dǎo)體層上的第二電介質(zhì)層，以及制造在第二電介質(zhì)層上的第三導(dǎo)體層，該有機(jī)多層襯底由此具有至少11層；焊接到位于襯底底部上的第三導(dǎo)體層的T-形導(dǎo)電管腳；以及焊接到位于襯底頂部上的第三導(dǎo)體層的微處理器電路小片。
10.權(quán)利要求9的微處理器封裝，其中襯底還包括穿過電介質(zhì)基底層、第一導(dǎo)體層和第一電介質(zhì)層的被鍍通孔，該被鍍通孔在第一和第二末端由第二導(dǎo)體層覆蓋。
11.權(quán)利要求10的微處理器封裝，其中被鍍通孔具有填滿環(huán)氧樹脂材料的內(nèi)芯。
12.權(quán)利要求10的微處理器封裝，其中襯底還包括穿過第二電介質(zhì)層的導(dǎo)電通道，該導(dǎo)電通道通過用激光切割穿過第二電介質(zhì)層的孔并用導(dǎo)體材料鍍該激光切割孔形成。
13.權(quán)利要求9的微處理器封裝，其中導(dǎo)電通道基本上與被鍍通孔成一直線。
14.權(quán)利要求9的微處理器封裝，其中T-形導(dǎo)電管腳用包括AgSn、PbSn或SbSn合金的焊料進(jìn)行焊接。
15.權(quán)利要求9的微處理器封裝，還包括形成在第一和第三導(dǎo)體層之間的跳躍通道，該跳躍通道電耦合第一和第三導(dǎo)體層而不電耦合第二導(dǎo)體層。
16.一種微處理器封裝，包括一個有機(jī)多層襯底，包括，一電介質(zhì)基底層，制造在電介質(zhì)基底層的頂部和底部上的第一導(dǎo)體層，制造在第一導(dǎo)體層上的第一電介質(zhì)層，制造在第一電介質(zhì)層上的第二導(dǎo)體層，制造在第二導(dǎo)體層上的第二電介質(zhì)層，制造在第二電介質(zhì)層上的第三導(dǎo)體層，該有機(jī)多層襯底由此具有至少11層，穿過電介質(zhì)基底層、第一導(dǎo)體層和第一電介質(zhì)層的被鍍通孔，被鍍通孔在第一和第二末端被第二導(dǎo)體層覆蓋，穿過第二電介質(zhì)層的導(dǎo)電通道，該導(dǎo)電通道通過用激光切割穿過第二電介質(zhì)層的孔并用導(dǎo)體材料鍍該激光切割孔形成；焊接到位于襯底底部的第三導(dǎo)體層的T-形導(dǎo)電管腳；以及焊接到位于襯底頂部的第三導(dǎo)體層的微處理器電路小片。
17.權(quán)利要求16的微處理器封裝，其中T-形導(dǎo)電管腳用包括AgSn、PbSn或SbSn合金的焊料進(jìn)行焊接。
18.權(quán)利要求16的微處理器封裝，還包括耦合到位于襯底底部的第三導(dǎo)體層的電容器。
19.一種制造集成電路襯底的方法，該方法包括在基底電介質(zhì)層上形成第一導(dǎo)電層；圖形化第一導(dǎo)電層以形成所希望的互連；在圖形化的第一導(dǎo)電層上形成第一內(nèi)部電介質(zhì)層；形成穿過基底電介質(zhì)層、第一導(dǎo)電層和第一內(nèi)部電介質(zhì)層的第一通道；涂敷材料導(dǎo)體的第一涂層以在第一內(nèi)部電介質(zhì)層上形成第二導(dǎo)電層，該第二導(dǎo)電層覆蓋第一通道的內(nèi)表面以形成穿過襯底的導(dǎo)電通路；用環(huán)氧樹脂填滿被鍍通道的內(nèi)芯；在第一涂層上面涂敷材料導(dǎo)體第二涂層以增加第二導(dǎo)體層的厚度并覆蓋填充的被鍍通孔的末端；圖形化第二導(dǎo)電層以形成所希望的互連；在圖形化的第二導(dǎo)電層上形成第二內(nèi)部電介質(zhì)層；用激光形成穿過至少一個第二內(nèi)部電介質(zhì)層的第二通道；涂敷導(dǎo)電材料以在第二內(nèi)部電介質(zhì)層上形成第三導(dǎo)電層，該第三導(dǎo)電層覆蓋第二通道的內(nèi)表面，以形成穿過第二內(nèi)部電介質(zhì)層的導(dǎo)電通路；圖形化第二導(dǎo)電層以形成所希望的互連和管腳焊接區(qū)；以及將T-形互連管腳焊接到管腳焊接區(qū)，以便從集成電路襯底向下延伸。
20.權(quán)利要求19的方法，其中第一和第二通道基本上對準(zhǔn)。
21.權(quán)利要求20中的方法，其中圖形化第二導(dǎo)電層包括圖形化鄰近管腳焊接區(qū)的電容器的焊接區(qū)。
22.一種制造集成電路襯底的方法，該方法包括在基底電介質(zhì)層上形成第一導(dǎo)電層；在第一導(dǎo)電層上形成第一電介質(zhì)層；用激光形成穿過第一內(nèi)部電介質(zhì)層的第一通道，以暴露第一導(dǎo)電層；以及在第一內(nèi)部電介質(zhì)層上形成第二導(dǎo)電層，該第二導(dǎo)電層覆蓋第一通道的內(nèi)表面以形成穿過第一電介質(zhì)層的導(dǎo)電通路。
23.權(quán)利要求22的方法，還包括在第二導(dǎo)電層上形成第二電介質(zhì)層；用激光形成穿過第二內(nèi)部電介質(zhì)層的第二通道以暴露第二導(dǎo)電層；以及在第二內(nèi)部電介質(zhì)層上形成第三導(dǎo)電層，該第三導(dǎo)電層覆蓋第二通道的內(nèi)表面以形成穿過第二電介質(zhì)層的導(dǎo)電通路。
24.權(quán)利要求23的方法，其中第一和第二通道基本上對準(zhǔn)。
全文摘要
提供一種包含多層有機(jī)襯底的集成電路封裝。該襯底具有提供在隔離的導(dǎo)體層之間的導(dǎo)電通道。該通道是用激光切穿將導(dǎo)體層隔離的電介質(zhì)層而形成的。形狀為T－形管腳的外部互連被焊接在集成電路封裝的襯底上?？梢圆捎玫寡b芯片技術(shù)把集成電路附在襯底上。
文檔編號H01L23/12GK1433574SQ00818788
公開日2003年7月30日 申請日期2000年12月4日 優(yōu)先權(quán)日1999年12月2日
發(fā)明者B·?？寺? H·阿茲米 申請人:英特爾公司