專利名稱：電可擦可編程只讀存儲器單元及其制造方法
技術領域：
本發(fā)明是有關于一種半導體存儲元件，特別是有關于一種利用硅的局部氧化制造過程(LOCOS)以形成尖點，使電子移除更為便捷的一種電可擦可編程只讀存儲器單元及其制造方法。
電可擦可編程只讀存儲器(Electrical Erasable ProgrammableRead Only Memory，其后以EEPROM簡稱之)為現(xiàn)今信息電子產品所廣泛采用的存儲元件，一般是以浮置柵極(floating gate)晶體管結構所構成；為清楚起見，在此，請參考第1圖所示現(xiàn)有的EEPROM單元，是設置于一硅基板10上，且于其內形成有一源極11，一漏極15，以及溝道(channel)13。在漏極15上方的硅基板10表面上方則依序為一薄氧化層(thin oxide)12，一浮置柵極14，一介電層18，以及一控制柵極(control gate)16，在控制柵極16與硅基板10的表面則形成有一氧化硅層19與場氧化層FOX，以作絕緣之用。
如第1圖所示，此現(xiàn)有的EEPROM單元是靠通過該薄氧化層12，其厚度約8~10nm的福勒-諾爾德哈姆(Fowler-Nordheim F-N)隧道效應(tunneling effect)而進行寫入程序與擦除數據的動作。當進行程序化(program)以擦除數據時，是施加一高電壓于此組件的控制柵極16與漏極15間；此時加至控制柵極16的高電壓是因電容耦合至浮置柵極14，因而在薄氧化層12處產生高電場，使得電子因隧道效應而由漏極15穿過該薄氧化層12注入該浮置柵極14。反之，要寫入數據時，則施加一高電壓于漏極區(qū)15，且此控制柵極16與硅基板10接地，同樣的，由于電容耦合作用，因此薄氧化層12處產生高電場，使得電子因隧道效應而由浮置柵極14穿過該薄氧化層12注入該漏極15。
然而，這種EEPROM單元在進行程序化而寫入數據的操作時，往往必須要提供高的電壓；并且，很顯然的，其制造過程并非自對準制造過程(self-aligned)，因而降低組件的集成度。同時，將電子注入浮動柵所需的電壓比將電子移出浮動柵所需的電壓高，這主要是因為浮動柵與基板的平坦度不同所造成。故若希望降低組件的操作電壓，首先必須改善(降低)電子注入浮動柵時所需電壓。
有鑒于此，本發(fā)明的一個目的在于提供一種電可擦可編程只讀存儲器單元及其制造方法，其制造過程為自對準，且與現(xiàn)今半導體制造過程的兼容性高。
本發(fā)明的另一目的在于提供一種電可擦可編程只讀存儲器單元及其制造方法，其儲存器單元能夠具有低電壓操作的特性。
本發(fā)明的目的可以通過以下措施來達到一種電可擦可編程只讀存儲器單元的制造方法，包括下列各項步驟提供一半導體基板，并于該半導體基板上形成一絕緣物，而該絕緣物具有鳥嘴狀的一尖端；蝕刻該半導體基板使之形成一U型凹槽，且該U型凹槽是緊鄰該絕緣物的該尖端；于該半導體基板中形成互為相隔的一對源/漏極區(qū)，且這些源/漏極區(qū)中之一者是包圍該絕緣物的該尖端與該U型凹槽；以及于這些源/漏極間的該半導體基板上方依序形成一柵極介電層、一浮置柵極、一柵間介電層、與一控制柵極。
一種電可擦可編程只讀存儲器單元，包括一半導體基板，其具有一U型凹槽；一對源/漏極，互為相隔設置于該半導體基板中，且這些源/漏極中之一者是包圍該U型凹槽；以及一柵極介電層、一浮置柵極、一柵間介電層、與一控制柵極，是依序設置于這些源/漏極間的該半導體基板的上方。
本發(fā)明相比現(xiàn)有技術具有如下優(yōu)點為了達到本發(fā)明的一個目的，是提供一種電可擦可編程只讀存儲器單元的制造方法，包括下列步驟提供一半導體基板，并于該半導體基板上形成一絕緣物，且該絕緣物具有鳥嘴狀的一尖端。接下來要進行的是蝕刻該半導體基板使之形成一U型凹槽，且該U型凹槽是緊鄰該絕緣物的該尖端。然后于該半導體基板中形成互為相隔的一對源/漏極區(qū)，并且，這些源/漏極區(qū)中之一者是包圍該絕緣物的該尖端與該U型凹槽。之后于這些源/漏極間的該半導體基板上方依序形成一柵極介電層、一浮置柵極、一柵極介電層、與一控制柵極。
在此需注意的是，本發(fā)明的尖點與U型凹槽的產生是利用形成一具有鳥嘴形狀的絕緣物，并以其為掩膜，蝕刻該具有半導體基板而形成，整體組件的制造過程為自對準。
為了達到本發(fā)明的另一目的，是提供一種電可擦可編程只讀存儲器單元，包括一半導體基板，其具有一U型凹槽；一對源/漏極，互為相隔設置于該半導體基板中，且這些源/漏極中之一者是包圍該U型凹槽。并且包括一柵極介電層、一浮置柵極、一柵間介電層、與一控制柵極，是依序設置于這些源/漏極間的半導體基板的上方。此外，在該半導體基板與U型凹槽之間還包括尖點，是使用硅的局部氧化法，經蝕刻而形成于該浮置柵極與該半導體基板間的該半導體基板上。
其中，當欲進行程序化或是擦除資料時，由于上述構造中的尖點附近的電場強度高于平均電場強度許多，因此能夠降低操作電壓，并且使電子的注入或擦除更為便利。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖
，作詳細說明如下第1圖為現(xiàn)有的EEPROM的構造剖面圖；以及第2A~2H圖顯示依據本發(fā)明的EEPROM的制造流程剖面圖。
符號說明10硅基板11源極12薄氧化層 13溝道14浮置柵極 15漏極16控制柵極 18柵間介電層19氧化硅層 FOX場氧化層20硅基板21氮化硅層22凹陷部23二氧化硅物231、232尖端24、25U型凹槽241、251源/漏極 FOX場氧化層P1、P2尖點 26柵極介電層
27浮置柵極28柵間介電層29控制柵極接下來，請參考第2A至第2G圖所示的流程剖面圖，以更具體地了解依據本發(fā)明的電可擦可編程只讀存儲器單元制造方法的較佳實施例。
請參看第2A圖，是提供一半導體基板，例如是P型硅基板20，且于其上形成有具有隔離物，如場氧化層FOX用以界定出組件區(qū)，其厚度約在4000~8000埃之間；以及絕緣物，其形成的方法請先參照第2B圖，為在該硅基板20的表面先形成一層經蝕刻定義其圖案的氮化硅層21，其具有一凹陷部22；接著，請參看第2C圖，是以硅的局部氧化制造過程(LOCOS)，在該凹陷部22處形成二氧化硅物23，其厚度約在800~2000埃之間，且在該二氧化硅物23與該氮化硅層21的交界處形成有具鳥嘴形狀(Bird’s Beak)的尖端231與232；在此需注意的是，該二氧化硅物23可作為后續(xù)要形成的蝕刻U型凹槽所需的蝕刻遮蔽層；且其所具有鳥嘴形狀的尖端231與232為用以形成本發(fā)明的尖點的條件之一。
接下來，要進行的步驟為蝕刻該半導體基板使之形成一U型凹槽，且該U型凹槽是緊鄰該絕緣物的該尖端；首先，如第2D圖所示，先要移除該氮化硅層21，例如，以非等向性蝕刻法(anisotropicetching)，蝕刻位于該硅基板20表面的該氮化硅層21；接下來，請參看第2E圖，是以該具有鳥嘴形狀的二氧化硅物23及該場氧化層FOX為蝕刻掩膜，利用活性離子蝕刻法(Reactive Ion Etching，RIE)，向下蝕刻該硅基板20，以在該硅基板20中形成一U型凹槽24與25，其深度約為2000埃；若由剖面圖觀之是呈一U形的輪廓(profile)。
緊接著，要進行的步驟為于該半導體基板中形成互為相隔的一對源/漏極區(qū)，且這些源/漏極區(qū)中之一者是包圍該絕緣物的該尖端與該U型凹槽；例如，依據第2F圖所示的狀況，以該場氧化層FOX與該二氧化硅物23為離子注入掩膜，利用離子注入法，由U型凹槽24與25注入N型的離子，例如是砷離子，至該硅基板20內，以形成源極241與漏極251。
最后，于這些源/漏極間的該半導體基板上方依序形成一柵極介電層、一浮置柵極、一柵間介電層、與一控制柵極，而完成一電可擦可編程只讀存儲器單元的制造；例如，仍請參考第2F圖，由于所沉積的二氧化硅物23具有鳥嘴形狀的尖端231與232，因此，在移除該二氧化硅物23之后，遂于該硅基板20的表面形成了兩個尖點P1與P2，如第2G圖所示；接著，請參考第2H圖，以熱氧化法(thermaloxidation)于該具有U型凹槽24、25的硅基板20表面依序形成一柵極介電層26，例如是二氧化硅層，且其厚度約在200~600埃之間；在此需注意一般用以形成柵極氧化層(亦即隧道氧化層，tunnelingoxide)的方法，基于其厚度要求薄，且品質高，因此必須以熱氧化法所形成。之后并以化學氣相沉積法(CVD)，依序于該柵極介電層26的表面形成一浮置柵極27，其材質為多晶硅，且其厚度約在800~2000埃之間；一柵間介電層28，例如是氧化層/氮化層/氧化層(O/N/O)的結構，且其厚度約為200埃；以及一控制柵極29，其材質為多晶硅，且其厚度約在800~2000埃之間；至此，而完成一電可擦可編程只讀存儲器單元的制造。
如第2H圖所示，本發(fā)明的電可擦可編程只讀存儲器單元的構造，是設置于一硅基板20上，包括一對源/漏極241與251，互為相隔設置于該硅基板20內；一由多晶硅所形成的浮置柵極27，是位于該對源/漏極241與251的上方，且在該浮置柵極27與該硅基板20間還包括一柵極介電層26，是由二氧化硅所形成；尖點P1、P2，是形成于該柵極介電層26與該硅基板20之間；以及一控制柵極29，是位于該浮置柵極27的上方，且該控制柵極29與該浮置柵極27之間還包括一柵間介電層28，是由氧化層/氮化層/氧化層所構成。
本發(fā)明的電可擦可編程只讀存儲器的構造特征主要是在于其制造過程間所制造的尖點，能讓電子的注入更為便捷，因而降低其操作電壓。然尖點形成的原因為(1)在硅的局部氧化過程(LOCOS)中所形成的鳥嘴型氧化物，以及(2)其所選用的RIE蝕刻制造過程具有非等向性蝕刻(anisotropic etching)的特點，因此于該硅基板上形成尖點。此外，由于在尖端附近的電場強度為平均場強的數倍以上，因而能夠達到降低操作電壓的目的，而使電子的注入更為便利。
一般而言，要產生F-N tunneling其電場必須大于10MV/cm，假設柵極介電層200~600埃，而尖點的場強為平均場強的10倍，則浮置柵極與漏極的電壓差僅需2V~6V即可。相較于傳統(tǒng)組件的柵極介電層100~200埃所需的電壓差10V~20V，本發(fā)明所需的操作電壓顯然大為降低。
因此，本發(fā)明所提出的電可擦可編程只讀存儲器的新結構，不但具有低電壓操作的優(yōu)點；很顯然地，由其制造過程步驟中，亦可發(fā)現(xiàn)其整個結構的形成為自對準(self-aligned)過程，因而能夠達到高積集化的目的，且與現(xiàn)今標準的半導體制造過程的兼容性高，適合于量產。且由于本發(fā)明的柵極介電層的厚度較傳統(tǒng)組件的柵極介電層厚，亦可提高組件的可靠度(reliability)，并降低缺陷(defect)的產生。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此項技藝者，在不脫離本發(fā)明的精神和范圍內，當可作更動與潤飾，因此本發(fā)明的保護范圍當視權利要求書并結合說明書和附圖為準。
權利要求
1.一種電可擦可編程只讀存儲器單元的制造方法，其特征是包括下列各項步驟提供一半導體基板，并于該半導體基板上形成一絕緣物，而該絕緣物具有鳥嘴狀的一尖端；蝕刻該半導體基板使之形成一U型凹槽，且該U型凹槽是緊鄰該絕緣物的該尖端；于該半導體基板中形成互為相隔的一對源/漏極區(qū)，且這些源/漏極區(qū)中之一者是包圍該絕緣物的該尖端與該U型凹槽；以及于這些源/漏極間的該半導體基板上方依序形成一柵極介電層、一浮置柵極、一柵間介電層、與一控制柵極。
2.如權利要求1所述的電可擦可編程只讀存儲器單元的制造方法，其特征是還包括蝕刻該半導體基板使成另一U型凹槽，其緊鄰該絕緣物的另一尖端，且這些源/漏極區(qū)中的另一者是包圍該絕緣物的該另一尖端與該另一U型凹槽。
3.如權利要求1所述的電可擦可編程只讀存儲器單元的制造方法，其特征是在形成這些源/漏極區(qū)之后，還包括移除該絕緣物。
4.如權利要求1所述的電可擦可編程只讀存儲器單元的制造方法，其特征是該柵極介電層的材質為硅氧化物。
5.如權利要求1所述的電可擦可編程只讀存儲器單元的制造方法，其特征是該柵間介電層的材質為氧化層/氮化層/氧化層。
6.如權利要求1所述的電可擦可編程只讀存儲器單元的制造方法，其特征是該半導體基板為晶格排列方向為(100)的硅基板。
7.如權利要求1所述的電可擦可編程只讀存儲器單元的制造方法，其特征是其中該絕緣物為以硅的局部氧化法所形成的鳥嘴型硅氧化物。
8.如權利要求1所述的電可擦可編程只讀存儲器單元的制造方法，其特征是該浮置柵極與該控制柵極是由多晶硅所構成。
9.一種電可擦可編程只讀存儲器單元，其特征是包括一半導體基板，其具有一U型凹槽；一對源/漏極，互為相隔設置于該半導體基板中，且這些源/漏極中之一者是包圍該U型凹槽；以及一柵極介電層、一浮置柵極、一柵間介電層、與一控制柵極，是依序設置于這些源/漏極間的該半導體基板的上方。
10.如權利要求9所述的電可擦可編程只讀存儲器單元，其特征是該半導體基板還包括另一U型凹槽，且這些源/漏極區(qū)中的另一者是包圍該另一U型凹槽。
11.如權利要求9所述的電可擦可編程只讀存儲器單元，其特征是在該半導體基板上還包括一鳥嘴狀的尖端，分別緊鄰這些U型凹槽。
12.如權利要求9所述的電可擦可編程只讀存儲器單元，其特征是該柵間介電層的材質為氧化層/氮化層/氧化層。
13.如權利要求9所述的電可擦可編程只讀存儲器單元，其特征是該半導體基板為晶格排列方向為(100)的硅基板。
14.如權利要求10所述的電可擦可編程只讀存儲器單元，其特征是該半導體基板為晶格排列方向為(100)的硅基板。
15.如權利要求9所述的電可擦可編程只讀存儲器單元，其特征是該浮置柵極與該控制柵極是由多晶硅所構成。
16.如權利要求9所述的電可擦可編程只讀存儲器單元，其特征是該柵極介電層的材質為硅氧化物。
全文摘要
本發(fā)明是揭露一種電可擦可編程只讀存儲器單元及其制造方法,形成于一半導體基板上,其主要利用硅的局部氧化法以及蝕刻制造過程以于該半導體基板中形成U型凹槽,且在該U型凹槽與該半導體基板之間產生尖點,以使電子注入更加便利,進而降低組件的操作電壓。此外,其形成的方法為自對準(self－aligned)制造過程,與現(xiàn)今標準的半導體制造過程技術兼容性高。
文檔編號H01L21/70GK1381883SQ0111070
公開日2002年11月27日 申請日期2001年4月13日 優(yōu)先權日2001年4月13日
發(fā)明者周國煜 申請人:華邦電子股份有限公司