專利名稱：柱互連的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到半導(dǎo)體芯片，更確切地說是涉及到在鍵合工藝過程中保護芯片的結(jié)構(gòu)。
低介電常數(shù)(k)層間介電(ILD)材料(例如甩涂玻璃(SOG)、Hydrogen silsesquioxane(HSQ)、甲基硅烷(MSQ)、苯并環(huán)丁烯(BCB)等)，已經(jīng)普遍用作先期制造的半導(dǎo)體芯片的輸入/輸出(I/O)和機械支持結(jié)構(gòu)。在已經(jīng)完成半導(dǎo)體芯片的邏輯功能選擇之后，制作這種I/O和支持結(jié)構(gòu)。因此，由于它們是在生產(chǎn)線的后期制作，故這種結(jié)構(gòu)/工藝有時被稱為“后部工藝”(BEOL)。
然而，比之二氧化硅，許多低k材料是易碎的或柔軟的，因而當(dāng)施加鍵合力時，低k材料很容易被損傷。更具體地說，在鍵合工藝(例如超聲金屬絲鍵合)過程中或在制作焊料球(C4)連接的過程中施加的力，能夠損傷低k介電材料。于是，來自超聲能量(金屬絲鍵合)、毛細管壓力和溫度的損傷就能夠使低k絕緣體強度降低或破裂。
而且，比之二氧化硅，諸如聚亞芳基醚(美國密執(zhí)安Midland的Dow Chemical制造的商品名為SILK的以及美國加州Sunnyvale的Honeywell制造的FLARE)、或氧化硅氣凝膠、含碳的CVD電介質(zhì)、Methyl sisquoxiane(MSQ)、Hydrogen-sisquoxiane(HSQ)之類的超低介電常數(shù)材料(k＜3)，其機械強度很差。機械強度不足對于使用超低介電常數(shù)材料作為層間電介質(zhì)的互補金屬氧化物半導(dǎo)體(CMOS)的金屬絲鍵合連接來說是嚴(yán)重的問題。因此需要能夠提供低k絕緣體與C4/金屬絲鍵合結(jié)構(gòu)之間的兼容性的新的工藝和結(jié)構(gòu)。
關(guān)于上述問題的目前做法包括提高低k電介質(zhì)的材料性質(zhì)(諸如提高強度和粘合性的工藝)、將多個金屬膜集成在銅上以提供與目前的C4/金屬絲鍵合工藝的兼容性、以及對銅進行硅化以改善氮化物粘合性。Mukul Saran等人最近的文章1998 IEEE 38thAnnual IRPS-Reno,NV,March 31,1998,p.225-231(此處列為參考)描述了使用金屬網(wǎng)格來提供介電疊層的機械加固，以便消除Al或Au絲在金屬絲鍵合到鋁焊點過程中的鍵合焊點損傷。
因此，本發(fā)明的目的是提供一種半導(dǎo)體芯片的結(jié)構(gòu)和方法，它包括多個互連金屬化層、互連金屬化上的至少一個可形變的介電材料層、至少一個輸入/輸出鍵合焊點，以及包括對焊點進行支持的避免可形變的介電材料發(fā)生破裂的相當(dāng)堅固的電介質(zhì)的支持結(jié)構(gòu)。
此支持結(jié)構(gòu)包括可形變介電材料上的覆蓋層，其中的覆蓋層與圖形化的最后金屬層共平面，即覆蓋層的厚度大于圖形化的最后金屬層的厚度。支持結(jié)構(gòu)還可以包括被堅固的電介質(zhì)分隔的圖形化的金屬層，其中圖形化的金屬層被多個通過堅固的電介質(zhì)的金屬連接連在一起，或可以包括從最后的金屬層延伸進入可形變的介電材料的金屬支柱結(jié)構(gòu)。支柱結(jié)構(gòu)可以是多個逐層制作在可形變的介電材料中的金屬決。金屬塊能夠組成人字形圖形剖面或臺階形剖面結(jié)構(gòu)。
本發(fā)明的另一個實施例是一種集成電路芯片，它包括邏輯電路、覆蓋邏輯電路的外部絕緣體、以及絕緣體上的能夠電連接到邏輯電路的接觸。外部絕緣體包括具有第一介電常數(shù)的第一介電層和具有比第一介電常數(shù)高的第二介電常數(shù)的支持結(jié)構(gòu)。
本發(fā)明的另一個實施例是一種集成電路芯片，它包括邏輯電路、覆蓋邏輯電路的外部絕緣體、以及絕緣體上的能夠電連接到邏輯電路的接觸。此接觸包括延伸在外部絕緣體上的金屬結(jié)構(gòu)。此金屬結(jié)構(gòu)具有柱形或錐形形狀。
本發(fā)明的另一個實施例是一種集成電路芯片，它包括邏輯電路、覆蓋邏輯電路的外部絕緣體、絕緣體上的能夠電接觸到邏輯電路的接觸、以及包括具有第一介電常數(shù)的第一電介質(zhì)和具有比第一介電常數(shù)高的第二介電常數(shù)的第二電介質(zhì)的網(wǎng)格結(jié)構(gòu)。此網(wǎng)格結(jié)構(gòu)可以是第二電介質(zhì)在第一介電層中的交錯圖形、第一電介質(zhì)和第二電介質(zhì)組成的交替層、或各個第一電介質(zhì)部分之間的第二電介質(zhì)的側(cè)壁間隔。
本發(fā)明的另一個實施例是一種集成電路芯片，它包括邏輯電路、覆蓋邏輯電路的外部絕緣體、以及外部絕緣體上的能夠電接觸到邏輯電路的接觸。外部絕緣體包括邏輯電路與接觸之間的支持柱。此支持柱是外部絕緣體中的部分金屬化的通孔層，并可以是以絕緣體填充的空柱。支持柱可以包括熱沉，并可以被隔開，使布線能夠位于外部絕緣體中。
本發(fā)明克服了與上述常規(guī)BEOL結(jié)構(gòu)相關(guān)的問題。更具體地說，本發(fā)明包含BEOL結(jié)構(gòu)頂部上或BEOL結(jié)構(gòu)內(nèi)部的額外的結(jié)構(gòu)，在金屬絲或C4鍵合工藝過程中加強了對層間電介質(zhì)(ILD)的支持。
從參照附圖對本發(fā)明的最佳實施例的下列詳細描述中，可以更好地理解上述的和其它的目的、情況和優(yōu)點，其中

圖1是最后金屬(LM)層上的本發(fā)明的覆蓋層的示意圖；圖2是具有焊點的LM層上的本發(fā)明的覆蓋層的示意圖；圖3是與LM共平面的LM層處的厚度等于LM的本發(fā)明的覆蓋層的示意圖；圖4是與LM層共平面的厚度大于LM層的本發(fā)明的覆蓋層的示意圖；圖5是LM-1與LM之間的本發(fā)明的覆蓋層的示意圖以及鉚釘設(shè)計；圖6是具有支柱的本發(fā)明的覆蓋層的示意圖；圖7是本發(fā)明的垂直疊層的示意圖；圖8是本發(fā)明的人字形疊層的示意圖；圖9是本發(fā)明的樓梯形疊層的示意圖；圖10是含有金屬柱的本發(fā)明的鍵合焊點的示意圖；圖11是被腐蝕過的圖10所示結(jié)構(gòu)的示意圖；圖12是基底和網(wǎng)格的單層混合介電材料的示意圖；圖13示意圖示出了本發(fā)明的網(wǎng)格交錯圖形；圖14示意圖示出了不同電介質(zhì)組成的單線；圖15是建立本發(fā)明網(wǎng)格的開始階段的示意圖；圖16是制作的本發(fā)明網(wǎng)格結(jié)構(gòu)的示意圖；圖17是建立本發(fā)明網(wǎng)格的另一階段的示意圖；圖18是建立本發(fā)明網(wǎng)格的最后階段的示意圖；圖19是制造本發(fā)明網(wǎng)格結(jié)構(gòu)的開始階段的示意圖；圖20是本發(fā)明網(wǎng)格結(jié)構(gòu)的示意圖；圖21是本發(fā)明網(wǎng)格結(jié)構(gòu)的示意圖；圖22是本發(fā)明網(wǎng)格結(jié)構(gòu)的示意圖；圖23是本發(fā)明網(wǎng)格結(jié)構(gòu)的示意圖；圖24示意圖示出了本發(fā)明的金屬柱；圖25示意圖示出了本發(fā)明鍵合焊點柱支持；圖26是本發(fā)明鍵合焊點柱支持的示意圖27是本發(fā)明鍵合焊點柱支持的放大示意圖；圖28是本發(fā)明鍵合焊點柱支持的示意圖；圖29是本發(fā)明鍵合焊點柱支持的示意圖；圖30是本發(fā)明鍵合焊點柱支持的示意圖；圖31是本發(fā)明鍵合焊點柱支持的剖面示意圖；圖32是本發(fā)明鍵合焊點柱支持的放大剖面示意圖；圖33示意圖示出了在銅焊點與最后的銅層之間具有額外的金屬層的結(jié)構(gòu)的例子；圖34示意圖示出了取消了圖34所示的額外金屬層的結(jié)構(gòu)；圖35是為了提供根據(jù)本發(fā)明的布線溝道而在根部之間得到的間隔的俯視示意圖；以及圖36是根據(jù)本發(fā)明的高度粘合結(jié)構(gòu)的示意圖。
本發(fā)明克服了與上述常規(guī)BEOL結(jié)構(gòu)相關(guān)的問題。更具體地說，本發(fā)明包含BEOL結(jié)構(gòu)頂部上或BEOL結(jié)構(gòu)內(nèi)部的額外的結(jié)構(gòu)，在金屬絲或C4鍵合工藝過程中加強了對層間電介質(zhì)(ILD)的支持。
圖1示出了本發(fā)明的第一實施例，此實施例包括最后金屬化層(LM)11、倒數(shù)第二金屬化層(LM-1)13、連接金屬化層11和13的導(dǎo)電通孔12、以及提供電絕緣但對于提供適當(dāng)?shù)臋C械支持來說太易碎的層間電介質(zhì)14。除了常規(guī)的結(jié)構(gòu)之外，本發(fā)明還包括保護用的覆蓋層10。
本發(fā)明增加了最后金屬化(LM)層11上的保護用覆蓋層10。覆蓋層10的厚度在1-20微米之間，且最好是10微米厚。覆蓋層10可以由例如二氧化硅(SiO2)、甩涂玻璃(SOG)、氮化硅、摻雜的(例如摻F、B、P的)SiO2、HSQ、MSQ、或其它相似的保護物質(zhì)制作。最佳實施例可以包含50nm氮化物、1微米氧化物、1微米氮化物、10微米氧化物(氮化物=SixNyHz，氧化物=SiO2)，但也可以是任何相似的結(jié)構(gòu)。注意開始的50nm氮化物僅僅在氧化物對最后的金屬的粘合性差時才需要，而最后的10微米氧化物可以是具有良好機械性質(zhì)的任何電介質(zhì)。
用諸如濺射、化學(xué)汽相淀積(CVD)之類的標(biāo)準(zhǔn)淀積方法，覆蓋層10被淀積在LM層11上。此外，如圖2所示，可以淀積導(dǎo)電焊點20。焊點20包含能夠淀積和圖形化的諸如Al(99.5％)Cu(0.5％)的任何標(biāo)準(zhǔn)金屬。焊點20最好包含由50nm的TaN、3微米的Al(99.5％)Cu(0.5％)和100nm的TiN組成的疊層。這樣就制備了金屬絲鍵合或C4鍵合工藝的結(jié)構(gòu)。
標(biāo)準(zhǔn)的最后鈍化氧化物/氮化物的厚度通常小于1微米，而覆蓋層10的厚度最好大于10微米。厚度比較大的覆蓋層10提供了堅固的表面以吸收與金屬絲鍵合、焊料隆起、封裝等相關(guān)的外力。
圖3示出了另一個實施例。在此實施例中，覆蓋層30被制作在LM 11層處?？梢杂描偳痘蚱渌嗨频墓に嚕瑢M 11建立在覆蓋層30中。在此實施例中，覆蓋層30成為最后介電層的一部分。此實施例增加了與最后金屬層11共平面的沖擊吸收層30。因此，此實施例能夠單獨用來產(chǎn)生更堅固的結(jié)構(gòu)，其形貌相同，或能夠與圖2所示的結(jié)構(gòu)組合。如圖4所示，LM 11層的厚度可以與覆蓋層30相同或更厚。
圖5示出了另一個實施例，它包括位于LM-1與LM之間的覆蓋層51。這是一種“鉚釘”設(shè)計，其中LM-1被導(dǎo)電金屬(桿)12固定到LM。如圖5所示，覆蓋層51位于鉚釘?shù)幕?3與頭部11之間。最好用鑲嵌工藝來制作覆蓋層51和鉚釘52結(jié)構(gòu)；但如本公開給定的技術(shù)領(lǐng)域的一般熟練人員所知，能夠采用任何相似的工藝。最好在制作覆蓋層51之后，用標(biāo)準(zhǔn)的金屬淀積方法，來制備LM 11和相關(guān)的ILD14。此實施例可能使最后金屬12能夠被制作在低k電介質(zhì)中。
如圖6所示，本發(fā)明的另一個實施例包含覆蓋層和支柱結(jié)構(gòu)。支持結(jié)構(gòu)(支柱)60最好由相似于覆蓋層61的材料制成。可以借助于腐蝕深的通孔/孔，并用覆蓋層61的材料填充孔，來制作支柱60。作為變通，如圖7-9所示，借助于在各個層放置材料柱而形成支柱70、80、90，以便建立層疊的塊狀結(jié)構(gòu)。
建立的各個塊可以彼此直接層疊(見圖7)、成人字形圖形(見圖8)、或成臺階狀疊層(見圖9)。如本技術(shù)領(lǐng)域一般熟練人員所知，借助于修正各個連續(xù)層的淀積/腐蝕工藝，來控制各個建立的塊的位置。
利用這一實施例，支柱結(jié)構(gòu)90可以位于設(shè)計要求允許的任何位置，以便不影響B(tài)EOL結(jié)構(gòu)。支柱提供了從最后金屬焊點表面到硅襯底的堅固的路徑。這一堅固的“臺面”支持著制作在低k電介質(zhì)上的最后的金屬焊點。
本發(fā)明的另一個實施例包含使金屬絲鍵合或C4接合過程中產(chǎn)生的能夠損傷易碎的低k介電材料的力得以消散的金屬鍵合焊點設(shè)計。如圖10所示，本發(fā)明的這一實施例包括結(jié)構(gòu)100，它可以是圓形、正方形、或其它形狀的金屬柱，并位于LM或鍵合焊點11上方。金屬絲鍵合或C4鍵合將出現(xiàn)在用來消散或吸收與鍵合工藝相關(guān)的力的這一結(jié)構(gòu)100處。
更具體地說，如圖10所示，金屬柱100(例如銅、鋁或鎢)被建立在先期制作的鍵合焊點11上。如有需要，可以淀積一個界面金屬膜/焊點102，以便將柱100固定到LM或鍵合焊點11。
可以用任何熟知的工藝來制作柱100。例如，可以淀積由犧牲掩蔽材料103組成的膜(例如厚度為0.1-50微米，最好是10微米)。此掩蔽材料103可以是光刻膠、聚酰亞胺、光聚酰亞胺等?？梢杂霉饪毯透g方法(干法、濕法)來圖形化掩蔽膜103，以便暴露待要放置金屬柱100的區(qū)域。用濺射或蒸發(fā)方法來淀積金屬柱100的材料。可以用濕法化學(xué)或干法腐蝕方法來清除掩蔽材料103。如圖11所示，額外的金屬焊點或界面金屬110可以增加到金屬柱100的頂部，以便得到對鍵合材料的更好的粘合。此支柱防止了探針通過下一層11凸入到低k電介質(zhì)中。
圖12示出了另一個實施例，它包括建立在BEOL結(jié)構(gòu)130中的網(wǎng)格結(jié)構(gòu)131。網(wǎng)格結(jié)構(gòu)131包含標(biāo)準(zhǔn)的k較高的電介質(zhì)(例如SiO2、摻P、B、F等的玻璃、SixNyHz、SixCyHz)，并可以被設(shè)計成一個或幾個BEOL層。本發(fā)明可以與BEOL中的不同的介電材料混合和匹配，以盡可能提高ILD和支持網(wǎng)格的所希望的性質(zhì)。網(wǎng)格線可以構(gòu)成任何圖形。例如，圖13示出了一種交錯的網(wǎng)格圖形，而圖14示出了不同電介質(zhì)的單線。
網(wǎng)格結(jié)構(gòu)131將提高BEOL結(jié)構(gòu)的有效介電常數(shù)k，同時還用作堅固的框架，以防止在后續(xù)工藝、測試、金屬絲鍵合、焊料球隆起、封裝等過程中對易碎的低k電介質(zhì)131造成損傷。
如本公開給定的技術(shù)領(lǐng)域中的一般熟練人員所知，可以用各種常規(guī)工藝來構(gòu)成本實施例。例如，如圖15所示，可以淀積由k較高的電介質(zhì)組成的膜。如圖16所示，可以用光刻或其它相似的方法來確定網(wǎng)格結(jié)構(gòu)。如圖17和圖18分別所示，淀積并整平(例如用化學(xué)機域拋光(CMP))或腐蝕低k材料130。作為變通，可以對低k電介質(zhì)130進行圖形化，并可以淀積和整平標(biāo)準(zhǔn)的電介質(zhì)131。此外，若有需要，可以將硬掩模用于頂部作為腐蝕或CMP停止層。
而且，如圖19所示，借助于淀積和圖形化低k電介質(zhì)130(亦即甩涂光刻膠、圖形化光刻膠、腐蝕電介質(zhì)131、剝離光刻膠)，可以構(gòu)成此實施例。如圖20所示，標(biāo)準(zhǔn)的高k等離子體CVD或PVD介電材料131被淀積成與圖形共形。如圖21所示，用各向異性干法腐蝕方法對標(biāo)準(zhǔn)電介質(zhì)131進行腐蝕，使標(biāo)準(zhǔn)電介質(zhì)的側(cè)壁220成為網(wǎng)格。如圖22所示，重新淀積更多的低k電介質(zhì)130以填充此圖形，如圖23所示，隨之以整平腐蝕或CMP。再次可以使用硬掩模作為腐蝕或CMP停止層。
圖24所示的另一個實施例是一系列支持C4 251或金屬絲鍵合焊點256的層疊的金屬填充形狀(例如柱)250。這些金屬柱250包括一系列制作在接觸252、金屬253和通孔層254處的金屬柱。利用鎢通孔/互連和/或局部互連(亦即BPSG、PSG、SiO2、SixNyHz、SixCyHz等)，制作在接觸層252處的開始的柱，被置于淺溝槽隔離(STI)255上或無機電介質(zhì)上。柱250延續(xù)到最后焊點256，提供了焊點結(jié)構(gòu)的機械穩(wěn)定性。柱被置于使金屬絲259能夠通過焊點256下方的區(qū)域中。于是，如圖24所示，本發(fā)明不限制金屬絲259的性能，還提供了堅固的C4結(jié)構(gòu)251。
金屬柱250與雙重鑲嵌工藝兼容。與金屬柱相關(guān)的通孔可以是任何尺寸，其直徑最好是2微米或更大。除了提供機械強度之外，在制作金屬層253的過程中，可以制作金屬線257。金屬線吸取熱量，并通過C4焊點251消散熱量。金屬線257是延伸超過柱250(設(shè)計允許處)的金屬線以作為熱沉。而且，可以使用棒偏離(例如長度對寬度比率大于2的通孔)來使穩(wěn)定區(qū)最大。如圖25所示，可以適當(dāng)?shù)胤指舾鱾€柱，以便得到恰當(dāng)?shù)臋C械強度。
圖26所示的另一個實施例包括“復(fù)合”柱270，它具有用上述方法制作的“樓梯”結(jié)構(gòu)。此“復(fù)合”柱270在低k電介質(zhì)271周圍建立一個金屬外殼作為標(biāo)準(zhǔn)金屬絲和通孔的一部分。圖27所示的結(jié)構(gòu)被諸如氮化物層272、氧化物層273和氮化物層274之類的一系列絕緣層覆蓋。層275可以是另一種絕緣體、光刻膠、焊點等。
如圖27更詳細地所示的那樣，復(fù)合柱270的各個“樓梯”包括被低k電介質(zhì)282、標(biāo)準(zhǔn)絕緣體(例如SiO2、SixNyHz、SixCyHz等)283以及氮化物SixNyHz、SixCyHz等284組成的交替的層圍繞的金屬(例如Cu、Al等)臺階部分280和線281(例如Ta、Ti、W，包括氮化的或摻硅的合金等)。注意，結(jié)合聚合物低k電介質(zhì)使用了無機絕緣體283、284，這并非所有低k電介質(zhì)所要求的。
這些復(fù)合柱結(jié)構(gòu)270還能夠被用作熱沉。如果低k電介質(zhì)是很差的導(dǎo)熱體，則這是很重要的。如表1所示，這些復(fù)合柱結(jié)構(gòu)270占用比較小的芯片面積。
表1
圖28示出了用來從區(qū)域291清除低k電介質(zhì)的光刻膠290。圖29示出了圖27和28所示的各種結(jié)構(gòu)的相對尺寸的例子。在圖29中，光刻膠290和部分氮化物層274被向下腐蝕到點300。然后在圖30中，用諸如硬質(zhì)甩涂玻璃310之類的堅固物質(zhì)填充窗口291，并在結(jié)構(gòu)上制作焊點311。甩涂玻璃(或其它的堅固材料)增加了柱結(jié)構(gòu)的機械強度。
圖31示出了5個柱支持320的俯視圖，它可以是諸如圖26所示的那種上述的本發(fā)明柱中的任何一種。柱320的位置被選擇成使結(jié)構(gòu)的強度盡可能高。雖然在圖31中示出了一個例子，但如根據(jù)本公開的本技術(shù)領(lǐng)域熟練人員所知，可以使用不同圖形的柱來改變結(jié)構(gòu)的強度。
圖32示出了一種柱(例如圖26所示的那種柱)的俯視圖。例如，甩涂玻璃部分291占據(jù)中心，銅部分270圍繞甩涂玻璃291，而低k電介質(zhì)271構(gòu)成外圍部分。
現(xiàn)參照圖33和34，示出了使用本發(fā)明來消除額外的金屬層。更具體地說，圖33中的結(jié)構(gòu)包括勢壘電介質(zhì)340(諸如氮化物電介質(zhì))、介電層341、342、焊點層343(諸如銅焊點)、以及焊料球C4布線層345。此外，圖33所示結(jié)構(gòu)包括焊點層343上的金屬層344(例如鋁)。金屬層344的有凹槽的形狀有助于將焊點343保持在勢壘電介質(zhì)340。相反，在圖34中，錨定的結(jié)構(gòu)350(例如能夠如上述圖5所述那樣制作的最后金屬化和倒數(shù)第二金屬化層)代替了焊點343和有凹槽的金屬化層344。這簡化了結(jié)構(gòu)，使之更小和更輕，并縮短了加工時間和復(fù)雜性。此外，圖34所示的結(jié)構(gòu)包括進一步增強結(jié)構(gòu)的氧化物層351?！案俊?52的長度和取向能夠被修正以獲得不同焊點結(jié)構(gòu)形貌所需的粘合強度。
現(xiàn)參照圖35和36，示出了本發(fā)明的另一個實施例。更具體地說，圖35示出了結(jié)構(gòu)的俯視圖，而圖36示出了沿圖35的A-A線的結(jié)構(gòu)剖面圖。在圖35和36中，C4結(jié)構(gòu)被示為360，最后的金屬化層被示為361，倒數(shù)第二金屬化層被示為363，而將最后的金屬化層361連接到倒數(shù)第二金屬化層363的桿狀通孔被示為362。此外，圖36示出了上述實施例討論的那樣利用的各種各樣的介電絕緣層364。如在前述實施例中討論的那樣，此結(jié)構(gòu)在最后金屬化層361與相鄰的電介質(zhì)之間提供了優(yōu)異的粘合性。
因此，本發(fā)明提供了用來提高最后金屬化層與相鄰電介質(zhì)之間的粘合性的許多變通方法。如本公開給定的技術(shù)領(lǐng)域的一般熟練人員所知，本發(fā)明不局限于上面公開的結(jié)構(gòu)。而是包含利用任何形式的上述支持結(jié)構(gòu)的任何相似的結(jié)構(gòu)。因此，雖然根據(jù)最佳實施例已經(jīng)描述了本發(fā)明，但本技術(shù)領(lǐng)域熟練人員可以理解，本發(fā)明能夠以所附權(quán)利要求的構(gòu)思與范圍內(nèi)的修正而加以實施。
權(quán)利要求
1．一種半導(dǎo)體芯片，它包含多個互連金屬化層；所述互連金屬化上的至少一個可形變的介電材料層；支持結(jié)構(gòu)，它包含連接到所述可形變的電介質(zhì)的相當(dāng)堅固的電介質(zhì)；以及至少一個連接到所述支持結(jié)構(gòu)的輸入/輸出鍵合焊點，其中所述支持結(jié)構(gòu)對所述焊點進行支持，以避免所述可形變的介電材料破裂。
2．權(quán)利要求1的半導(dǎo)體芯片，其中所述支持結(jié)構(gòu)包含所述可形變介電材料上的覆蓋層。
3．權(quán)利要求2的半導(dǎo)體芯片，其中所述支持結(jié)構(gòu)包括所述互連金屬化的圖形化最后金屬層，且所述覆蓋層與所述圖形化的最后金屬層共平面。
4．權(quán)利要求2的半導(dǎo)體芯片，其中所述支持結(jié)構(gòu)包括所述互連金屬化的圖形化最后金屬層，且所述覆蓋層的厚度大于所述圖形化的最后金屬層。
5．權(quán)利要求1的半導(dǎo)體芯片，其中所述支持結(jié)構(gòu)包括被所述堅固的電介質(zhì)分隔的圖形化的金屬層，所述圖形化的金屬層被多個通過所述堅固的電介質(zhì)的金屬連接連在一起。
6．權(quán)利要求1的半導(dǎo)體芯片，其中所述支持結(jié)構(gòu)包括從所述互連金屬化的最后金屬層延伸進入所述可形變的介電材料的金屬支柱結(jié)構(gòu)。
7．權(quán)利要求6的半導(dǎo)體芯片，其中所述金屬支柱結(jié)構(gòu)包含多個逐層制作在所述可形變的介電材料中的金屬塊。
8．權(quán)利要求7的半導(dǎo)體芯片，其中所述金屬塊組成人字形圖形剖面。
9．權(quán)利要求7的半導(dǎo)體芯片，其中所述金屬塊組成臺階形剖面結(jié)構(gòu)。
10．一種集成電路芯片，它包含邏輯電路；覆蓋所述邏輯電路的外部絕緣體；以及所述絕緣體上的電連接到所述邏輯電路的接觸，其中所述外部絕緣體包括具有第一介電常數(shù)的第一介電層；以及具有比所述第一介電常數(shù)高的第二介電常數(shù)的連接到所述第一電介質(zhì)的支持結(jié)構(gòu)。
11．權(quán)利要求10的集成電路芯片，其中所述支持結(jié)構(gòu)包含所述第一介電層上的覆蓋層。
12．權(quán)利要求11的集成電路芯片，其中所述外部絕緣體包括圖形化的最后金屬層，且所述覆蓋層與所述圖形化的最后金屬層共平面。
13．權(quán)利要求11的集成電路芯片，其中所述外部絕緣體包括圖形化的最后金屬層，且所述覆蓋層的厚度大于所述圖形化的最后金屬層。
14．權(quán)利要求10的集成電路芯片，其中所述支持結(jié)構(gòu)包括被具有所述第二介電常數(shù)的第二介電層分隔的圖形化的金屬層，所述圖形化的金屬層被多個通過所述第二介電層的金屬連接連在一起。
15．權(quán)利要求10的集成電路芯片，其中所述支持結(jié)構(gòu)包括具有所述第二介電常數(shù)且包括圖形化的最后金屬層的第二介電層；以及從所述最后金屬層延伸進入所述第一電介質(zhì)的金屬支柱結(jié)構(gòu)。
16．權(quán)利要求15的集成電路芯片，其中所述金屬支柱結(jié)構(gòu)包含多個逐層制作在所述第一電介質(zhì)中的金屬塊。
17．權(quán)利要求16的集成電路芯片，其中所述金屬塊組成人字形圖形剖面。
18．權(quán)利要求16的集成電路芯片，其中所述金屬塊組成臺階形剖面結(jié)構(gòu)。
19．一種集成電路芯片，它包含邏輯電路；覆蓋所述邏輯電路的外部絕緣體；以及所述絕緣體上的能夠電連接到所述邏輯電路的接觸，其中所述接觸包含延伸在所述外部絕緣體上的金屬結(jié)構(gòu)。
20．權(quán)利要求19的集成電路芯片，其中所述金屬結(jié)構(gòu)具有圓柱形形狀。
21．權(quán)利要求19的集成電路芯片，其中所述金屬結(jié)構(gòu)具有正方形柱形形狀。
22．一種集成電路芯片，它包含邏輯電路；覆蓋所述邏輯電路的外部絕緣體；以及所述絕緣體上的電連接到所述邏輯電路的接觸，其中所述外部絕緣體具有網(wǎng)格結(jié)構(gòu)，它包括具有第一介電常數(shù)的第一電介質(zhì)和具有比所述第一介電常數(shù)高的第二介電常數(shù)的第二電介質(zhì)。
23．權(quán)利要求22的集成電路芯片，其中所述網(wǎng)格結(jié)構(gòu)包含所述第二電介質(zhì)在所述第一介電層中的交錯圖形。
24．權(quán)利要求22的集成電路芯片，其中所述網(wǎng)格結(jié)構(gòu)包含所述第一電介質(zhì)和所述第二電介質(zhì)組成的交替層。
25．權(quán)利要求22的集成電路芯片，其中所述網(wǎng)格結(jié)構(gòu)包含所述各個第一電介質(zhì)部分之間的所述第二電介質(zhì)的側(cè)壁間隔。
26．一種集成電路芯片，它包含邏輯電路；覆蓋所述邏輯電路的外部絕緣體；以及所述外部絕緣體上的電連接到所述邏輯電路的接觸，其中所述外部絕緣體包括所述邏輯電路與所述接觸之間的支持柱。
27．權(quán)利要求26的集成電路芯片，其中所述支持柱包含所述外部絕緣體中的部分金屬化和通孔層。
28．權(quán)利要求26的集成電路芯片，其中所述支持柱被隔開，使布線能夠位于所述外部絕緣體中。
29．權(quán)利要求26的集成電路芯片，其中所述支持柱包含用絕緣體填充的復(fù)合金屬柱。
30．權(quán)利要求26的集成電路芯片，其中所述支持柱包含熱沉。
31．一種制造半導(dǎo)體芯片的方法，所述方法包含制作多個互連金屬化層；制作所述互連金屬化上的至少一個可形變的介電材料層；制作支持結(jié)構(gòu)，它包含連接到所述可形變的介電材料的相當(dāng)堅固的電介質(zhì)；以及制作至少一個輸入/輸出鍵合焊點，其中所述支持結(jié)構(gòu)被制作成對所述焊點進行支持，以避免所述可形變的介電材料破裂。
32．權(quán)利要求31的方法，其中所述支持結(jié)構(gòu)的所述制作包含制作所述可形變介電材料上的覆蓋層。
33．權(quán)利要求32的方法，其中所述支持結(jié)構(gòu)的所述制作包括制作所述互連金屬化的圖形化最后金屬層，使所述覆蓋層與所述圖形化的最后金屬層共平面。
34．權(quán)利要求32的方法，其中所述支持結(jié)構(gòu)的所述制作包括制作所述互連金屬化的圖形化最后金屬層，使所述覆蓋層的厚度大于所述圖形化的最后金屬層。
35．權(quán)利要求31的方法，其中所述支持結(jié)構(gòu)的所述制作包括制作被所述堅固的電介質(zhì)分隔的圖形化的金屬層，使所述圖形化的金屬層被通過所述堅固的電介質(zhì)的多個金屬連接連在一起。
36．權(quán)利要求31的方法，其中所述支持結(jié)構(gòu)的所述制作包括制作從所述互連金屬化的最后金屬層延伸進入所述可形變的介電材料的金屬支柱結(jié)構(gòu)。
37．權(quán)利要求36的方法，其中所述金屬支柱結(jié)構(gòu)的所述制作包含在所述可形變的介電材料中逐層制作多個金屬塊。
38．權(quán)利要求37的方法，其中所述金屬塊被制作成人字形圖形剖面。
39．權(quán)利要求37的方法，其中所述金屬塊被制作成臺階形剖面結(jié)構(gòu)。
40．一種制作集成電路芯片的方法，它包含制作邏輯電路；制作覆蓋所述邏輯電路的外部絕緣體；以及制作所述絕緣體上的電連接到所述邏輯電路的接觸，其中所述外部絕緣體的所述制作包括制作具有第一介電常數(shù)的第一介電層；以及制作具有比所述第一介電常數(shù)高的第二介電常數(shù)的支持結(jié)構(gòu)。
41．權(quán)利要求40的方法，其中所述支持結(jié)構(gòu)的所述制作包含制作所述第一介電層上的覆蓋層。
42．權(quán)利要求41的方法，其中所述外部絕緣體的所述制作包括制作所述第一介電層上的圖形化的最后金屬層，使所述覆蓋層與所述圖形化的最后金屬層共平面。
43．權(quán)利要求41的方法，其中所述外部絕緣體的所述制作包括制作所述第一介電層上的圖形化的最后金屬層，使所述覆蓋層的厚度大于所述圖形化的最后金屬層的厚度。
44．權(quán)利要求40的方法，其中所述支持結(jié)構(gòu)的所述制作包括制作被所述第一介電層上的具有所述第二介電常數(shù)的第二介電層分隔的圖形化的金屬層，使所述圖形化的金屬層被通過所述第二介電層的多個金屬連接連在一起。
45．權(quán)利要求40的方法，其中所述支持結(jié)構(gòu)的所述制作包括制作具有所述第二介電常數(shù)且包括圖形化的最后金屬層的第二介電層；以及制作從所述最后金屬層延伸進入所述第一電介質(zhì)的金屬支柱結(jié)構(gòu)。
46．權(quán)利要求45的方法，其中所述金屬支柱結(jié)構(gòu)的所述制作包含在所述第一電介質(zhì)中逐層制作多個金屬塊。
47．權(quán)利要求46的方法，其中所述金屬塊被制作成人字形圖形剖面。
48．權(quán)利要求46的方法，其中所述金屬塊被制作成臺階形剖面結(jié)構(gòu)。
全文摘要
一種半導(dǎo)體芯片的方法和結(jié)構(gòu),它包括多個互連金屬化層、互連金屬化上的至少一個可形變的介電材料層、至少一個輸入/輸出鍵合焊點、以及支持結(jié)構(gòu),此支持結(jié)構(gòu)包含對焊點進行支持的避免可形變的介電材料破裂的相當(dāng)堅固的電介質(zhì)。
文檔編號H01L23/31GK1314710SQ01111778
公開日2001年9月26日 申請日期2001年3月16日 優(yōu)先權(quán)日2000年3月17日
發(fā)明者J·J·埃利斯－莫納格翰, P·M·菲尼, R·M·格夫肯, H·S·蘭迪斯, R·A·普雷維蒂－科利, B·L·B·路透, M·J·魯藤, A·K·斯坦珀, S·J·楊基 申請人:國際商業(yè)機器公司