專利名稱：三維只讀存儲器集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，更確切地說，三維只讀存儲器(3D-ROM)集成電路。
背景技術(shù)：
三維只讀存儲器(3D-ROM)是一低成本、大容量的固態(tài)存儲器，其存儲元—3D-ROM元—分布在三維空間中。三維只讀存儲器的基本結(jié)構(gòu)可見授予本發(fā)明人的美國專利5,835,396和中國專利申請98119572.5。如

圖1所示，該3D-ROM含有兩個存儲層100和200，每個存儲層上有多個地址選址線20a...和多個3D-ROM元1aa...。半導(dǎo)體襯底000含有多個晶體管。層間連接通道孔20av，30av，...為存儲元1aa...和襯底上的周邊電路提供電連接。
3D-ROM可以分成兩類掩膜編程3D-ROM(3D-MPROM)和電編程3D-ROM(3D-EPROM)，如圖1B-圖1D所示，3D-ROM元1是由兩個電極20和30以及夾在它們之間的3D-ROM膜組成。在圖1B和圖1C中，3D-MPROM元由通道孔24的存在與否來代表數(shù)字信息(＂0＂和＂1＂)。3D-MPROM膜22含有準(zhǔn)導(dǎo)通膜，一種常見的準(zhǔn)導(dǎo)通膜是二極管膜。而在圖1D中，3D-EPROM膜含有準(zhǔn)導(dǎo)通膜22和反熔絲膜22′。3D-EPROM元通過反熔絲膜22′的完整性來代表數(shù)字信息。
上述專利未提供3D-ROM周邊電路的細(xì)節(jié)。同時，3D-ROM元堆疊在襯底晶體管之上。在工藝流程中，是當(dāng)襯底晶體管完成之后才形成3D-ROM元。為了保持晶體管之間互聯(lián)線的完整性，3D-ROM的工藝流程最好是一低溫工藝。因為非晶材料可以在低溫下形成。工業(yè)界一直在探索將常規(guī)非晶硅p-n二極管用作準(zhǔn)導(dǎo)通膜22。對于使用常規(guī)非晶硅p-n二極管的3D-ROM元，其正向電流較小而反向漏電流較大。這種特性會導(dǎo)致較長的延遲(μs量級)，并限制存儲容量。因此，需要進(jìn)一步完善3D-ROM的周邊電路和提高3D-ROM元的性能。
3D-ROM的最大優(yōu)勢是低成本。為了充分發(fā)揮該優(yōu)勢，3D-ROM要有很高的成品率。因此，在形成3D-ROM中對缺陷比較敏感的膜時，需要避免可能引入缺陷的工藝步驟。同時，還需要找到可以糾正和修復(fù)缺陷存儲元的辦法。
3D-ROM為軟件碼提供了一低成本、高容量的載體。在軟件的使用過程中，一般說來會經(jīng)過幾次升級換代。每次升級的過程中，部分原始碼需要由升級碼來替代。3D-ROM，尤其是3D-MPROM，自身的可升級有限。因此，需要找到使以3D-ROM作載體的軟件升級的方法。
本發(fā)明提供了一3D-ROM集成電路的完全設(shè)計方案。它進(jìn)一步提高了3D-ROM的速度、容量、成品率和可升級性。本發(fā)明同時提供了新的3D-ROM元的材料、結(jié)構(gòu)和工藝流程。
發(fā)明目的本發(fā)明主要目的是提供一3D-ROM集成電路。
本發(fā)明的另一目的是進(jìn)一步完善3D-ROM的速度、容量、成品率和升級性。
本發(fā)明的另一目的是提供一低能耗的3D-ROM集成電路。
本發(fā)明的另一目的是提供一自定時的3D-ROM集成電路。
本發(fā)明的另一目的是提供一具有抗噪音性的3D-ROM集成電路。
根據(jù)這些以及別的目的，本發(fā)明提供了一新的3D-ROM集成電路。
發(fā)明的總結(jié)本發(fā)明提供了了一3D-ROM集成電路。它含有一3D-ROM陣列和襯底電路，實際上它是一種3D-ROM系統(tǒng)芯片(3D-ROM SoC)。3D-ROM集成電路充分利用了3D-ROM不占襯底面積且易于與襯底電路集成的優(yōu)勢，在襯底形成較為復(fù)雜的周邊電路、RAM、可寫存儲器等襯底電路。這些襯底電路可幫助3D-ROM進(jìn)一步提高速度、容量、成品率和其所載軟件的可升級性。
存儲器的速度是由延遲和帶寬兩個因素來決定的，而3D-ROM一般說來具有較長的延遲。為解決這個問題有兩個辦法第一個辦法是直接縮短延遲，第二個辦法是隱藏延遲，即讓外界系統(tǒng)不能察覺3D-ROM的延遲。
為了縮短3D-ROM的延遲，需使用讀出放大器(S/A)。同時，在讀之前，位線被預(yù)放電至讀出放大器最敏感的電勢-翻轉(zhuǎn)電壓VM。觸發(fā)讀出放大器位線電壓所需的擺幅較小(～100mV)。因此，對位線充電需要較短的時間，即縮短了延遲。除了這些縮短延遲的辦法，3D-ROM集成電路還可以使用一些別的設(shè)計技巧，它們可以產(chǎn)生自定時信號、降低能耗及提高抗噪音性。
為了隱藏延遲，可以使用一種新的3D-ROM集成電路—三維集成存儲器(3DiM)。在3DiM中，3D-ROM和RAM垂直地集成在一起。這里RAM的功能是3D-ROM的高速緩沖存儲器。3D-ROM特別適合這種形式的集成，因為它的存儲元不占襯底面積，大量的RAM可以放在襯底上。在每個讀周期T里，3D-ROM一根字線上所有位都被同時讀出，它們被鎖存在讀出放大器上，這些位并組成多個字，每個字在時鐘信號控制下被傳送到RAM。相應(yīng)地，RAM保留了3D-ROM數(shù)據(jù)的一個備份。當(dāng)一外界系統(tǒng)(片內(nèi)或片外)從3DiM中尋找數(shù)據(jù)時，它先從RAM中讀數(shù)據(jù)，如果是“命中”，則數(shù)據(jù)直接從RAM中讀??；否則，3DiM從3D-ROM中讀數(shù)據(jù)。使用該方法，外界系統(tǒng)不能察覺3D-ROM的延遲。同時，3DiM具有與RAM相同的帶寬。
3D-ROM的容量等于它的字線數(shù)目乘以它的位線數(shù)目。3D-ROM膜的正反(電流)比限制了3D-ROM的字線數(shù)目。為得到一個大的正反比，最好使用一二極化的3D-ROM元膜和3D-ROM元結(jié)構(gòu)。具體說來，3D-ROM膜的上部分和下部分最好使用不同的基材料；一個電極與3D-ROM膜具有強化場的界面，而另一個電極與3D-ROM膜之間的界面較平滑。由于位線數(shù)目沒有任何限制，因此，3D-ROM陣列可以設(shè)計成一矩形陣列，其位線數(shù)目大于其字線數(shù)目。
提高3D-ROM的成品率有兩種方法第一種方法是直接減少3D-ROM陣列中的缺陷數(shù)目，即提高3D-ROM的本征成品率。這可以通過一無縫3D-ROM元來實現(xiàn)。這里使用的術(shù)語“無縫”，表示所有3D-ROM元中對缺陷敏感的膜(即缺陷敏感膜，包括底電極、3D-ROM膜以及至少一部分頂電極)是以一種無縫形式來形成的。它們形成的過程是連續(xù)的并無間斷的。在一無縫3D-ROM元中，至少一部分頂電極和一部分3D-ROM膜具有相同的橫截面形狀，無縫3D-ROM元可以減少工藝環(huán)境帶來的缺陷。第二種提高成品率的方法是，針對3D-ROM陣列在工藝流程結(jié)束后殘留下的缺陷，使用糾錯(ECC)和冗余(redundancy)電路。對ECC方案，3D-ROM陣列使用列冗余碼(如海明碼(Hamming code))。ECC解碼器集成在襯底上并在列冗余碼通過列譯碼器之后作ECC運算。對冗余方案，冗余電路中含有可寫存儲器塊，譬如說RAM、EPROM或快閃。它們存儲缺陷位的地址及相應(yīng)的正確數(shù)據(jù)。不同的冗余電路可以用來修復(fù)個別位錯誤、位線錯誤以及字線錯誤。這個修復(fù)過程可以在完成列譯碼后進(jìn)行(＂讀時＂修復(fù))，也可以在保留3D-ROM數(shù)據(jù)備份的RAM中進(jìn)行(＂讀后＂修復(fù))。除了修復(fù)字線錯誤外，字線冗余電路還有一個非常重要的應(yīng)用。它可以對3D-ROM所載的軟件碼提供升級能力。因為它如此之重要，在軟件升級應(yīng)用中的字線多余陣列被稱作＂機動碼塊＂。升級碼的替換可以在列譯碼之后進(jìn)行，也可以在RAM中進(jìn)行。另一種實現(xiàn)機動碼的形式是，機動碼塊和3D-ROM形成一單一存儲空間。同時，3D-ROM集成電路還含有一地址轉(zhuǎn)換塊。它將輸入地址視為邏輯地址并將其轉(zhuǎn)換成對應(yīng)于以上單個存儲空間的物理地址。如果執(zhí)行碼使用軟件的原始碼，那么，該物理地址指向3D-ROM；如果執(zhí)行碼使用軟件的升級碼，那么，該物理地址指向機動碼塊。
附圖的簡要說明圖1A是一3D-ROM的透視圖；圖1B是一邏輯＂1＂3D-MPROM元的截面圖；圖1C是一邏輯＂0＂3D-MPROM元的截面圖；圖1D是一3D-EPROM元的截面圖。
圖2表示3D-ROM核的電路符號以及輸入輸出(I/O)端口。
圖3是一3D-ROM核的框圖。
圖4是一3D-ROM核更詳細(xì)的框圖。
圖5表示一啞位線及其與差分讀出放大器的聯(lián)接。
圖6A是第一差分讀出放大器核的電路圖；圖6B是一使用第一差分讀出放大器核的數(shù)據(jù)讀出放大器的電路圖；圖6C是一使用第一差分讀出放大器核的定時讀出放大器的電路圖；圖6D是第二差分讀出放大器核的電路圖；圖6E是一使用第二差分讀出放大器核的數(shù)據(jù)讀出放大器的電路圖；圖6F是一使用第二差分讀出放大器核的定時讀出放大器的電路圖。
圖7是一S/A偏置電路。
圖8是一列譯碼器的使無效電路。
圖9是一VM產(chǎn)生電路。
圖10是一3D-ROM定時電路。
圖11A表示位線寄生電容的各個組成部分，圖11B是一用來模擬位線電壓時序特性的等效電路，圖11C是一3D-ROM元的靜態(tài)電流電壓特性，圖11D是一位線電壓的時序圖。
圖12A表示與一數(shù)據(jù)位線并列的參考位線，圖12B比較它們的電壓時序特性。
圖13A-圖13C表示三種參考位線的實現(xiàn)方法。
圖14表示在一3D-ROM陣列中數(shù)據(jù)位線、啞位線和定時位線的實現(xiàn)方法。
圖15是一3D-ROM核中各種信號的時序圖。
圖16是一三維集成存儲器(3DiM)的電路符號。
圖17是一3DiM的框圖。
圖18A是一3DiM的定時電路，圖18B表示其中的同步電路塊。
圖19A、圖19B表示兩種RAM塊的排列。
圖20是3DiM中各種信號的時序圖。
圖21解釋二極化膜的概念。
圖22A-圖22C表示幾種二極化的3D-ROM元膜。
圖23解釋二極化元結(jié)構(gòu)的概念。
圖24A-圖24C表示幾種二極化的3D-ROM元結(jié)構(gòu)。
圖25表示容量被進(jìn)一步提高的3D-ROM陣列。
圖26A-圖26F表示各種3D-ROM陣列中會導(dǎo)致讀無效的結(jié)構(gòu)缺陷。
圖27是一無縫3D-ROM元的截面圖。
圖28A-圖28B是在形成了所有缺陷敏感膜之后的兩種無縫3D-ROM元的橫截面。
圖29A-圖29C是幾種在頂緩沖膜形成后的無縫3D-ROM元的截面圖。
圖30A-圖30C是幾種經(jīng)過邊緣修復(fù)后的無縫3D-ROM元的截面圖。
圖31是3D-ROM堆形成后的無縫3D-ROM元的截面圖。
圖32表示一具有一邏輯＂0＂存儲元、一邏輯＂1＂存儲元和一層內(nèi)通道孔的無縫3D-MPROM結(jié)構(gòu)。
圖33A、圖33B表示兩種準(zhǔn)無縫3D-EPROM元。
圖34是一具有糾錯(ECC)的3D-ROM集成電路。
圖35是一具有冗余電路的3D-ROM集成電路。
圖36A是第一種個別位冗余電路；圖36B是第一種位線冗余電路。
圖37A是第二種具有個別位和位線冗余電路的3D-ROM集成電路；圖37B是其中的冗余定時電路塊；圖37C是該第二種冗余電路中的各種信號的時序圖。
圖38A是一載碼3D-ROM集成電路；圖38B是在3D-ROM陣列中軟件模塊的一種組織方式。
圖39A是第一種機動碼塊的電路圖；圖39B是一＂軟斷電＂電路。
圖40是第二種機動碼塊的電路圖。
實現(xiàn)本發(fā)明的最佳方式本發(fā)明公開了一3D-ROM集成電路0000的晶體管層次的完全設(shè)計(圖1)，該3D-ROM集成電路含有一3D-ROM陣列00和一襯底電路001。襯底電路001可以含有RAM、糾錯塊、冗余電路、機動碼塊等。相應(yīng)地，3D-ROM的速度、容量、成品率以及可升級性得到進(jìn)一步提高。另外的設(shè)計技巧包括自定時、低能耗以及穩(wěn)定的抗噪音性。速度圖2是3D-ROM核0的電路符號及I/O端口。這里使用了＂3D-ROM核＂這個術(shù)語是因為3D-ROM最好用在單芯系統(tǒng)(SoC)中作為嵌入式存儲器。當(dāng)3D-ROM與其它諸如像RAM之類的片內(nèi)部件集成在一起時，其潛能才能被完全開發(fā)出來。它的輸入信號包括字地址ROM_ADD2以及讀啟動信號READ6，輸出信號包括輸出數(shù)據(jù)ROM_DATA4以及3D-ROM數(shù)據(jù)就緒信號RDY8。RDY8表示3D-ROM數(shù)據(jù)在3D-ROM的輸出端口已經(jīng)就緒。
圖3是3D-ROM核0的框圖，它含有一個3D-ROM陣列00、讀出放大器(S/A)塊42、一翻轉(zhuǎn)電壓(VM)產(chǎn)生電路塊、一3D-ROM行譯碼器40、一位線使無效電路塊48、一3D-ROM定時電路塊46，以及一寄存器50。
3D-ROM陣列00含有一個二極管矩陣(1cc...)以及與其相聯(lián)的字線(20c...)和位線(30c...)。NWL是字線數(shù)目，NBL是位線數(shù)目。在此特例中，NWL和NBL均為4。字線和位線交叉處如有一二極管，則表示邏輯＂1＂；如無二極管，則表示邏輯＂0＂ 。這里二極管僅僅被用作一個例子來解釋3D-ROM的操作，其它形式的3D-ROM膜也可以被使用。
讀出放大器(S/A)塊42將位線30c上的小模擬信號放大成一邏輯信號4。它由S/A使能信號SE 12控制。當(dāng)SE 12高的時候，S/A塊12工作；當(dāng)SE 12低時，S/A塊12則不工作(無效)。
VM產(chǎn)生電路塊44產(chǎn)生一偏置電壓14。該偏置電壓等于讀出放大器的翻轉(zhuǎn)電壓VM。VM指讀出放大器對輸入變化最敏感的偏置電壓。
3D-ROM行譯碼器40基于輸入地址2＇選擇一條字線。信號DS 16能使3D-ROM行譯碼器40不工作并選中位線使無效電路塊48。當(dāng)DS 16高時，所有的字線和位線都預(yù)放電至翻轉(zhuǎn)電壓VM。
從SA塊42中來的信號TS 4T為3D-ROM定時電路塊46提供時序信息。當(dāng)TS 4T高的時候，SE 12被置高一段時間；當(dāng)SE 12變低后，RDY 8被送出。同時，DS 16被置高并最好能被置高到下一個READ6的開始。該時序關(guān)系由圖15表示。
圖4是一3D-ROM核0更詳細(xì)的框圖。它給出了自定時、S/A 42、3D-ROM行譯碼器40和位線使無效電路塊48的細(xì)節(jié)。
除了數(shù)據(jù)位線30a-30d，3D-ROM陣列00還包括一定時位線30T。這里，字線30a-30d被稱作數(shù)據(jù)位線是因為它們上面?zhèn)鬏敚⒄嬲?shù)據(jù)的信號。而定時位線30T只是對3D-ROM核0的其它部分提供定時信號。定時位線30T和3D-ROM陣列00中每條與之相交的字線都有一二極管聯(lián)結(jié)1aT...。在讀過程中，當(dāng)定時位線30T上的電壓超過讀出放大器的閾值電壓VT，讀出放大器翻轉(zhuǎn)。這樣讀出信號4T升高變?yōu)檫壿嫞?＂。為保險起見，當(dāng)30T能觸發(fā)讀出放大器時，所有數(shù)據(jù)＂1＂位線上的電壓升值都應(yīng)該大到足以能夠觸發(fā)讀出放大器的程度。相應(yīng)地，定時位線30T上的電壓上升速度應(yīng)該比最慢的數(shù)據(jù)＂1＂位線還要慢。這里數(shù)據(jù)＂1＂位線是指讀邏輯＂1＂存儲元的數(shù)據(jù)位線。
S/A電路塊42含有多個數(shù)據(jù)讀出放大器43a-43d、一定時讀出放大器43T和一S/A偏置電路塊42b。數(shù)據(jù)讀出放大器43a-43d將字線30a-30d上的信號放大；定時讀出放大器43T將定時位線30T上的信號放大。當(dāng)位線(數(shù)據(jù)或定時位線)上的電壓超過閾值電壓VT，讀出放大器的輸出由低變成高。數(shù)據(jù)讀出放大器43a-43d由偏置信號12B控制，只在該周期T中的一部分時間內(nèi)工作。使用這種方法可以減少能耗，為了提取時序信息，定時讀出放大器43T需要在讀時一直對其位線電壓進(jìn)行監(jiān)控。它在讀過程中始終工作。定時讀出放大器43T有一個恒定的偏置信號12T。偏置信號12B、12T由S/A偏置電路塊42b產(chǎn)生。
3D-ROM行譯碼器40含有一標(biāo)準(zhǔn)行譯碼器40′和多個行譯碼器使無效電路塊41a-41d。當(dāng)DS 16為高時，譯碼器40失效，且所有的字線都與VM14短接。同時，所有位線使無效電路塊48中的晶體管49a-49d被接通。這樣，所有的位線都與VM14相短接。
以下描述圖3和圖4中3D-ROM核0的讀出流程。這個讀出流程的時序圖如圖15所示。3D-ROM核0最初處于默認(rèn)狀態(tài)，即所有的字線和位線都偏置于翻轉(zhuǎn)電壓VM，且所有的數(shù)據(jù)讀出放大器均不工作。在READ6的上升沿，寄存器50捕獲ROM ADD2(譬如說＂00＂)。這個被捕獲的地址被送到行譯碼器40，然后與該地址相對應(yīng)的字線20a上的電壓升到電源電壓Vdd。因為所有位線都處于翻轉(zhuǎn)電壓VM(～Vdd/2)，字線20a開始對每一條與它有二極管聯(lián)結(jié)的位線(30a...)進(jìn)行充電。注意到此時所有的數(shù)據(jù)讀出放大器43a-43d均不工作，因此無數(shù)據(jù)輸出。在此過程中，定時讀出放大器43T對定時位線30T上的電壓進(jìn)行監(jiān)測。當(dāng)該電壓超過閾值電壓VT時，4T變高。這樣SE 12被置高，所有的數(shù)據(jù)讀出放大器43a-43d開始對它們各自相應(yīng)的位線電壓進(jìn)行取樣。相應(yīng)地，輸出信號ROM DATA4被產(chǎn)生了。當(dāng)SE 12被置0后，字線20a沒有必要再保持在電源電壓Vdd。DS 16被送出，它使3D-ROM核0回到默認(rèn)狀態(tài)。這樣完成一個讀周期T。
圖5表示一啞位線30AD以及其與讀出放大器43a、43b之間的聯(lián)結(jié)。啞位線30AD為讀出放大器提供一參考電壓。該電壓最好是在數(shù)據(jù)＂1＂位線電壓和數(shù)據(jù)＂0＂ 位線電壓之間。啞位線30AD與其在3D-ROM陣列00相交的每條字線都有一二極管聯(lián)結(jié)1AD。
圖6A是第一差分讀出放大器核sac1的電路圖。它是一種差分放大器。其使用NMOS對51a、51b作為輸入，以及鏡像對稱的PMOS對51d、51e作為負(fù)載。它使用兩個電源電壓Vdd和GND。圖6B表示一使用第一差分讀出放大器核51f的數(shù)據(jù)讀出放大器。它還含有一由NMOS51g和反相器51h構(gòu)成的鎖存器51w。通過鎖存信號12＇，NMOS51g在SE 12變高時同時關(guān)閉；但先于SE 12變低時打開。這樣，即使無輸入信號30a，30aD，輸出4仍保持原值。也就是說，51w具有鎖存器的功能。圖6C表示一使用第一差分讀出放大器核51i的定時讀出放大器。該差分讀出放大器核51i始終工作。反相器51l，51m組成一鎖存器51x。在每次讀開始時，NMOS51n在READ6控制下，將鎖存器51x清零(平衡化)。
圖6D是第二差分讀出放大器核的電路圖。它是另一種差分放大器。其使用NMOS對51a、51b作為輸入，以及交叉耦合的PMOS對51o、51p作為負(fù)載。它也使用兩個電源電壓Vdd和GND。偏置信號b通過NMOS51c來控制尾電流。當(dāng)b低的時候，讀出放大器核的輸出o+，o-保持其在b剛變低前的水平。在這個意義上讀出放大器核功能是一鎖存器。圖6E表示一使用第二差分讀出放大器核51q的數(shù)據(jù)讀出放大器。它還包含一反相器51r。反相器51r可以調(diào)整波形。圖6F表示一使用第二差分讀出放大器核51s的定時讀出放大器。該差分讀出放大器核51s始終工作。在每次讀開始時，NMOS51u在READ6控制下，將該差分讀出放大器核51s清零(平衡化)。
圖7顯示一S/A偏置電路。電流源52a可以是片內(nèi)電流源或片外電流源。偏置信號12T是由一二極管聯(lián)結(jié)的NMOS52b產(chǎn)生。當(dāng)SE 12高時，偏置信號12T被傳送至偏置信號12B。當(dāng)SE12低時，偏置信號12B接地。
圖8是一行譯碼器使無效電路塊41a。當(dāng)DS 16高時，NMOS53b被接通。字線20a與VM源14短接。當(dāng)20a′高且DS 16為低時，PMOS53c被接通，字線20a與電源Vdd相接。這里應(yīng)該注意到與PMOS53c相接的電源不一定要與芯片別的部分電源相同。它可以是一專用電源。這樣可以更容易地控制3D-ROM的讀過程。
圖9是一VM產(chǎn)生電路44。它使用圖6A或圖6D中的讀出放大器，并含有運算放大器54a和一驅(qū)動NMOS54b。讀出放大器43B的所有輸入輸出端均被短接在一起而產(chǎn)生翻轉(zhuǎn)電壓VM14′。翻轉(zhuǎn)電壓VM14′的大小在讀出放大器43B的兩個電源電壓之間。運算放大器54a和驅(qū)動NMOS54b組成一穩(wěn)壓器，它使VM產(chǎn)生電路44的輸出保持在翻轉(zhuǎn)電壓VM，并提供足夠大的電流。對熟悉集成電路的人士來說，PMOS也可以用作驅(qū)動晶體管。
圖10是一3D-ROM定時電路塊46。它含有三個延遲元件55a、55b和55c。它們的延遲時間分別是τ0、τ1和τ2。本專業(yè)人士很容易理解圖10中的操作。
圖11A-圖11D描述位線電壓的時序特性。當(dāng)行譯碼器40開始工作并選擇字線20y，字線20y上的電壓被升至Vdd。從這時起，字線20y開始通過二級管1yj對位線30j充電。位線30j上的電壓從其初始值(翻轉(zhuǎn)電壓VM)升高。該電壓升高的速度是由二極管電流對位線30j的寄生電容充電的速率來決定。
圖11A表示位線寄生電容3j的各個組成部分。它們包括字線20x和位線30j的耦合電容3jx(對應(yīng)于＂0＂ 存儲元)、反向偏置的二極管1zj的結(jié)電容3jz(對應(yīng)于＂1＂存儲元)、與相鄰位線30i和30k之間的耦合電容3ji和3jk、與別的互聯(lián)線層之間的耦合電容3j′。因為位線30j上的電壓在讀過程中高于翻轉(zhuǎn)電壓VM，而別的字線20x、20z均處于翻轉(zhuǎn)電壓VM。因此，位線30j通過二極管1zj有漏電流流到別的字線20z上。該漏電流產(chǎn)生的放電效果與字線20y產(chǎn)生的充電效果相反。
圖11B表示一用來模擬位線電壓時序特性的等效電路。它含有一二極管1yj、一寄生電容3j和一等效二極管1j。等效二極管1j實際上是由n個二極管并聯(lián)組成。這里n是所有與位線30j有二極管聯(lián)結(jié)的字線(除去與正在被讀的存儲元1yj相對應(yīng)的字線20y)數(shù)目。在最壞的讀模式下，n等于NWL-1。從這個等效電路看，字線30j上的電壓Vb由三個因素決定二極管1yj、寄生電容3j和等效二極管1j。當(dāng)二極管1xj的正向電流等于等效二極管的反向電流時，Vb達(dá)到靜態(tài)平衡電壓Vbe。
圖11C是二極管1yj所期望的電流電壓(IV)特性。它的正向電流If(V)1f比它的反向電流Ir(V)1r的數(shù)值大。可以用圖像法來找到最壞讀模式下的靜態(tài)平衡電壓Vbe。首先將反向IV曲線乘以NWL-1，然后將它向右移Vdd-VM。這樣得到的曲線1rs與1f的交點即為最壞讀模式下的靜態(tài)平衡電勢Vbe。在平衡狀態(tài)下，字線20y上的電勢升高ΔVbe(ΔVbe＝Vbe-VM)可由以下方程得到，If(Vdd-VM-ΔVbe)＝(NWL-1)×Ir(ΔVbe)Eq(1)≈NWL×Ir(ΔVbe)for largeNWL圖11D是一位線電勢的時序圖，位線電勢升值ΔVb最終能達(dá)到其靜態(tài)平衡電勢升值ΔVbe。當(dāng)ΔVb的值超過閾值電壓VT時，數(shù)字輸出成為有效輸出。對位線30j來說，達(dá)到VT的時間即其延遲τ30j。它可以表示如下，τ30j=VT×C3jIf----Eq.(2)]]>圖12A表示一與數(shù)據(jù)位線30a并列的參考位線30r。圖12B是它們所期望的電壓時序圖。參考位線30r可以是定時位線30T或啞位線30D。考慮到芯片上不同二極管特性的差異，參考位線30r上的電壓上升時間要比別的數(shù)據(jù)＂1＂位線上的電壓上升時間長(這在圖15中也有所表示)。根據(jù)Eq.(2)，這可以通過增加參考位線30r上的寄生電容3r來達(dá)到。圖13A-圖13C表示了幾種實現(xiàn)方法。
圖13A表示第一參考位線30r。它比數(shù)據(jù)位線30a要寬，因此它有較大的寄生電容。圖13B表示第二參考位線30r。它包括兩條次參考位線30r1和30r2。這些次位線和一般的數(shù)據(jù)位線有相同寬度，但它們在一端短接。次參考位線30r1與每條和它相交的字線有二極管聯(lián)結(jié)；另一方面，次參考位線30r2沒有和任何字線有二極管聯(lián)結(jié)。在讀的過程中，字線20a通過一個二極管1ar1對兩條次位線30r1、30r2充電。而對數(shù)據(jù)位線30a來說，字線20a通過二極管1aa只對一條位線30a充電。相應(yīng)地，參考位線30r上的電壓上升速率較慢。在此特例中，次參考位線30r2的長度與數(shù)據(jù)位線30a相同。實際上它可以只是一條完整字線長度的一部分x(0＜x≤1)。也就是說，參考位線30r的分布電容是C3r＝(1+x)×C3a。相應(yīng)地，參考位線30r的延遲τ30r是τ30r＝(1+x)×τ30a。它可以通過改變位線版圖來調(diào)整。圖13C表示第三參考位線30r。它與一物理電容30r0相聯(lián)，物理電容30r0可以是MOS電容、金屬電容或別的常規(guī)電容。這些電容對延遲τ30r有類似的效果。
圖14表示在一3D-ROM陣列中數(shù)據(jù)位線、啞位線和定時位線的設(shè)計。這里有兩個位線組D1、D2。在每個位線組D1中，啞位線30D含有兩條次啞位線30D1、30D2。啞位線提供的參考電勢被位線組中的所有數(shù)據(jù)位線共享。同時，還有一定時位線組在該陣列中。它包含定時位線30T以及30T的啞參考位線30TD。定時位線30T含有兩條次定時位線30T1、30T2。它的啞參考位線30TD含有4條次位線30TD1-30TD4。很明顯，啞位線30D和定時位線30T上的電壓上升速率是數(shù)據(jù)位線30a上升速率的一半，啞定時位線30TD上的電壓上升速率更被減半。因此，這種設(shè)計能滿足所有對啞位線和定時位線的要求。在此特例中，啞位線和定時位線的x值均取為1。實際啞位線和定時位線的x值可以小于1而且它們可以有不同的x值。
圖15是一3D-ROM核0中各信號的時序圖。在時刻t1，30T達(dá)到讀出放大器43T的閾值電壓VT，并產(chǎn)生定時信號4T。通過圖10中的延遲元件55a、55b增加的延遲τ0+τ1之后，DS 16被置＂1＂。3D-ROM的最終延遲時間為，τ=(1+x)×VT·C3jIf+τ1.]]>三維集成存儲器(3DiM)可以用來隱藏3D-ROM的延遲。3DiM是由一3D-ROM和一片內(nèi)RAM通過垂直集成來形成。RAM在襯底里，而3D-ROM堆疊在RAM之上。對外部系統(tǒng)來說3DiM可被視為一單個的數(shù)據(jù)存儲器，RAM中保留了一部分3D-ROM數(shù)據(jù)的備份以及它們的3D-ROM行地址。在讀數(shù)據(jù)之前，外界系統(tǒng)提供一輸入地址。3DiM先在RAM中查找，如果輸入地址與RAM中存放的3D-ROM行地址符合，即“命中”，那么，數(shù)據(jù)將直接從RAM中讀出。如果沒有命中，那么，與該輸入地址相對應(yīng)的3D-ROM數(shù)據(jù)被下載到RAM中。數(shù)據(jù)可以是在3D-ROM數(shù)據(jù)被傳送到RAM中時直接在列譯碼器之后讀出，也可以是在3D-ROM數(shù)據(jù)已經(jīng)下載到RAM后從RAM中讀出。第一種方法的延遲要短一些，第二種方法可以滿足冗余電路和軟件升級的要求。RAM的功能是3D-ROM數(shù)據(jù)緩沖器。也可以說，3DiM是一帶有高速緩沖存儲器的3D-ROM。對命中的情形來說，3DiM的延遲是RAM的延遲，外界系統(tǒng)無法察覺3D-ROM的延遲。對于未命中的情形，3DiM的延遲與3D-ROM的延遲相近。如果RAM的容量足夠大，那么命中的可能性較大。這樣可以減少讀數(shù)據(jù)的平均延遲時間。3DiM的帶寬等于系統(tǒng)帶寬，即系統(tǒng)總線寬度和系統(tǒng)時鐘頻率之乘積。
對外界系統(tǒng)來說，以上3DiM讀數(shù)據(jù)的過程與計算機中高速緩沖存儲器的操作類似。以下的圖16-圖19B描述了3DiM的更多細(xì)節(jié)，尤其是其內(nèi)部數(shù)據(jù)流。
圖16表示一3DiM 100的電路符號和I/O端口，其I/O端口包括3D-ROM行地址ROM ADD 2、RAM塊地址RAM ADD 74t、讀啟動信號READ6和時鐘信號CLK 70。RAM_ADD 74t是3D-ROM數(shù)據(jù)所要存放的RAM塊的地址。為了簡便計，在此沒有畫出3DiM的輸出端。
圖17是一3DiM 100的框圖。它含有3D-ROM核0、RAM 82、列譯碼器80和3DiM定時電路塊84。在此特例中，3D-ROM核0的大小是1024×1024。RAM 82含有一RAM核和一RAM標(biāo)簽塊。RAM核存儲3D-ROM數(shù)據(jù)的一個備份，RAM標(biāo)簽塊存放與這些數(shù)據(jù)相對應(yīng)的ROM_ADD 2。3DiM定時塊84控制3D-ROM核0到RAM 82之間的數(shù)據(jù)流動。在此應(yīng)注意到如果系統(tǒng)能夠承受大的延遲，數(shù)據(jù)可以在76直接輸出，而不需要RAM 82。
以下描述數(shù)據(jù)從3D-ROM核0下載至RAM的過程。其時序圖由圖20表示。首先如圖2-圖15所示，3D-ROM核0中的數(shù)據(jù)4被讀出，。一旦RDY 8置高，3DiM定時電路塊84將RAM讀使能信號WE 71置高，并開始與每個時鐘脈沖CLK 70同步地發(fā)出列地址74。在此特例中，每個列地址74有4位。列譯碼器80根據(jù)列地址74從1024位DADT_OUT4中選擇一個64位的字，并把它們下載至RAM 82中。當(dāng)CLK脈沖70的數(shù)目達(dá)到一個預(yù)定值時，3DiM定時電路塊84將WE 71置低，并停止發(fā)送列地址。同時，它產(chǎn)生一個RAM數(shù)據(jù)就緒信號FNS 75。這里不要把FNS 75和RDY 8混淆。RDY 8表示ROM數(shù)據(jù)就緒，即3D-ROM中一行數(shù)據(jù)已被讀出，且3D-ROM可以接受下一個行地址ROM_ADD 2。另一方面，F(xiàn)NS 75表示RAM數(shù)據(jù)就緒，即3D-ROM一行中的所有數(shù)據(jù)已經(jīng)被下載至RAM 82中，RAM 82可以作別的操作。3DiM定時電路塊84將DRY 8與CLK 70同步化，而產(chǎn)生信號SRDY 8′。同時，它將RAM_ADD 74t保持到SRDY 8＇變高。然后該被延遲的RAM地址DRAM_ADD 74t＇被送到RAM 82。在此特例中，DRAM_ADD 74t＇組成了RAM地址的高2位A[5:4]，列地址74組成RAM地址的低4位A[3:0]。
圖18A是一3DiM定時電路塊84。它含有一同步電路塊88、四個觸發(fā)器92d-92g、一計數(shù)器92b和一比較器92c。同步電路塊88產(chǎn)生同步信號SRDY 8＇。3DiM定時電路塊84的主要操作如下。在SRDY 8＇的上升沿觸發(fā)器92d捕獲一邏輯＂1＂，從而接通計數(shù)器92b的時鐘輸入端。但只要SDRY 8＇是高，計數(shù)器92b始終被清零。當(dāng)SDRY 8＇變低后，計數(shù)器92b開始隨著每個時鐘脈沖CLK 70的到來而增加。它的輸出被用作列地址74。該列地址74始終和一個預(yù)置的地址碼78比較。這個預(yù)置的地址碼78表示將ROM DATA 4完全傳送至RAM 82所需的時鐘周期數(shù)。在此特例中，預(yù)置的地址碼78是＂1111＂。當(dāng)列地址74等于該預(yù)置地址碼78時，觸發(fā)器92d被清零、計數(shù)器92b的時鐘輸入被斷開、FSN75被置高。熟悉本專業(yè)的人士很容易理解該電路的其它部分。
圖18B表示一同步電路塊88。它通過將RDY 8與CLK 70對準(zhǔn)而產(chǎn)生一同步信號SRDY 8＇。它含有兩個觸發(fā)器94a、94b和一個與門。熟悉本專業(yè)的人士應(yīng)很容易理解其操作。
圖19A、圖19B表示兩種RAM塊的排列。在圖19A中的第一種RAM塊排列中，RAM塊82含有RAM核82a和一RAM標(biāo)簽塊82b。RAM核82a儲存3D-ROM核0的數(shù)據(jù)的備份，它有256行79a0...和64列。每行79a0儲存3D-ROM核0中的一個字(64位)。RAM標(biāo)簽塊82b存儲與RAM核82a中數(shù)據(jù)對應(yīng)的3D-ROM行地址ROM_ADD 2。它有256行79b0...和10列。RAM 82a、82b列地址的高2位A[5:4]由DRAM_ADD 74t＇提供，低4位A[3:0]由列地址74提供。在RAM核82a中，每列79a0的3D-ROM行地址ROM_ADD2被存儲在RAM標(biāo)簽塊82b中與之相應(yīng)的行79b0中。在圖19B中的第二種RAM塊排列中，RAM核82a與圖19A中的RAM核一樣。它被分為4個RAM扇區(qū)77s0-77s3。每個RAM扇區(qū)77s0...含有16行79a0并存儲3D-ROM一條字線上的所有數(shù)據(jù)(1024位)。因為在每個扇區(qū)77s0中的數(shù)據(jù)來自同一條3D-ROM字線，它們可以共享一標(biāo)簽行77r0(來儲存3D-ROM行地址ROM-ADD 2)。相應(yīng)地，RAM標(biāo)簽塊82c只需要4個標(biāo)簽行77r0-77r3。RAM標(biāo)簽塊82c的行地址A[1:0]由DRAM_ADD 74t＇提供。3D-ROM行地址ROM_ADD2在每次讀周期T中只需要被下載至RAM標(biāo)簽塊82中一次。相應(yīng)地，SDRY 8＇可被用作RAM標(biāo)簽塊82b的使能寫信號。第二種RAM塊的排列需要的RAM空間容量較小，并可以節(jié)省一些能耗。容量3D-ROM的容量等于其字線數(shù)目NWL與位線數(shù)目NBL之乘積。根據(jù)方程Eq.(2)，3D-ROM中最大的字線數(shù)目NWL，MAX可以表示如下NWL,MAX=If(Vdd-VM-ΔVbe)Ir(ΔVbe)----Eq.(3)]]>=If(Vdd-VM-nVT)Ir(nVT)]]>這里ΔVbe等于nVT(n＞1)，即在靜態(tài)平衡時位線電壓高于翻轉(zhuǎn)電壓(VM)nVT。為了讓位線電壓升幅ΔVb在一合理的時間內(nèi)超過讀出放大器的閾值電壓VT，n最好設(shè)置在～2。一般來說讀出放大器的閾值電壓～100mV。當(dāng)Vdd等于3.3V，且VM～Vdd/2時，方程(3)可以簡化為NWL,MAX=If(1.4V)Ir(0.2V).----Eq.(4)]]>根據(jù)方程(4)，最大的字線數(shù)目NWL，MAX是由3D-ROM元的正反比來決定的。與常規(guī)的正反比定義不同，方程(4)中正向電流的偏置電壓遠(yuǎn)大于反向電流的偏置電壓。該定義可以讓3D-ROM元的設(shè)計更為簡單。另一方面，在讀時除被讀存儲元對應(yīng)的字線外，而別的字線都固定在翻轉(zhuǎn)電壓VM。因為在這些字線中的電流很小，它們上面不會產(chǎn)生大的電勢差。相應(yīng)地，從漏電流的角度來說，最大的位線數(shù)目NBL，MAX不受限制。
提高3D-ROM容量的方法包括增加最大字線數(shù)目NWL，MAX；增加最大位線數(shù)目NBL，MAX。如前所述，NBL，MAX不受限制，另一方面NWL，MAX由3D-ROM元的正反比決定。為了得到一個大的正反比，最好能使用一個二極化的3D-ROM元，即3D-ROM元的一邊與另一邊有極大差別。該差別有兩種形式一種是材料上的差別，一種是結(jié)構(gòu)上的差別。一個有材料上差別的3D-ROM元被稱作二極化的3D-ROM元膜。這里3D-ROM元膜是指3D-ROM膜以及其上下方的二電極。另一方面，一個具有結(jié)構(gòu)上差別的3D-ROM元被稱作二極化的3D-ROM元結(jié)構(gòu)。這些概念將在圖21和圖23中具體描述。
圖21解釋二極化膜的概念。對一個含有至少兩個次膜25a、25b的膜25來說，當(dāng)次膜25a、25b之間有足夠的材料差別時，膜25被稱作二極化膜。當(dāng)電流沿著方向27a流過二極化膜25(從端口29a到端口29b)，它首先遇到次膜25a，然后遇到次膜25b；另一方面，當(dāng)它沿方向27b(從端口29b到端口29a)流動時，它先遇到次膜25b，然后再遇到次膜25a。對于二極化膜25來說，電流遇到次膜25a、25b的順序能夠極大地影響到電流的大小。一個很熟悉的例子即p-n結(jié)二極管。通過在次膜25a、25b中使用不同的摻雜類型，二極管現(xiàn)象可以發(fā)生。在一常規(guī)p-n二極管中，只有摻雜類型改變，而次膜25a、25b的基材料都是一樣的。這里基材料是指一層膜中的主要組成材料。通過使用不同的基材料，次膜25a、25b可以更加二極化。相應(yīng)地，二極管現(xiàn)象得到增強，可得到一個更大的正反比。圖22A-圖22C表示了幾個二極化的3D-ROM元膜。
圖22A表示第一二極化的3D-ROM元膜。在此特例中，3D-ROM膜32被分為兩個次膜32a、32b。這兩個次膜的基材料不同。譬如說，次膜32a基于硅，次膜32b基于碳硅合金(SiyC1-y，0＜y＜1)。其它半導(dǎo)體材料，如鍺、鍺硅合金(SizGe1-z，0＜z＜1)、金鋼石也可用作基材料。除了使用不同的半導(dǎo)體材料外，還可以使用別的方法將3D-ROM元膜二極化。它們包括半導(dǎo)體材料和介質(zhì)材料的復(fù)合膜(譬如說，次膜32a含一半導(dǎo)體材料，次膜32b含一介質(zhì)材料)；不同的介質(zhì)材料(譬如說，次膜32a含非晶硅，而次膜32b含氮化硅)；不同的基材料的結(jié)構(gòu)(譬如說，次膜32a具有非晶結(jié)構(gòu)，次膜32b具有多晶或微晶結(jié)構(gòu)，這在圖22B中也有表示)；不同的電極材料(譬如說，使用具有不同功函數(shù)的金屬和/或與3D-ROM膜有不同界面特性的金屬)。所有這些方法可以進(jìn)一步提高3D-ROM元的正反比。
圖22B表示第二二極化的3D-ROM元膜。在此特例中，一層微晶材料32au被放置在電極31和3D-ROM膜32a之間。微晶材料可以在金屬材料和非晶半導(dǎo)體材料之間建立一個較好的界面。如果只在一個電極(譬如說31)和3D-ROM膜32之間有一微晶膜，則3D-ROM膜被二極化，且能得到一個較大的正反比。同時，微晶材料可以降低接觸電阻。因此，該3D-ROM元膜能夠通過大的正向電流，從而縮短3D-ROM的延遲。
圖22C表示第三種二極化的3D-ROM元膜。在此特例中，3D-ROM膜32含有一p+膜32p、ν膜32x和n+膜32n。ν膜32x是輕度n摻雜的。這些膜都是基于非晶硅且n+膜32n形成在靠襯底的一邊。該3D-ROM元可以達(dá)到＞10A/cm2的正向電流和＜6×10-5A/cm2的反向電流。它們比常規(guī)p-i-n二極管結(jié)構(gòu)正反向性能都要好。
圖23解釋二極化的3D-ROM元結(jié)構(gòu)的概念。3D-ROM膜32與頂電極31和底電極33分別有兩個界面32ti、32bi。在一二極化的3D-ROM元結(jié)構(gòu)中，這些界面的形狀有大的差別。最好一個界面具有一強化場的形狀，即至少具有一尖端33t，而在另一界面上無尖端。相應(yīng)地，沿著一個方向的電子發(fā)射得到加強，從而正反比也就得到提高。圖24A-圖24C表示幾種二極化的3D-ROM元結(jié)構(gòu)。
圖24A表示第一種二極化的3D-ROM元結(jié)構(gòu)。在此特例中，頂電極31被用作字線，底電極33(在襯底一邊的電極)被用作位線。其原因如下。因為底電極33使用了具有多晶結(jié)構(gòu)的金屬，其表面32bi比較粗糙。當(dāng)3D-ROM膜32淀積在底電極33之上后，其使用的非晶材料使它和頂電極31之間的界面32ti變得較為平滑。相應(yīng)地，從底電極33到頂電極31的電子發(fā)射得到增強，即從頂電極31到底電極33的電流變得更大。
圖24B表示第二種二極化的3D-ROM元結(jié)構(gòu)。3D-ROM膜32形成在通道孔塞34上。拐角32C1增強了向頂電極31的電子發(fā)射。相應(yīng)地，在此特例中，字線使用頂電極。
圖24C表示第三種二極化的3D-ROM元結(jié)構(gòu)。3D-ROM膜32在通道孔35中形成。拐角32C2增強了向底電極33的電子發(fā)射。相應(yīng)地，在此特例中，字線使用底電極33。
圖25表示一具有大容量的3D-ROM陣列。因為3D-ROM陣列中字線的數(shù)目不受限制，它最好具有大的NBL。在此特例中，3D-ROM陣列的形狀為一矩形。在一個3D-ROM芯片中可以有多個這種3D-ROM陣列。它們可以沿著Y方向上放置，因此，最后的3D-ROM芯片的形狀仍可大致保持矩形。成品率3D-ROM的本征成品率由3D-ROM陣列中的缺陷數(shù)目來決定。缺陷會導(dǎo)致各種形式的讀失效。如圖26A-圖26F所示，在3D-ROM陣列中有6種讀失效模式。它們包括1.字線斷路20o(圖26A)；2.字線短路20s(圖26B)；3.位線斷路30o(圖26C)；4.位線短路30s(圖26D)；5.小的3D-ROM元正向電流(圖26E)；6.大的3D-ROM元反向電流(圖26F)。
對字線失效模式，即失效模式1和2，整條字線上沒有正確數(shù)據(jù)能讀出，這被稱為字線錯誤。對位線失效模式，即失效模式3和4，整條位線上沒有正確數(shù)據(jù)能讀出，這被稱為位線錯誤。字線錯誤和位線錯誤可以通過對金屬工藝進(jìn)一步提高來改善。
在3D-ROM陣列中有兩種3D-ROM元失效模式，即失效模式5和6，對失效模式5來說，正向電流1f太小，這會導(dǎo)致平衡態(tài)位線電勢升幅ΔVbe過低(圖26E)，而不能夠觸發(fā)讀出放大器。也就是說，一個邏輯＂1＂存儲元被誤讀成邏輯＂0＂。所幸的是，該失效模式只會影響到有缺陷的個別位，相應(yīng)它被稱作個別位錯誤。對失效模式6來說，有缺陷的3D-ROM元的反向漏電流太大。當(dāng)讀取與該有缺陷存儲元處于同一條位線上的別的存儲元時，在該有缺陷的存儲元上的漏電流會限制位線電勢升幅ΔVbe。如果該電勢升幅ΔVbe過小，以致于不能觸發(fā)讀出放大器，則不能讀出有效數(shù)據(jù)(圖26F)。在這種失效模式下，有缺陷存儲元所處位線上的所有存儲元的數(shù)據(jù)都不能被讀出。因此，它是一位線錯誤。失效模式5和6，尤其是失效模式6，對3D-ROM陣列的本征成品率影響很大。
大多數(shù)3D-ROM元的失效是由工藝流程中對3D-ROM膜引入的缺陷造成的。缺陷可能在工藝流程的幾個階段引入，即在3D-ROM膜形成之前(如對底電極)，在3D-ROM膜形成中(對3D-ROM膜)，在3D-ROM膜形成之后(如蝕刻一通道孔并暴露一部分3D-ROM膜)。3D-ROM的成品率對形成底電級、3D-ROM膜以及頂電極的底部的工藝流程非常敏感。這些膜被視為缺陷敏感膜。一個常見的引入缺陷的工藝步驟是圖形轉(zhuǎn)換。在圖形轉(zhuǎn)換過程中，硅片要經(jīng)過光刻、蝕刻和/或平面化。所有這些步驟會引入外界有害雜質(zhì)或損傷3D-ROM膜。為了不使3D-ROM元失效，應(yīng)在這些缺陷敏感膜的形成過程中避免圖形轉(zhuǎn)換。
根據(jù)本發(fā)明中第一種提高成品率的辦法，首先要減少3D-ROM陣列中的缺陷。這可以通過一無縫3D-ROM元來實現(xiàn)。在無縫3D-ROM元中，至少一部分頂電極和至少一部分3D-ROM膜具有相同的截面。在其工藝流程中，底電極、3D-ROM膜及至少一部分頂電極是以一種無縫的形式形成的，即連續(xù)地并無中斷地形成。在這些工藝步驟之間沒有圖形轉(zhuǎn)換。該工藝流程最好能在一集束設(shè)備(cluster tool)中進(jìn)行。相應(yīng)地，無縫3D-ROM元具有低缺陷密度。圖27-圖33B顯示其結(jié)構(gòu)及工藝流程。
圖27是一無縫3D-ROM元。它含有一底電極64、一3D-ROM膜62，一頂緩沖膜60，以及一頂金屬65。在層內(nèi)介質(zhì)68中的通道孔67將頂緩沖膜60和頂金屬65相聯(lián)結(jié)。頂緩沖膜60和頂金屬65組成頂電極66。在頂緩沖膜60和3D-ROM膜62之間的界面被稱為頂界面62ti，在3D-ROM膜62和底電極64之間的界面被稱為底界面62bi。對3D-MPROM來說，3D-ROM膜62含有一準(zhǔn)導(dǎo)通膜；對3D-EPROM來說，3D-ROM膜含有準(zhǔn)導(dǎo)通膜及反熔絲膜(最好在它們之間有一層金屬緩沖膜)。至少一部分頂緩沖膜60與至少一部分3D-ROM膜62具有相同的截面。這種無縫3D-ROM元的工藝流程不會對頂界面62ti和底界面62bi引入外界雜質(zhì)，因此，它能夠提高3D-ROM成品率。其工藝流程的細(xì)節(jié)在圖28A-圖32中描述。
圖28A中，所有3D-ROM的缺陷敏感膜，包括底電極64、3D-ROM膜62以及一部分頂電極(即頂緩沖膜60)是以一種無縫的形式形成的，即連續(xù)地并無中斷地形成的。因為在這些工藝步驟中沒有圖形轉(zhuǎn)換，它們可以在一集束設(shè)備中形成。這也就排除了引入外界雜質(zhì)和損傷暴露了的表面的可能性。因此，頂界面62ti和底界62bi有很少的缺陷。
圖28B是在形成了所有缺陷敏感膜之后的另一種無逢3D-ROM元。它在3D-ROM膜62和頂緩沖膜60之間有另外一層膜—抗蝕膜(etchstop1ayer)62b。這些膜都可以用無縫的形式形成?？刮g膜62b的功能在圖29C中描述。
圖29A-圖29C描述幾個在頂緩沖膜60形成后的無縫3D-ROM元。在圖29A的特例中，經(jīng)過光刻和蝕刻頂緩沖膜60后暴露了一部分底電極64。在圖29B的特例中，經(jīng)過光刻和蝕刻頂緩沖膜60暴露了一部分3D-ROM膜62。圖29C的特例對應(yīng)于圖28B的特例。在頂緩沖膜60蝕刻進(jìn)程中，可選擇蝕刻的配方，從而使蝕刻在抗蝕膜62b處停止。這樣能保護3D-ROM膜62。
在頂緩沖膜60成形之后，最好還要一個修復(fù)3D-ROM膜62邊緣的工藝步驟。這在圖30A-圖30C中描述。這個步驟類似于常規(guī)MOS工藝中，在柵成形后的再氧化步驟。圖30A中的特例對應(yīng)于圖29A中的特例。一部分底電極64通過氧化等方法轉(zhuǎn)換成一介質(zhì)68d。圖30B中的特例對應(yīng)于圖29B中的特例。至少一部分3D-ROM膜62通過氧化等方法轉(zhuǎn)換成一介質(zhì)68d。圖30C中的特例對應(yīng)于圖29C中的特例。至少一部分抗蝕膜62b通過氧化等方法轉(zhuǎn)換成一介質(zhì)68d。
圖31表示一在3D-ROM堆69成形后的無縫3D-ROM元。在該工藝步驟中，底電極64被光刻和蝕刻。
圖32描述兩個無縫3D-ROM元99a、99b，它們分別代表邏輯＂1＂和邏輯＂0＂。它也描述了一層內(nèi)通道孔99c。層內(nèi)通道孔99c提供字線金屬層和位線金屬之間的電聯(lián)結(jié)。邏輯＂1＂和邏輯＂0＂使用相同的3D-ROM堆69。它們之間的不同之處是邏輯＂1＂存儲元99a中有一通道孔67；在邏輯＂0＂存儲元99b中則沒有這個通道孔67b。層間聯(lián)結(jié)通道孔的工藝流程不需要多余的光刻步驟。在形成頂緩沖膜60時，層內(nèi)通道孔99c處的頂緩沖膜60和3D-ROM膜62均被蝕刻掉。通道孔67c和通道孔67同時形成。只是在通道孔67c中需要被蝕刻的介質(zhì)更多。這可以在形成通道孔67時，通過一過度蝕刻來達(dá)到。
圖33A和圖33B描述兩種準(zhǔn)無縫3D-EPROM元。它們被稱為準(zhǔn)無縫的是因為3D-EPROM中的一次膜(如準(zhǔn)導(dǎo)通膜62a)是以無縫形式形成的；而另一次膜(如反熔絲膜62b)，則是以一常規(guī)方式形成。在圖33A的特例中，準(zhǔn)導(dǎo)通膜62a在頂緩沖膜60和底電極64之間。這三層膜是以一種無縫形式形成的。另一方面，反熔絲膜62b，則是介于通道孔塞63和頂電極65之間。它們是以常規(guī)方法形成的。在圖33B的特例中，反熔絲膜62b介于頂緩沖膜60和頂電極65之間。它們也是以常規(guī)方法形成的。在這兩個特例中，準(zhǔn)導(dǎo)通膜的缺陷極少。這里應(yīng)該知道，準(zhǔn)導(dǎo)通膜和反熔絲膜的位置可以互換。
本發(fā)明的第二種提高成品率的方法是，針對在工藝流程結(jié)束后3D-ROM陣列中仍存在的缺陷使用糾錯(ECC)和冗余電路。
圖34表示一含有ECC的3D-ROM集成電路。它包括一具有ECC碼的3D-ROM核0、列譯碼器80和一ECC解碼器102。在數(shù)據(jù)76被輸出到片內(nèi)RAM或外部系統(tǒng)之前，錯誤得到糾正。在3D-ROM核0中，每條字線上有1024位有效數(shù)據(jù)，它們被分成16個64位的字。每個字需要7個校對位。對此含有ECC的3D-ROM集成電路特例，每條字線上的數(shù)據(jù)位有16×71＝1136。在讀之后，這些數(shù)據(jù)位被傳送到列譯碼器80。列譯碼器80的輸出有7l位。ECC解碼器將這71位轉(zhuǎn)換成64位數(shù)據(jù)。實際上ECC解碼器可以放在3D-ROM核0里面，但因為其面積較大，最好將其放在列譯碼器80之后。它會對3D-ROM集成電路導(dǎo)致多余的延遲(幾十個時鐘周期)。這個多余的延遲和3D-ROM核0的本征延遲(μs量級)相比很小。ECC解碼器102不會影響到帶寬。
ECC最適合于糾正3D-ROM中的個別位和位線錯誤。ECC較難糾正字線錯誤，原因如下如要糾正字線錯誤，在對字線錯誤進(jìn)行糾正之前需要讀幾十根字線上的數(shù)據(jù)。由于3D-ROM的讀是以字線為單位進(jìn)行的且每次讀的延遲很長(μs量級)，當(dāng)?shù)谝粋€經(jīng)過校正后的數(shù)據(jù)出現(xiàn)時，已經(jīng)等待幾百個μs了。對于許多應(yīng)用來說，這是不希望看到的。冗余電路是一糾正字線錯誤更好的方法。
冗余電路可以糾正所有錯誤，包括個別位錯誤，字線錯誤、位線錯誤。圖35是第一種具有冗余電路的3D-ROM集成電路的框圖。它含有一3D-ROM核0、一列譯碼器80、三組64位的二選一多路選擇器108S、108B、108W、一個別位冗余電路塊118S、一位線冗余電路塊118B和一字線冗余電路塊118W。在數(shù)據(jù)76被輸出到片內(nèi)RAM或外部系統(tǒng)之前，錯誤位被冗余電路塊118S、118B、118W中的正確數(shù)據(jù)替換。多路選擇器108S、108B、108W從3D-ROM核0中選擇數(shù)據(jù)76或從冗余電路塊118S、118B、118W選擇數(shù)據(jù)至輸出76。
個別位冗余電路塊118S為個別位錯誤提供正確數(shù)據(jù)。它的輸入包括3D-ROM行地址ROM_ADD 2和列地址74。其輸出包括與個別缺陷位應(yīng)攜帶的正確數(shù)據(jù)110S(1位)和一糾錯使能信號112S(64位)。110S為多路選擇器108S的每個＂1＂輸入共享。112S中只有1位是高，而別的位均為低。對個別位錯誤來說，輸出76中只有1位需要被替換。這由112S中為高的那位來決定。正確數(shù)據(jù)(1位)以及它的行和列地址被存儲在個別位冗余電路118S中。當(dāng)輸入ROM_ADD 2和列地址74與在個別位冗余電路塊118S中存儲的地址相符時，118S中的數(shù)據(jù)替換錯誤位。
位線冗余電路塊118B為位線錯誤提供正確數(shù)據(jù)，它的輸入包括3D-ROM行地址ROM_ADD 2和列地址74。其輸出包括在此ROM_ADD2與缺陷位線相交處存儲元應(yīng)攜帶的正確數(shù)據(jù)110B(1位)和一糾錯使能信號112B(64位)。對位線錯位來說，整個有缺陷的位線上的所有位都要被替換。這些正確數(shù)據(jù)(1024位)以及它們的列地址被存儲在位線冗余電路塊118B中。當(dāng)輸入列地址74與118B中的列地址的高4位相符時，ROM_ADD 2在1024位中選一位并通過多路選擇器108B送到RAM82。同時，118B中的列地址的低6位在112B中選一位。相應(yīng)地，錯誤位被位線冗余電路塊118B中的正確數(shù)據(jù)替換。
字線冗余電路塊118W為字線錯誤提供正確數(shù)據(jù)，它的輸入包括3D-ROM行地址ROM_ADD 2和列地址74。其輸出包括在此缺陷字線上應(yīng)攜帶部分正確數(shù)據(jù)110W(64位)和一糾錯使能信號112W(1位)。對字線錯位來說，整個有缺陷的字線上的所有位都要被替換。這些正確數(shù)據(jù)(1024位)以及它們的字地址被存儲在字線冗余電路塊118W中。當(dāng)輸入行地址ROM_ADD 2與118W中的行地址相符時，112W被選中。同時，列地址74在1024位中選64位并替換錯誤位。
圖36A-圖37C表示第一和第二種個別位和位線冗余電路，因為字線冗余電路也可提高3D-ROM的升級性，它的細(xì)節(jié)在本發(fā)明的＂升級性＂部分描述。圖36A是第一種個別位冗余電路塊118S。在此特例中，它含有兩組正確數(shù)據(jù)/地址、編碼器125g和幾個與、或門。這兩組正確數(shù)據(jù)/地址可以糾正兩處個別位錯誤。熟悉本專業(yè)技術(shù)的人士應(yīng)該知道，在該電路塊中可以具有更多組的正確數(shù)據(jù)地址。每組正確數(shù)據(jù)/地址含有存儲器陣列vs1、bs1、ws1、bs1＇、ds1以及兩個比較器bcs1、wcs1。每個存儲陣列有一行存儲元，它的選中端由＂＞＂表示。當(dāng)存儲陣列被選中后，其中的數(shù)據(jù)被直接輸出，或通過一譯碼器輸出。存儲陣列Vs1含有一有效位(1位)，它表示該組正確數(shù)據(jù)/地址的有效性。只有當(dāng)有效位是高的時候，該組中的正確數(shù)據(jù)/地址才有效。存儲陣列Vs1的選中端131一般與Vdd接在一起。它也可和別的時序信號，諸如WE 71相聯(lián)結(jié)。存儲器陣列bs1含有缺陷存儲元位地址的高4位。存儲陣列ws1含有缺陷存儲元的行地址(10位)。在讀過程中，列地址74與存在存儲陣列bs1中的列地址相比較。同時，ROM_ADD 2與存在存儲陣列ws1中的行地址進(jìn)行比較。比較的結(jié)果cbs1、cws1如果均為高，則讀出存儲陣列bs1＇、ds1中的數(shù)據(jù)。存儲陣列bs1＇含有缺陷存儲元列地址的低6位，存儲陣列ds1含有與缺陷存儲元相對應(yīng)的正確數(shù)據(jù)(1位)。基于存儲陣列bs1＇中的數(shù)據(jù)，譯碼器125g將112S上的1位電壓升高。同時，存儲陣列ds1中的正確數(shù)據(jù)被傳送至110S。應(yīng)注意到通過信號133可以使譯碼器125g失效。
圖36B是第一種位線冗余電路塊118B的電路圖。在此特例中含有兩組正確數(shù)據(jù)/地址、譯碼器125g和幾個與、或門。這兩組正確數(shù)據(jù)/地址能改正兩處位線錯誤。熟悉本專業(yè)的人士應(yīng)了解在此電路塊中可以具有更多組的正確數(shù)據(jù)/地址。每組正確數(shù)據(jù)/地址包括存儲器陣列vb1、bb1、bb1＇、db1和一比較器bcb1。與圖36A類似，存儲陣列vb1含有一有效位(1位)，存儲元陣列bb1含有缺陷位線的位地址的高4位。在讀時，列地址74與存在存儲陣列bb1中的列地址比較。比較結(jié)果cb1，如果是高的話，則選中并讀存儲陣列bb1＇、db1。存儲陣列bb1＇含有缺陷位線的列地址的低6位，存儲陣列db1含有缺陷位線上所有存儲元的正確信息(1024位)?；趶拇鎯﹃嚵衎b1＇中讀出的數(shù)據(jù)，譯碼器125g將112B上1位電壓升高。同時，基于ROM_ADD 2(10位)中的地址信息，從存儲陣列bb1中選中一正確數(shù)據(jù)并送到110B。
在圖36A、圖36B中的個別位及位線冗余電路塊，是在讀3D-ROM時將缺陷位在列譯碼器80處用正確數(shù)據(jù)替換。這個替換的過程是整個讀出過程中的一部分，是一個＂讀時＂過程。在很多情形下，如在3DiM中，3D-ROM與片內(nèi)RAM集成在一起。在3D-ROM數(shù)據(jù)被讀到外界系統(tǒng)之前，它放在RAM這個緩沖區(qū)內(nèi)。根據(jù)本發(fā)明的第二種冗余電路塊，3D-ROM中缺陷位首先與＂好＂的數(shù)據(jù)同時被下載到RAM中。然后，這些缺陷位再被冗余電路中的正確數(shù)據(jù)替換。這個替換過程是一＂讀后＂過程。這在圖37A-圖37C中描述。
冗余電路塊118SB修復(fù)個別位錯誤以及位線錯誤。如圖37A所示，它含有兩個多路選擇器168b、168d、RAM 82、個別位扇區(qū)200S、位線扇區(qū)200W。在個別位扇區(qū)200S中，有一冗余定時電路塊162s、一計數(shù)器164s、一譯碼器166s、一比較器160和存儲陣列150s。冗余定時電路塊162s由圖37B所示。其操作對熟悉本專業(yè)人士很容易理解。存儲陣列150s含有多個存儲行。每個存儲行rs0含有一有效位vs(1位)、缺陷位的位地址bs(10位)、缺陷位的字地址ws(10位)以及正確數(shù)據(jù)ds(1位)。正確數(shù)據(jù)以及它們對應(yīng)的地址最好從存儲陣列150s的底端往上排。類似地，在位線扇區(qū)200B中，有冗余定時電路塊162b、計數(shù)器164b、譯碼器166b和存儲陣列150b。冗余定時電路塊162b與冗余定時電路塊162s相同。存儲陣列150b含有多個存儲行。每個存儲行rb0含有一有效位Vb(1位)、缺陷位線的列地址bb(10位)以及缺陷位線上所有存儲元的正確數(shù)據(jù)db(1024位)。
第二種冗余電路塊的操作解釋如下。其時序圖由圖37C所示。在此特例中，個別位錯誤首先糾正，接著糾正位線錯誤。當(dāng)3D-ROM中一條字線上的數(shù)據(jù)被完全下載到RAM 82中時，F(xiàn)NS 75被置高。這時個別位扇區(qū)200S中的計數(shù)器164s開始隨著時鐘脈沖增加。譯碼器166s基于計數(shù)器164s的值cts選擇一存儲行(譬如說rs0)。如有效位vs是1，則列地址bs通過多路選擇器168b送至RAM地址的低10位74。同時，字地址ws與ROM_ADD 2比較。若它們相等，正確數(shù)據(jù)ds通過多路選擇器168d送到RAM 82的數(shù)據(jù)端口。當(dāng)有效位vs變成＂0＂ 后，這表示所有個別位錯誤已被糾正，冗余定時電路塊162s的輸出信號75s變高。這樣就開始糾正位線錯誤。
位線扇區(qū)200B的操作與個別位扇區(qū)200S的操作類似。當(dāng)接收到一高的75s后，計數(shù)器164b開始隨著每個時鐘脈沖增加。譯碼器166b基于計數(shù)器的值ctb選擇一存儲行(譬如說rb0)。如有效位vb為＂1＂，位地址bb通過多路選擇器168b送到RAM的低10位74。同時，基于ROM_ADD 2從正確數(shù)據(jù)db中選出一單獨數(shù)據(jù)位db′，并通過多路選擇器168d送到RAM 82數(shù)據(jù)端。當(dāng)有效位vs變?yōu)椋?＂時，所有的位線錯誤已被糾正，冗余定時電路塊162b的輸出信號75b變高。對一個使用第二種冗余電路塊118SB的3DiM來說，信號75b應(yīng)用來替換信號75，以作為RAM數(shù)據(jù)就緒信號?？缮壭?D-ROM為軟件碼提供了一低成本、大容量的存儲載體。這里軟件可以是程序(譬如說，系統(tǒng)程序、應(yīng)用程序等)，也可以是數(shù)據(jù)(譬如說，字典、書、地圖等)。在軟件使用過程中，它一般會經(jīng)歷多次升級。每次升級過程中，一部分存儲在3D-ROM中的原始碼被升級碼替代。人們對于只讀存儲器，尤其是掩膜只讀存儲器，有一錯誤的概念即芯片生產(chǎn)出來后，就無法再修改，如數(shù)據(jù)有錯或軟件有升級，則只有廢棄所有的芯片。這對于常規(guī)的只讀存儲器是正確的，但是對于3D-ROM來說，這個概念并不正確。3D-ROM本身也許較難變動，但它能與大量可寫存儲器集成。這些可寫存儲器可以存儲補丁程序和數(shù)據(jù)。一般說來，升級碼所需存儲器空間遠(yuǎn)比原始碼小得多，可寫存儲器的容量要求不大。因此，在軟件升級情況下，仍可使用3D-ROM。根據(jù)圖38A中的載碼3D-ROM集成電路，軟件原始碼存放在3D-ROM陣列00中，升級碼存放在襯底里的機動碼塊300里。這里機動碼塊是指可寫存儲塊，最好是能重復(fù)寫的存儲塊。它能存儲軟件的升級碼。它可以含有未編程的3D-EPROM、EPROM、EEPROM、快閃EEPROM或RAM。
大部分軟件的設(shè)計都使用模塊化的方法，即一個軟件含有多個模塊。圖38B表示軟件模塊在3D-ROM中的組成。因為在3D-ROM中最容易替換數(shù)據(jù)的方法是整條字線一起替換，軟件模塊220、222是以3D-ROM頁為單位存放在3D-ROM陣列中。這里一個3D-ROM頁(如28
)是指一條字線(如20
)上所能存儲的所有數(shù)據(jù)。如果此二軟件模塊220、222均大于一個3D-ROM頁的容量，它們最好不要共享同一3D-ROM頁。在此特例中，軟件模塊220含有2047位。它被存儲在兩個3D-ROM頁中28
、28[1]。因為每個3D-ROM頁有1024位，軟件模塊220不能完全填充3D-ROM頁28[1]。字線20[1]上的最后1位1bz應(yīng)存放一啞元，而不應(yīng)為軟件模塊222使用。同樣地，軟件模塊222有3070位，字線20[4]上的最后2位1ey、1ez應(yīng)存放啞元。如果軟件模塊220在升級過程中需要替換，字線20
、20[1]上的數(shù)據(jù)則被升級碼替換。這可以通過機動碼塊300來實現(xiàn)。
圖39A-圖40表示兩種機動碼塊，這里應(yīng)注意到，機動碼塊也可用來糾正字線錯誤，即具有字線冗余電路塊的功能。在圖39A中的第一機動碼塊是在讀3D-ROM時，將3D-ROM陣列中存放的原始碼用存放在機動碼塊中的升級碼替換。它含有二個升級組。它們可以對兩個3D-ROM頁進(jìn)行升級。對熟悉本專業(yè)的人士來說，在該機動碼塊中可以含有多個升級組。每個升級組含有存儲陣列vw1、ww1、dw1和一比較器wcw1。存儲陣列vw1含有一有效位(1位)。它的選中端132最好與READ6相聯(lián)。存儲陣列ww1含有需升級的數(shù)據(jù)的行地址。在讀過程中，ROM_ADD 2與存儲陣列ww1中的地址比較。比較結(jié)果cw1是高的話，則選中并讀存儲陣列dw1，存儲陣列dw1含有與一條3D-ROM字線上存儲的原始碼相對應(yīng)的升級碼(1024位)。基于列地址74，1024位升級碼中的一個字(64位)被送到110W。同時，一位字線替換信號112W通過圖35中的多路選擇器108W送到輸出76。因此，外界系統(tǒng)只會看到升級后的軟件碼。
當(dāng)3D-ROM中整條字線上的數(shù)據(jù)都從機動碼塊中讀出時，在此讀周期中沒有必要從3D-ROM陣列中讀數(shù)據(jù)。相應(yīng)地，最好能把3D-ROM陣列00斷電。這個＂斷電＂最好是一種＂軟斷電＂，即所有的字線和位線都保持在翻轉(zhuǎn)電壓VM上。一般情形下的＂硬斷電＂，是將所有的位線和字線都接地，這會導(dǎo)致下一個讀周期開始的時候，需要更多的時間把字線和位線充電至翻轉(zhuǎn)電壓VM，并消耗更多的能量。圖39B是一＂軟斷電＂電路的電路圖。它增加了一個或門。當(dāng)112W高時，3D-ROM行譯碼器40失效，且位線使無效電路塊48工作。
圖40表示第二機動碼塊。該機動碼塊可以解決任何3D-ROM中軟件升級的問題。它借用計算機虛擬存儲器中分頁管理的概念。除了3D-ROM外，它還含有一升級塊186和一地址轉(zhuǎn)換塊182。升級塊含有可寫存儲器，譬如說，未編程的3D-EPROM、EPROM、EEPROM、快閃EEPROM和RAM。它與3D-ROM陣列00有相同的寬度。3D-ROM陣列00和升級塊186組成一單個載碼存儲空間188。在此特例中，3D-ROM陣列00占據(jù)了載碼存儲器空間188的低1020行R
-R[1111111011]，升級塊186占據(jù)高4行R[11111 11100]-R[11111 11111]。地址轉(zhuǎn)換塊182含有多行可寫存儲器。每行可寫存儲器存有載碼存儲器188的物理地址。地址轉(zhuǎn)換塊將它的輸入地址高10位A[13:14]192視為邏輯地址，并將它們轉(zhuǎn)換成物理地址B[9:0]196。當(dāng)存儲在3D-ROM陣列00中的原始碼需要被186中的升級碼替換時，地址轉(zhuǎn)換塊182中的物理地址196指向升級塊186。在此特例中，當(dāng)輸入地址的高10位192是00000 00000，基于地址轉(zhuǎn)換塊186中行191a中的信息，該輸入地址對應(yīng)的物理地址196是00000 00000。這指向3D-ROM陣列00中的行R
。當(dāng)輸入地址192是00000 00100，基于地址轉(zhuǎn)換塊186中行191d的信息，與其對應(yīng)的物理地址196是11111 11110。這指向升級塊186的行R[11111 11110]。地址轉(zhuǎn)換塊186可以很容易地從3D-ROM陣列00或升級塊186中尋找所需的數(shù)字信息，因此，可以完成軟件升級。
雖然以上說明書具體描述了本發(fā)明的一些實例，熟悉本專業(yè)的技術(shù)人員應(yīng)該了解，在不遠(yuǎn)離本發(fā)明的精神和范圍的前提下，可以對本發(fā)明的形式和細(xì)節(jié)進(jìn)行改動，譬如說，以上說明書是基于如二極管的無源元件構(gòu)成的3D-ROM，但同樣的發(fā)明精神可以適用于基于如薄膜晶體管等有源元件構(gòu)成的3D-ROM，也就是說，它們適用于3D-EPROM、3D-EEROM和3D快閃。同時，此發(fā)明中的3D-ROM特例含有1024×1024位。實際生活中，3D-ROM的容量一般是～104×～104位。這并不妨礙它們應(yīng)用本發(fā)明的精神。因此，除了根據(jù)附加的權(quán)利要求書的精神，本發(fā)明不應(yīng)受到任何限制。
權(quán)利要求
1.一種三維只讀存儲器(3D-ROM)集成電路(0000)，其特征在于含有一襯底電路(001)，該襯底電路含有至少一數(shù)據(jù)讀出放大器(43c)，該數(shù)據(jù)讀出放大器有第一電源(Vdd)和第二電源(GND)；至少一堆疊在該襯底電路(001)上的至少一3D-ROM層(100)，該3D-ROM層含有至少一字線(20c)、至少一數(shù)據(jù)位線(30a/30c)和至少一3D-ROM元(1cc)；該數(shù)據(jù)位線(30c)與該數(shù)據(jù)讀出放大器(43c)相連，在讀周期的第一部分時間里與第三電源(14)短接，該第三電源的大小介于第一和第二電源之間。
2.根據(jù)權(quán)利要求1中所述3D-ROM集成電路，其特征在于還含有至少一定時位線(30T)和至少一定時讀出放大器(43T)。該定時位線(30T)與該定時讀出放大器(43T)相連。所述數(shù)據(jù)讀出放大器(43c)在該定時讀出放大器(43T)輸出改變后，在讀周期的第三部分時間里工作。
3.根據(jù)權(quán)利要求1中所述3D-ROM集成電路，其特征在于還含有至少一啞位線(30AD)。所述數(shù)據(jù)讀出放大器是一差分讀出放大器(43a)。該差分讀出放大器有第一和第二輸入。所述數(shù)據(jù)位線與第一輸入相連。該啞位線與第二輸入相連。
4.根據(jù)權(quán)利要求3和4中所述3D-ROM集成電路，其特征在于所述定時位線(30T)和所述啞位線(30AD)的寄生電容較所述數(shù)據(jù)位線的寄生電容大。
5.一種三維只讀存儲器(3D-ROM)集成電路(0000)，其特征在于含有一襯底電路(001)，該襯底電路含有以下電路塊中的至少一種，這些電路塊包括至少一RAM(82)、至少一糾錯塊(102)、至少一冗余電路塊(118S/118B/118W/118SB)、至少一機動碼塊(300)；至少一堆疊在該襯底電路上的至少一3D-ROM層(100)，該3D-ROM層(100)含有至少一3D-ROM陣列(00)；所述RAM(82)中存儲3D-ROM數(shù)據(jù)的備份；使用所述糾錯塊(102)的3D-ROM陣列(00)含有校驗碼；所述冗余電路塊(118S/118B/118W/118SB)含有3D-ROM陣列(00)中缺陷位的地址和正確數(shù)據(jù)；所述機動碼塊(300)含有升級碼。
6.根據(jù)權(quán)利要求5中所述3D-ROM集成電路，其特征在于所述RAM(82)還含有RAM核(82a)和RAM標(biāo)簽塊(82b/82c)。
7.根據(jù)權(quán)利要求5中所述3D-ROM集成電路，其特征在于所述冗余電路塊(118S/118B/118W/118SB)在“讀時”或“讀后”替換缺陷位。
8.根據(jù)權(quán)利要求5中所述3D-ROM集成電路，其特征在于所述機動碼塊(300)還含有地址轉(zhuǎn)換塊(182)。
9.一種三維只讀存儲器(3D-ROM)集成電路(0000)，其特征在于含有一襯底電路(001)、至少一堆疊在該襯底電路上的至少一3D-ROM層(100)和至少一軟件模塊(220)。該軟件模塊(220)以3D-ROM頁(28
)為單位存儲在該3D-ROM層
10.一種三維只讀存儲器(3D-ROM)集成電路，其特征在于含有一襯底電路(001)和至少一堆疊在該襯底電路上的至少一3D-ROM層(100)。該3D-ROM層(100)含有至少一3D-ROM元(1aa)，該3D-ROM元(1aa)具有二極化的3D-ROM元膜和/或二極化的3D-ROM元結(jié)構(gòu)。
11.一種三維只讀存儲器(3D-ROM)集成電路，其特征在于含有一襯底電路(001)和至少一堆疊在該襯底電路上的至少一3D-ROM層(100)。該3D-ROM層(100)含有至少一3D-ROM陣列(00)，該3D-ROM陣列的列數(shù)目大于行數(shù)目。
12.一種三維只讀存儲器(3D-ROM)集成電路，其特征在于含有一襯底電路(001)和至少一堆疊在該襯底電路上的至少一3D-ROM層(100)。該3D-ROM層(100)含有至少一3D-ROM元(1aa)，該3D-ROM元是一無縫3D-ROM元或準(zhǔn)無縫3D-ROM元。
13.一生產(chǎn)3D-ROM元的工藝流程，包括如下步驟a.形成一底電極(64)；b.形成至少一部分3D-ROM膜(62)；c.形成至少一部分頂電極(60)；在所述步驟a和b、b和c之間無圖形轉(zhuǎn)換。
全文摘要
本發(fā)明提供了一種三維只讀存儲器(3D－ROM)集成電路。它充分利用了3D－ROM元不占襯底面積,從而能與較為復(fù)雜的周邊電路、RAM、可寫存儲器等襯底電路集成的優(yōu)勢,提高了3D－ROM的速度、成品率和其所載軟件的可升級性。同時,本發(fā)明為進(jìn)一步提高3D－ROM的容量、成品率,提供了新的3D－ROM元的材料、結(jié)構(gòu)和工藝流程。
文檔編號H01L21/82GK1423336SQ0112910
公開日2003年6月11日 申請日期2001年11月23日 優(yōu)先權(quán)日2001年11月23日
發(fā)明者張國飆 申請人:張國飆