專利名稱：利用超薄介質(zhì)擊穿現(xiàn)象的半導(dǎo)體存儲器單元和存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的內(nèi)容涉及不揮發(fā)性可編程半導(dǎo)體存儲器，更具體的說是利用超薄介質(zhì)(如MOS柵介質(zhì))存儲數(shù)字信息的不揮發(fā)性可編程半導(dǎo)體存儲器單元和采用這種單元的存儲器陣列。
背景技術(shù)：
不揮發(fā)性存儲器在取消電源后仍能保持存儲的數(shù)據(jù)。這在許多不同種類的計算機(jī)和其它電子設(shè)備中是必不可少的或者起碼是非常期望的。通常的一種不揮發(fā)性存儲器是可編程只讀存儲器(“PROM”)，它利用諸如熔絲、反熔絲之類的字線/位線交叉點(diǎn)元件和諸如浮置柵雪崩注入金屬氧化物半導(dǎo)體(“FAMOS”)晶體管之類的俘獲電荷器件來存儲邏輯信息。PROM一般是不可再編程的。
2001年4月10日頒發(fā)給Reisinger等人的美國專利(美國專利號6,215,140)所披露的利用電容中二氧化硅層的擊穿來存儲數(shù)字?jǐn)?shù)據(jù)的一種PROM單元就是一個例子。Reinsinger等人所披露的基本PROM就是利用一個氧化物電容和一個結(jié)形二極管作為交叉點(diǎn)元件組合而成。一個完整的電容代表邏輯值0，一個電擊穿電容代表邏輯1。二氧化硅層的厚度調(diào)節(jié)到能夠獲得所需要的性能規(guī)范。二氧化硅的擊穿電荷約為10C/cm2(庫侖/cm2)。如果給厚度為10nm的電容介質(zhì)加上一個10V的電壓(獲得的場強(qiáng)為10mV/cm)，就會有約1mA/cm2的電流流動。在10V下就會有大量的時間來對一個存儲器單元進(jìn)行編程。然而，為了減小在電擊穿時出現(xiàn)的大的功率損失，將電容的介質(zhì)設(shè)計得更薄一些更為有利。例如，電容介質(zhì)厚度為3～4nm的一個存儲器單元可在約1.5V下工作。在這個電壓下，電容介質(zhì)仍不會擊穿。因此對于從存儲器單元讀出數(shù)據(jù)來說，1.5V是足夠的了。數(shù)據(jù)在比如說5V下存儲，在此情況下一個存儲單元結(jié)構(gòu)中的一個單元線束可在1ms時間內(nèi)完成編程。在這種情況下每cm2電容介質(zhì)的能量損失大約是50瓦(10庫侖×5V)。如果所要求的功耗是0.5瓦，完成一個1000兆位存儲器的編程需要大約100秒的時間。如果允許的功耗更大，完成編程的時間相應(yīng)的就可更快一些。
有些類型的不揮發(fā)性存儲器能夠反復(fù)編程和擦除，包括通常稱為EPROM的可擦可編只讀半導(dǎo)體存儲器和通常稱為EEPROM的電可擦可編只讀半導(dǎo)體存儲器。EPROM存儲器用紫外光擦除，用各種電壓編程；而EEPROM則用各種電壓進(jìn)行擦除和編程。EPROM和EEPROM都有合適的結(jié)構(gòu)根據(jù)待存儲的數(shù)據(jù)進(jìn)行充電和放電，這些結(jié)構(gòu)通常稱之為浮置柵。浮置柵上的電荷建立起器件的閾值電壓，即VT，在存儲器被讀出時該電壓就被讀出以確定那里所存儲的數(shù)據(jù)。一般，這些種類的存儲器單元的研究工作都是致力于盡量減小柵氧化層的應(yīng)力。
有一種器件稱之為金屬—氮化物—氧化物—硅(“MNOS”)器件，它的溝道位于源和漏之間的硅中，其上覆蓋著由一層二氧化硅層、一層氮化硅層和一層鋁層構(gòu)成的一種柵結(jié)構(gòu)。MNOS器件通過給柵加上適當(dāng)?shù)碾妷好}沖可在兩種閾值電壓態(tài)(V閾值(高)和V閾值(低))之間轉(zhuǎn)換。這種轉(zhuǎn)換使電子被俘獲在氧化層—氮化層?xùn)胖?V閥值(高)或者從氧化層—氮化層?xùn)胖?V閾值(低))被驅(qū)趕出來。一般這些種類的存儲器單元的研究工作是致力于盡量減小柵氧化層的應(yīng)力。
1997年7月19日頒發(fā)給Hoffman等人的美國專利(專利號4,037,243)披露了一種利用一種柵控二極管的柵上存儲的電荷來存儲邏輯0和邏輯1的結(jié)擊穿存儲器單元。電荷通過利用柵控二極管的P-型電極和柵電極之間形成的電容存儲在柵上。在介質(zhì)中用二氧化硅和氮化硅層代替二氧化硅形成的電容可使電荷存儲得到增強(qiáng)。在柵控二極管的電極上加上擦除電壓會使氧化層-氮化層界面充滿負(fù)電荷，該負(fù)電荷在擦除操作完成以后得到保持。這種負(fù)的界面電荷是柵控二極管即使在消除了擦除電荷以后也會在一種感應(yīng)的結(jié)模式下工作。此后在讀出柵控二極管時，其溝道就表現(xiàn)出一種場感應(yīng)結(jié)擊穿而出現(xiàn)飽和電流流動。場感應(yīng)結(jié)擊穿電壓低于金相結(jié)擊穿電壓。然而，給柵控二極管的電極加上一個寫電壓會使二氧化硅/氮化硅界面充滿正電荷，該正電荷在寫操作完成后仍被保持。此后在讀出柵控二極管時，柵控二極管會被擊穿。因?yàn)檫@時不存在溝道。
制作各種不揮發(fā)性存儲器所采用的各種工藝在改進(jìn)方面普片落后于廣泛使用的工藝(如先進(jìn)的CMOS邏輯工藝)的改進(jìn)。例如，如果要制作高壓發(fā)生電路所需要的各種特殊區(qū)域和結(jié)構(gòu)、三阱、浮置柵、ONO層、以及這種器件中通常看到的特殊源和漏結(jié)，象快閃EEPROM那樣的器件工藝所需要的光刻次數(shù)要比標(biāo)準(zhǔn)的先進(jìn)CMOS邏輯工藝多30％。相應(yīng)地，快閃器件的制作工藝要落后于標(biāo)準(zhǔn)的先進(jìn)CMOS邏輯工藝一到兩代，而每塊大圓片的成本要比后者貴30％左右。作為另一個例子，制作反熔絲的工藝必須適合于制作各種反熔絲結(jié)構(gòu)和高壓電路，但該工藝同樣比標(biāo)準(zhǔn)的先進(jìn)CMOS工藝落后大約一代。
一般，在制作金屬—氧化物—硅(MOS)器件比如電容和晶體管的二氧化硅層時都要非常仔細(xì)。為了確保在制作過程中及次后的集成電路的正常工作中二氧化硅層不至遭受應(yīng)力影響，從而獲得所需要的器件特性而且不隨時間而衰減，這種高度的仔細(xì)是必要的。在1993年8月31日頒發(fā)給Kuroda的一項(xiàng)美國專利(專利號5,241,200)披露在制作過程中所采取的仔細(xì)程度就是一個例子。Kuroda披露了在一個圓片制作工藝中使用一擴(kuò)散層和一個旁路來使字線中的累積電荷放電。避免這種電荷累積可確保不會給柵絕緣膜加上大的電場，從而避免用字線作為柵連線時出現(xiàn)的晶體管特性變化和柵絕緣膜的衰降和擊穿。一個例子就是2001年6月19日頒發(fā)給Tamura等人的一項(xiàng)美國專利(專利號6,249,472)所披露的在電路設(shè)計中為避免晶體管的二氧化硅層在正常的電路工作中出現(xiàn)應(yīng)力所采取的仔細(xì)程度。Tamura等人披露了在一個具體體現(xiàn)中所使用的反熔絲與P-溝MOS晶體管串聯(lián)的一種反熔絲電路和在另一個具體體現(xiàn)中所使用的反熔絲與n-溝MOS晶體管串聯(lián)的一種反熔絲電路。雖然制造反熔絲不需要制造反熔絲電路通常所需要的附加膜制作工藝，但Tamura等人卻遇到了另外一個問題。當(dāng)反熔絲被短接出來時，串聯(lián)的晶體管就暴露在足以擊穿晶體管二氧化硅層的高壓下。Tamura等人披露在電路中增加另一只晶體管才得以避免將第一只晶體管暴露于擊穿電位下。

發(fā)明內(nèi)容
本發(fā)明的內(nèi)容是可用于存儲器陣列、具有選線和存取線的一種可編程只讀存儲器單元，其特征是該存儲器單元包括
具有一個柵極、在柵極下有一層?xùn)沤橘|(zhì)、在柵介質(zhì)和柵極下面具有在空間上分開并在其間形成一溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)的一種MOS場效應(yīng)晶體管；具有一個導(dǎo)電結(jié)構(gòu)、在導(dǎo)電結(jié)構(gòu)下有一層超薄介質(zhì)、在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第1摻雜半導(dǎo)體區(qū)的一種MOS數(shù)據(jù)存儲元件。MOS數(shù)據(jù)存儲元件的第1摻雜半導(dǎo)體區(qū)與MOS場效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起；一選線段與MOS場效應(yīng)晶體管的柵極連接在一起；第1存取線段與MOS場效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連接在一起；第2存取線段與MOS數(shù)據(jù)存儲元件的導(dǎo)電結(jié)構(gòu)連接在一起。
本發(fā)明內(nèi)容中每一個MOS數(shù)據(jù)存儲元件在其超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面和鄰接MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)的地方都有一個反型—啟動區(qū)。
本發(fā)明內(nèi)容中每一個MOS數(shù)據(jù)存儲元件在其超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面都有一個第2摻雜區(qū)并與MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)集成在一起。
本發(fā)明內(nèi)容中MOS場效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲元件的超薄介質(zhì)通過一公共的超薄柵氧化層形成。
本發(fā)明內(nèi)容中MOS場效應(yīng)晶體管的柵介質(zhì)厚于MOS數(shù)據(jù)存儲元件的超薄介質(zhì)。
本發(fā)明的另一內(nèi)容是可用于存儲器陣列、具有選線和存取線的一種可編程只讀存儲器單元，其特征是該存儲器單元包括在兩條存取線之間與一個數(shù)據(jù)存儲元件串聯(lián)在一起的一個選擇晶體管，該選擇晶體管的柵極又與選線中的一條連在一起；數(shù)據(jù)存儲元件具有用于物理數(shù)據(jù)存儲的一層超薄介質(zhì)。
該存儲器單元中，數(shù)據(jù)存儲元件是一種MOS半晶體管。
該存儲器單元中，數(shù)據(jù)存儲元件是一種MOS電容。
本發(fā)明的另一內(nèi)容是操作一種可編程只讀存儲器陣列的方法，其特征是該可編程存儲器陣列包括大量的行線、大量的列線、至少一條源線、位于行線和列線各個交叉點(diǎn)的大量存儲器單元。每一個存儲器單元包括；在一條列線和至少一條源線之間與一個MOS數(shù)據(jù)存儲元件串聯(lián)在一起的一個MOS場效應(yīng)晶體管，該MOS晶體管的柵極又與一條行線連在一起；和一個具有超薄介質(zhì)用于物理數(shù)據(jù)存儲的MOS數(shù)據(jù)存儲元件。該操作方法包括給選擇的一條行線加上第1個電壓是柵極與該選擇的行線連在一起的每一個MOS場效應(yīng)晶體管導(dǎo)通；給被選上的一條列線加上第2個電壓；給至少一條源線加上第3個電壓；第2個電壓和第3個電壓使與被選上的行線和被選上的列線連在一起的存儲器單元的超薄介質(zhì)的兩端產(chǎn)生一個電位差足以擊穿存儲器單元的超薄介質(zhì)。
該方法中，超薄介質(zhì)的擊穿是一種硬擊穿。
該方法中，超薄介質(zhì)的擊穿是一種軟擊穿。
該方法中，第1個電壓約為2.5V，第2個電壓約為7V，第3個電壓約為0V。
該方法中，第1個電壓約為7V，第2個電壓約為7V，第3個電壓約為0V。
該方法中，第1個電壓約為2.5V，第2個電壓約為2.5V，第3個電壓約為-4.5V。
本發(fā)明的另一內(nèi)容是一種可編程只讀存儲器陣列，其特征是該可編程存儲器陣列包括大量的行線、大量的列線、至少一條源線和位于行線和列線交叉點(diǎn)的大量存儲器單元。每一個存儲器單元包括一個MOS場效應(yīng)晶體管，它包括一個柵極、柵極下面的的一層?xùn)沤橘|(zhì)、在柵介質(zhì)和柵極下面在空間上分開并在其間確定一個溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；
一個MOS數(shù)據(jù)存儲元件，它包括一個導(dǎo)電結(jié)構(gòu)、導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)以及超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面的第1摻雜半導(dǎo)體區(qū)。MOS數(shù)據(jù)存儲元件的第1摻雜半導(dǎo)體區(qū)與MOS場效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起；其中，一條列線與MOS場效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)或者與MOS數(shù)據(jù)存儲元件的導(dǎo)電結(jié)構(gòu)連接在一起；至少一條共用線與MOS數(shù)據(jù)存儲元件的導(dǎo)電結(jié)構(gòu)或者與MOS場效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連接在一起。
該存儲器陣列中，每一個MOS數(shù)據(jù)存儲元件包括一個位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面并與MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)相鄰的反型—啟動區(qū)。
該存儲器陣列中，每一個MOS數(shù)據(jù)存儲元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面都有一個第2摻雜區(qū)，并與MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)集成在一起。
該存儲器陣列中，MOS場效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲元件的超薄介質(zhì)是通過公共的超薄柵氧化層形成的。
本發(fā)明的另一內(nèi)容是一種可編程只讀存儲器陣列，其特征是包括大量的行線、大量的列線、至少一條共用線以及在存儲器中位于行線和列線交叉點(diǎn)的大量存儲器單元。每一個存儲器單元包括一個在一條列線和至少一條共用線之間與數(shù)據(jù)存儲元件串聯(lián)在一起的選擇晶體管，而選擇晶體管的柵極又與一條行線連接在一起，數(shù)據(jù)存儲元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲。
該存儲器陣列中數(shù)據(jù)存儲元件是一種MOS半晶體管。
該存儲器陣列中數(shù)據(jù)存儲元件是一種MOS電容。
本發(fā)明的另一內(nèi)容是一種不揮發(fā)性存儲器單元，其特征是它包括一個與數(shù)據(jù)存儲元件串聯(lián)在一起的選擇晶體管。數(shù)據(jù)存儲元件包括一個導(dǎo)電結(jié)構(gòu)、該導(dǎo)電結(jié)構(gòu)下面用于物理數(shù)據(jù)存儲的一層超薄介質(zhì)、以及在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面的第1摻雜半導(dǎo)體區(qū)，該選擇晶體管的柵極在尋址該存儲器單元時是可控的。
該存儲器單元中數(shù)據(jù)存儲元件是一種MOS半晶體管。
該存儲器單元中數(shù)據(jù)存儲元件是一種MOS電容。
該存儲器單元中超薄介質(zhì)是一種柵氧化層。
所述的柵氧化層厚度小于50埃。
該存儲器單元中所說的存儲器單元通過在所說的導(dǎo)電結(jié)構(gòu)和所說的第1摻雜半導(dǎo)體區(qū)之間加上一個電壓來擊穿所說的柵氧化層進(jìn)行編程。
所說的存儲器單元通過在所說的導(dǎo)電結(jié)構(gòu)和所說的第1摻雜半導(dǎo)體區(qū)之間加上一個電壓并在此其間通過檢測通過所說的數(shù)據(jù)存儲元件的電流來進(jìn)行讀出。
本發(fā)明的另一內(nèi)容是一種MOS數(shù)據(jù)存儲元件，其特征是它包括一個導(dǎo)電結(jié)構(gòu)、在導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)、以及在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面的一個第1摻雜半導(dǎo)體區(qū)。所說的存儲元件通過擊穿所說的超薄介質(zhì)進(jìn)行編程，而所說的存儲元件通過檢測通過所說的存儲元件的電流來進(jìn)行讀出。
該存儲器單元中所說的超薄介質(zhì)是一種柵氧化層。
所說的柵氧化層厚度小于50埃。
采用本發(fā)明的存儲器單元的好處是非常穩(wěn)定，因?yàn)閿?shù)據(jù)是存儲在物理單元中而不是以存儲電荷的形式存儲的。采用本發(fā)明的存儲器單元所構(gòu)成的存儲器陣列的好處是可以縮短開發(fā)時間、可以提高集成密度、可以降低圓片的制造成本，因?yàn)榇鎯ζ麝嚵锌捎脴?biāo)準(zhǔn)的CMOS工藝(包括標(biāo)準(zhǔn)的先進(jìn)CMOS邏輯工藝)制作而不用更為復(fù)雜、成本更高的許多其它種不揮發(fā)性存儲器的特有制作工藝制作。
這些優(yōu)點(diǎn)和其它一些優(yōu)點(diǎn)在本發(fā)明的各種體現(xiàn)中單獨(dú)或集體得到了實(shí)現(xiàn)。例如，本發(fā)明的一個體現(xiàn)就是在具有選線和存取線的一種存儲器陣列中非常有用的一種可編程只讀存儲器單元。該存儲器單元包括一個MOS場效應(yīng)晶體管，它包括一個柵極、柵極下面的柵介質(zhì)、柵介質(zhì)和柵極下面的第1和第2摻雜半導(dǎo)體區(qū)，第1和第2摻雜半導(dǎo)體區(qū)在空間上隔開并在其間確定溝道區(qū)；一個MOS數(shù)據(jù)存儲元件，它具有一個導(dǎo)電結(jié)構(gòu)、導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)、超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面的第1摻雜半導(dǎo)體區(qū)，MOS數(shù)據(jù)存儲元件的第1摻雜半導(dǎo)體區(qū)與MOS場效應(yīng)晶體管的柵極連接；一條與MOS場效應(yīng)晶體管的柵極連接的選線段；一條與MOS場效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連接的第1存取線段；和一條與MOS數(shù)據(jù)存儲元件的導(dǎo)電結(jié)構(gòu)連接的第2存取線段。
本發(fā)明的另一個體現(xiàn)就是在具有選線和存取線的一種存儲器陣列中非常有用的一種可編程只讀存儲器單元。該存儲器單元包括在兩條存取線之間與數(shù)據(jù)存儲元件串聯(lián)的一只選擇晶體管，而選擇晶體管的柵極與其中一條選線連接在一起；數(shù)據(jù)存儲元件包括一層超薄介質(zhì)用于物理數(shù)據(jù)存儲。
本發(fā)明還有一項(xiàng)體現(xiàn)就是一種可編程只讀存儲器陣列的工作方法。該陣列包括大量行線、大量列線、至少一條源線、以及在行線和列線的各個交叉點(diǎn)的大量存儲器單元。每一個存儲器單元有一個MOS場效應(yīng)晶體管，晶體管與位于一條列線和一條源線(至少一條源線)之間的MOS數(shù)據(jù)存儲元件串聯(lián)，而MOS晶體管的柵極與一條行線相連；MOS數(shù)據(jù)存儲元件的超薄介質(zhì)用于物理數(shù)據(jù)存儲。這種方法包括給選擇的一條行線加上第1個電壓使柵極與所選行線連接的每一個MOS場效應(yīng)晶體管導(dǎo)通；給選擇的一條列線加上第二個電壓；和給至少一條源線加上第3個電壓。第1個電壓和第2個電壓使與所選行線和列線相連的存儲器單元的超薄介質(zhì)產(chǎn)生一個足以擊穿超薄介質(zhì)的電位差。


圖1采用本發(fā)明的一種存儲器陣列的部分電路示意圖。
圖2圖1所示的一部分存儲器陣列的部分布局圖。
圖3對應(yīng)于圖2的部分存儲器陣列的集成電路結(jié)構(gòu)的斷面圖。
圖4圖3中集成電路的變種結(jié)構(gòu)的斷面圖。
圖5采用本發(fā)明的另一種存儲器陣列的部分電路示意圖。
圖6圖5所示部分存儲器陣列的部分布局圖。
圖7對應(yīng)于圖6的部分存儲器陣列的集成電路結(jié)構(gòu)的斷面圖。
圖8電壓值表。
圖9電壓值表。
圖10電壓值表。
圖11一種實(shí)驗(yàn)裝置的斷面圖。
圖12表示一恒定電壓應(yīng)力對超薄柵氧化層的作用的圖。
圖13表示超薄柵氧化層的電流—電壓特性在衰減的各個階段的14在各種氧化層厚度的n-溝場效應(yīng)晶體管(反型)上用半對數(shù)標(biāo)度測量的63％分布的擊穿時間對柵壓的關(guān)系圖。
圖15在檢測出連續(xù)擊穿事件后測量的n-型器件的電流—電壓特性。
圖16一種半導(dǎo)體存儲器的示意框圖。
具體實(shí)施例方式
一種具有在超薄介質(zhì)(如柵氧化層)周圍構(gòu)成的數(shù)據(jù)存儲元件的半導(dǎo)體存儲單元被用于存儲信息，其操作方法是給超薄介質(zhì)加應(yīng)力出現(xiàn)擊穿(軟擊穿或硬擊穿)來建立存儲器單元的漏泄電流電平。存儲器單元通過檢測單元吸收的電流來讀出。一種合適的超薄介質(zhì)就是比如說約50埃厚或50埃厚以下的高質(zhì)量柵氧化層。在當(dāng)今的先進(jìn)CMOS邏輯工藝中通常都使用這種超薄氧化層介質(zhì)。這種氧化層通常的形成方法有淀積、硅有源區(qū)的氧生長、或者它們的組合工藝。其它一些合適的介質(zhì)包括氧化物—氮化物—氧化物復(fù)合介質(zhì)、化合氧化物等。
下面的敘述給出了大量的具體細(xì)節(jié)以便對本發(fā)明的體現(xiàn)有一個透徹的理解。Oneskilled in the relevant art will recognize，however，that the invention can be practiced withoutone or more of the specific details，or with other methods，components，materials，etc.然而，熟悉相關(guān)工藝的人將會認(rèn)識到本發(fā)明在沒有一個或多個具體細(xì)節(jié)的情況下，即采用其它的方法、元件、材料等就可以實(shí)施。在其它情況下，為了避免本發(fā)明的某些方面被掩蓋，對一些大家所熟知的結(jié)構(gòu)、材料或操作原理就不再詳述或圖解說明。
整個詳細(xì)說明中提到的“一個體現(xiàn)”或“某個體現(xiàn)”表示敘述的與該體現(xiàn)相連系的具體特點(diǎn)、結(jié)構(gòu)或特性至少包含在本發(fā)明的一個體現(xiàn)中。因此，在整個詳細(xì)說明中的各處所出現(xiàn)的“在一個體現(xiàn)中”或“在某個體現(xiàn)中”等措詞不一定全指同一個體現(xiàn)。而且，具體的特點(diǎn)、結(jié)構(gòu)或特性可以在一個體現(xiàn)或多個體現(xiàn)中以任何合適的方式結(jié)合在一起。
圖1中的示意圖示出了由多個這樣的存儲器單元構(gòu)成的一個存儲器陣列100的4×4部分的例子。圖1示出了16個存儲器單元，每一個單元有一個MOS晶體管和一個MOS半晶體管。例如，在第1行R1和第1列C1的交叉點(diǎn)的存儲器單元有一個n-溝MOS晶體管115，它的柵極與行線R1連在一起，它的源極與源線S1連在一起，它的漏極與MOS半晶體管111的一個端連在一起。
這里的MOS晶體管115也稱為選擇晶體管，用來“選擇”一個特定的存儲器單元用于編程或讀出。正如將要在下面看到的那樣，在編程步驟中，給選擇晶體管和MOS半晶體管111加上一個大電壓來擊穿MOS半晶體管111的柵氧化層。然而，擊穿選擇晶體管的柵氧化層是不期望的。因此，在某些替代的體現(xiàn)中選擇晶體管的柵氧化層比MOS半晶體管111的要厚一些。另外或者換一種方法，選擇晶體管可以用一種更能抗擊穿的I/O器件來代替。
MOS半晶體管111的柵極與列線C1連接在一起。圖1中示出的其它存儲器單元由下面的一些半晶體管—晶體管對構(gòu)成112和116，113和117，114和118，125和121，126和122，127和123，128和124，131和135，132和136，133和137，134和138，145和141，146和142，147和143，以及148和144。
MOS半晶體管的工作原理如下在編程或讀出時，給柵極加上一個正電壓(對于p-型有源區(qū))，柵極是電容的一個端。柵極起電容的一個板極的作用，同時也使柵極的下面形成一個n-形反型層。反型層起電容的另一個板極的作用，并與源/漏區(qū)一起構(gòu)成電容的第二個端。
在圖1的存儲器陣列100中使用半晶體管型數(shù)據(jù)存儲元件是有利的，因?yàn)榘刖w管可用許多常規(guī)的MOS和CMOS工藝制作而不需添加任何光刻步驟。然而，如果需要，也可使用其它種類的超薄介質(zhì)數(shù)據(jù)存儲元件。例如，電容型數(shù)據(jù)存儲元件的好處是可在任一個方向上編程，而且當(dāng)給超薄介質(zhì)加應(yīng)力時它的電阻要小一些，但在某些工藝中需要增加一次光刻步驟。圖3為半晶體管數(shù)據(jù)存儲元件的截面圖，圖4為電容型數(shù)據(jù)存儲元件的截面圖。
雖然只示出了存儲器陣列100的4×4部分，但實(shí)際上當(dāng)用比如說先進(jìn)的0.13μmCMOS邏輯工藝制作時，這樣的存儲器陣列包含有大約1000兆位量級的存儲器單元。隨著CMOS邏輯工藝的進(jìn)一步改進(jìn)還可實(shí)現(xiàn)更大的存儲器。存儲器100實(shí)際上被組織成一些字節(jié)、頁面和冗余行(未示出)，這種組織可用你所需要的任何方式進(jìn)行。在工藝界有許多合適的存儲器組織結(jié)構(gòu)是大家所熟知的。
圖2示出的是存儲器陣列100一部分的局部布局圖200。圖3為一個說明性MOS集成電路300的斷面圖。該圖示出了一些主要的結(jié)構(gòu)方面，根據(jù)圖2的布局圖，這些結(jié)構(gòu)對應(yīng)于由晶體管—半晶體管對115和111、121和125構(gòu)成的存儲器單元對。圖2的布局圖適合于比如說先進(jìn)CMOS邏輯工藝?！癕OS”這個詞語在文字上的意思是金屬—氧化物—硅。雖然字母“M”表示“金屬”柵結(jié)構(gòu)、字母“O”表示氧化物，但MOS這個詞語通常理解為適用于任何柵材料，包括摻雜多晶硅、其它良導(dǎo)體以及二氧化硅以外的各種不同的柵介質(zhì)。這個詞語在本說明中就是這樣用的。例如，介質(zhì)可以是任何一種介質(zhì)，比如氧化物或氮化物，它在加上一段時間的電壓時就會發(fā)生硬擊穿或軟擊穿。在一個體現(xiàn)中，使用了約50埃厚的熱生長柵二氧化硅。
存儲器陣列100最好是采用柵格方式布局，使列線如C1和C2與行線如R1，R2，R3和R4以及擴(kuò)散源線垂直。為形成氧化物隔離結(jié)構(gòu)，包括氧化物溝槽302和314(圖3)和刻出有源區(qū)如313(圖3)，使用了具有圖形213(圖2)的有源區(qū)光掩模板進(jìn)行光刻。有源區(qū)將包括各種晶體管、半晶體管和存儲器陣列的擴(kuò)散源線。位于行線R1和列線C1交叉點(diǎn)的MOS半晶體管111和MOS晶體管115和位于行線R2和列線C1交叉點(diǎn)的MOS半晶體管125和MOS晶體管121是在p阱有源區(qū)以下面的方式形成的。
在形成一超薄柵氧化層312后淀積和摻雜多晶硅。然后用一柵掩模板光刻圖形。柵掩模板包含的圖形有半晶體管111，125的柵極311和301的圖形211、214、221和224(以及半晶體管112，126和其它半晶體管的柵極(未示出))；和行線R1和R2的R1和R2圖形，這些圖形也起選擇晶體管115、121、116和122(以及其它選擇晶體管)的柵極的作用。各種源區(qū)和漏區(qū)用負(fù)性輕摻雜漏(“NLDD”)工藝步驟(注入、隔離、和n+源/漏注入)形成，制作出n+區(qū)306、308和310。n+區(qū)308也是擴(kuò)散源線的一部分。用一次包括圖形210、215、220和225(圖2)的接觸光刻形成到柵極301和311(圖3)和其它柵極(未示出)的通孔。金屬掩模板包括表有C1和C2(圖2)的虛線圖形，用于形成象C1和C2那樣的列線，這些列線與多晶硅行線如R1，R2，R3和R4以及擴(kuò)散源線垂直。存儲器100中的其它晶體管—半晶體管對用同樣的方法同時形成。
圖4示出的是一個說明性MOS集成電路400的主要結(jié)構(gòu)的斷面圖。斷面圖400與圖3的斷面圖300類似，只是圖3中的半晶體管125和111被另一種超薄介質(zhì)數(shù)據(jù)存儲元件，即電容425和411所代替。位于行線R1和列線C1交叉點(diǎn)的電容411是通過多晶硅柵311形成的。它是通過用圖形210刻出的金屬接觸來實(shí)現(xiàn)接觸的，并覆蓋在柵氧化層312和深擴(kuò)散n+區(qū)410上面。同樣，位于行線R2和列線C1交叉點(diǎn)的MOS電容425是通過多晶硅柵301形成的，它是通過用圖形215刻出的金屬接觸來實(shí)現(xiàn)接觸的，并覆蓋在柵氧化層312和深擴(kuò)散n+區(qū)406上面。
n+區(qū)406和410可讓電容425和411相對于圖3的半晶體管125和111具有阻值非常低的導(dǎo)電態(tài)，但這要取決于傳導(dǎo)電流的反型層的建立。電容425和411的另一個優(yōu)點(diǎn)是它們可通過任一個方向流動的電流進(jìn)行編程。電容406和410的一個缺點(diǎn)就是一般都需要通過增加一道光刻工藝和/或注入工藝來對市場上的現(xiàn)售工藝進(jìn)行修改。例如，形成n+區(qū)406和410的合適技術(shù)包括在淀積柵多晶硅之前使用的埋層n+注入，或者在淀積多晶硅和刻蝕之后進(jìn)行側(cè)面注入擴(kuò)散。雖然n+區(qū)406和410看來要比集成它們的摻雜區(qū)306和310擴(kuò)散得更深一些，但擴(kuò)散的深度是可以按要求改變的。
圖5所示的存儲器陣列500就是存儲器陣列100的一個變種。該圖示出了由存儲器單元構(gòu)成的一個更大的存儲器陣列的任意4×4部分，每一個存儲器單元有一個MOS晶體管和一個MOS半晶體管。例如，位于第1行R1和第1列C1的交叉點(diǎn)的存儲器單元包括一個柵極連接到行線R1、漏極連接到第1列C1、源極連接到一個MOS半晶體管511的n-溝MOS晶體管515。MOS半晶體管511的柵極端連接到源線S1。圖1中所示的其它存儲器單元是通過類似的半晶體管對構(gòu)成的，它們是512和516、513和517、514和518、521和525、522和526、523和527、524和528、531和535、532和536、533和537、534和538、541和545、542和546、543和547、544和548。
正如圖1的存儲器陣列的情況那樣，在圖5所示的存儲器陣列中，可用MOS電容來代替MOS半晶體管。
圖6所示為存儲器陣列500的一部分的局部布局圖600。圖7給出了一個說明性MOS集成電路700主要結(jié)構(gòu)的斷面圖，根據(jù)圖5的布局圖，這些主要結(jié)構(gòu)對應(yīng)于由晶體管—半晶體管對515和511、525和521構(gòu)成的存儲器單元對。圖6的布局圖適合于比如說先進(jìn)CMOS邏輯工藝。存儲器陣列500最好是用一種柵格方式布局，使列線如C1和C2與行線如R1，R2，R3和R4以及源線如S1垂直。用包括圖形612、614、622和624(圖6)的一塊n+擴(kuò)散和有源區(qū)版圖進(jìn)行光刻，形成氧隔離結(jié)構(gòu)和有源區(qū)如710(圖7)。氧隔離結(jié)構(gòu)包括氧化物溝槽704(圖7)；有源區(qū)將包括存儲器陣列的各種晶體管和半晶體管。位于行線R1和列線C1交叉點(diǎn)的MOS半晶體管511和MOS晶體管515以及位于行線R2和列線C1交叉點(diǎn)的MOS半晶體管521和MOS晶體管525是在p阱有源區(qū)710以下面的方式形成的。形成一層超薄柵氧化層702后進(jìn)行多晶硅淀積和摻雜。其圖形制作是用具有圖形如R1，S1和R2的柵掩模板光刻出的，這些圖形結(jié)構(gòu)用作選擇晶體管515、525、516和526的柵極以及半晶體管511、521、512和522的柵極。各個源區(qū)和漏區(qū)通過使用負(fù)性輕摻雜漏(“NLDD”)工藝步驟(注入、隔離和n+源/漏注入)來形成，制作出n+區(qū)712、714、716和718(圖7)。使用一塊具有圖形610、616、620和626(圖6)的接觸掩模板進(jìn)行光刻形成到漏極712和718(圖7)以及到其它漏極(未示出)的接觸通孔。金屬掩模板包括標(biāo)有C1和C2(圖6)的虛線圖形，用來形成列線如C1和C2，列線與多晶硅行線如R1、R2、R3和R4以及多晶硅源線如S1垂直。存儲器500中的其它晶體管—半晶體管對用同樣的方法同時形成。
現(xiàn)在參照圖8所示的說明性電壓來說明存儲器陣列100的工作原理。需要理解的是這些電壓是說明性的，在不同的應(yīng)用中或當(dāng)使用不同的工藝技術(shù)時，很可能就要使用不同的電壓。在編程時，存儲器陣列100中的各個存儲器單元就暴露在四種可能的電壓組合的一種情況下，這些電壓表示在圖8的801、802、803和804線條上；寫電壓表示在805、806、807和808線條上。
假定選擇的行和列(“SR/SC”)是R1和C1，用它來對晶體管115和半晶體管111組成的存儲器單元進(jìn)行編程。正如線條801所示的那樣，在行線R1上的電壓是2.5V，在源線S1上的電壓是0V，足以使晶體管115導(dǎo)通，使晶體管115的漏極變成0V。在列線C1上的電壓是7.0V，它在半晶體管111的兩端造成一個7V的電位差。半晶體管111中的柵氧化層212是設(shè)計成在這個電位差下?lián)舸亩鴮Υ鎯ζ鲉卧M(jìn)行編程的。當(dāng)半晶體管被擊穿時，獲得的導(dǎo)電通路有足夠的電阻率來阻止晶體管115的柵氧化層212退化或擊穿。作為一個例子，在某些器件中，晶體管115的溝道電阻大約在10kΩ左右，而擊穿氧化層的電阻卻大于100kΩ。
假定R1和C1是選擇的行和列，考慮一下這個選擇對于位于選擇的行和未選擇的列(“SR/UC”)交叉點(diǎn)由晶體管116和半晶體管112所構(gòu)成的存儲器單元的影響。正如802線上所示那樣，在行線R1上的電壓是2.5V，在源線S1上的電壓是0V，足以使晶體管116導(dǎo)通并使晶體管115的漏極變成0V。然而，在列線C1上的電壓是0V，這會使半晶體管112的兩端產(chǎn)生一個0V的電位差。存儲器單元不能編程。
假設(shè)R1和C1是選擇的行和列，考慮一下這個選擇對于位于未選擇的行和選擇的列(“UR/SC”)交叉點(diǎn)由晶體管121和半晶體管125構(gòu)成的存儲器單元的影響。正如803線條所示那樣，行線R1上的電壓是0V，源線S1上的電壓是0V，于是晶體管121不導(dǎo)通，而且晶體管121和半晶體管125之間的節(jié)點(diǎn)浮置。在列線C1上的電壓是7.0V，這使半晶體管125兩端產(chǎn)生一個不到4V的電位差。存儲器單元不編程，而這個沒有任何電流流動的不到4V的電位差不足以使半晶體管125或晶體管121中的柵氧化層出現(xiàn)損傷或者衰降。
假定R1和C1是選擇的行和列，考慮一下這個選擇對于位于未選擇的行和未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管122和半晶體管126所構(gòu)成的存儲器單元的影響。正如804線上所示那樣，在行線R2上的電壓是0V，在源線S1上的電壓是0V，所以晶體管122不導(dǎo)通。在列線C2上的電壓也是0V，所以在半晶體管126兩端沒有電位差。存儲器單元不編程。
存儲器陣列100的讀出方式如下在選擇的行(“SR”)上加一個2.5V的讀選電壓，在選擇的列(“SC”)上加一個1.5V的讀選電壓。所有其它未選擇的行(”UR”)和未選擇的列(“UC”)設(shè)置為0V。假定R1和C1是選擇的行。正如805線上所示那樣，通過行線R1給晶體管115的柵極加上一個2.5V的讀選電壓，通過源線S1給源極加上一個0V，使電流從列線C1被吸收。列線C1上的電壓為1.5V，表明存儲器單元已被編程。如果存儲器單元未被編程，就不會有電流的流動，指示存儲器單元未被編程。
在交叉點(diǎn)的存儲器單元如果具有未選擇行或者未選擇列就不會吸收電流。正如806的線所示的一條選擇行線和一條選擇列線的情況一樣，給存儲器單元中的晶體管的柵極加上2.5V的電壓，但是由于在列線上的電壓是0V，所以沒有電流流動。正如807線上所示的一條未選擇行線和一條選擇的列線的情況那樣，加在存儲器單元中晶體管柵極上的電壓是0V。雖然列線上存在的電壓是1.5V，但晶體管保持關(guān)態(tài)，所以沒有電流流動。正如808線上所示的一條未選擇行線和一條未選擇列線的情況那樣，加在存儲器單元中晶體管的柵極上的電壓是0V，而且在列線上存在的電壓是0V，所以沒有電流流動。
現(xiàn)在參照圖9和10所示的電壓來說明存儲器陣列500的工作原理。這些電壓是說明性的，在不同的應(yīng)用中或當(dāng)使用不同的工藝技術(shù)時，很可能就要使用不同的電壓。還要指出的是，雖然在圖8、9和10的表中所列的電壓值是不同的，但這些電壓值后面的原理是一樣的，這說明了有用電壓的廣度。
先來考慮圖9表中所列的說明性編程電壓。在半晶體管具有一層超薄柵介質(zhì)但選擇晶體管是柵氧化層厚度大于50埃的輸入/輸出器件的情況下這些電壓是合適的。在編程時，存儲器陣列500中的各個存儲器單元就暴露在四中可能的電壓組合中的一種情況下，這在圖9的901線、902線、903線和904線上示出。所有電壓組合的一個共同點(diǎn)就是源線S1的電壓值為0V。
假定選擇的行和列(“SR/SC”)是R1和C1，這種選擇將用來對晶體管515和半晶體管511構(gòu)成的存儲器單元進(jìn)行編程。正如901線上所示的那樣，在行線R1上的電壓是7.0V，在列線C1上的電壓是7.0V。這就使柵極和漏極上出現(xiàn)7.0V的電壓，足以使晶體管515導(dǎo)通。晶體管515的源極升到7.0V，使晶體管515兩端稍微有一點(diǎn)電壓降，從而使半晶體管511的兩端出現(xiàn)一個6.6V的電位差。半晶體管511中的柵氧化層712是設(shè)計成在這個電位差下?lián)舸亩鴮Υ鎯ζ鲉卧M(jìn)行編程的。當(dāng)半晶體管511擊穿時，獲得的導(dǎo)電通路具有足夠的電阻率來阻止晶體管515的柵氧化層712出現(xiàn)退化或者擊穿。
設(shè)R1和C1是選擇的行和列，考慮這種選擇對于位于選擇的行和未選擇列(“SR/UC”)交叉點(diǎn)由晶體管516和半晶體管512構(gòu)成的存儲器單元的影響。正如902線上所示那樣，在行線R1上的電壓是7.0V，在列線C1上的電壓是0V。這使柵極上的電壓為7.0V，足以使晶體管516導(dǎo)通，并使晶體管516源極上的電壓與列線C2上的電壓大致相同，即0V。因?yàn)榘刖w管512兩端的電位差約為0V，所以存儲器單元不編程。
設(shè)R1和C1為選擇的行和列，考慮這種選擇對于位于未選擇行和選擇列(“UR/SC”)交叉點(diǎn)由晶體管525和半晶體管521構(gòu)成的存儲器單元的影響。正如903線上所示的那樣，行線R2上的電壓是0V，列線C1上的電壓是7.0V。這使得柵極上的電壓為0V，漏極上的電壓為7.0V。雖然在漏極上的電位和源線S1上的電位間有7.0V的電壓差大致在晶體管525和半晶體管125之間平分，并使半晶體管521的氧化層兩端出現(xiàn)不到4V的電位差，但晶體管525不導(dǎo)通。存儲器單元不編程，沒有任何電流流動的不到4V的電位差不足以使半晶體管521或晶體管525的柵氧化層出現(xiàn)損傷或衰降。
設(shè)R1和C1為選擇的行和列，考慮這種選擇對位于未選擇的行和未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管526和半晶體管522構(gòu)成的存儲器單元的影響。正如904線上所示出的那樣，在行線R2上的電壓是0V，在列線C2上的電壓為0V，所以晶體管526不導(dǎo)通。在源線S1上的電壓也是0V，所以在半晶體管522的兩端沒有電位差。因此，存儲器單元不編程。
然后考慮圖10的表中所列的說明性編程電壓。對于半晶體管和選擇晶體管都具有超薄柵氧化層的情況下，這些電壓值是合適的。在編程時，存儲器陣列500中的各個存儲器單元就暴露在四種電壓組合中的一種情況下。在圖10中的1001線、1002線、1003線和1004線上示出了這種情況。所有的電壓組合的一個共同點(diǎn)就是源線S1上的電壓值都是-5V。
設(shè)R1和C1是所選擇的行和列(“SR/SC”)，這種選擇將用于對由晶體管515和半晶體管511構(gòu)成的存儲器單元進(jìn)行編程。正如1001線上所示的那樣，在行線R1上的電壓是2.5V，在列線C1上的電壓是2.5V。這就使柵極和漏極上出現(xiàn)了2.5V的電壓，足以使晶體管515導(dǎo)通。晶體管515的源極被升到2.5V，使晶體管515兩端出現(xiàn)了輕微的電壓降，從而使半晶體管511的兩端出現(xiàn)6.6V的電位差。半晶體管511中的柵氧化層712是設(shè)計成在這個電位差下?lián)舸?、從而對存儲器單元編程的。?dāng)半晶體管511擊穿時，獲得的導(dǎo)電通路具有足夠的電阻率來阻止晶體管515的柵氧化層712出現(xiàn)擊穿或衰降。
設(shè)R1和C1為所選擇的行和列，考慮這種選擇對位于所選擇的行和未選擇的列(“SR/UC”)交叉點(diǎn)由晶體管516和半晶體管512構(gòu)成的存儲器單元的影響。正如1002線上所示的那樣，在行線R1上的電壓是2.5V，在列線C1上的電壓是0V，這就使柵極上的電壓為2.5V，足以使晶體管516導(dǎo)通，并使晶體管516的源極電壓升到約為列線C2上的電壓值，即0V。由于半晶體管512兩端的電位差大約為4.0V，所以存儲器單元不編程。
設(shè)R1和C1為所選擇的行和列，考慮這種選擇對位于未選擇的行和選擇的的列(“UR/SC”)交叉點(diǎn)由晶體管525和半晶體管521構(gòu)成的存儲器單元的影響。正如1003線上所示的那樣，在行線R2上的電壓是0V，在列線C1上的電壓是2.5V。這就使柵極上的電壓為0V，源極上的電壓為2.5V。晶體管525不導(dǎo)通，雖然漏極上的電位和源線S1上的電位有約6.5V的電位差并且大致均分在晶體管525和半晶體管125上使半晶體管521的氧化層兩端出現(xiàn)不到4V的電位差。存儲器單元不編程，這個在沒有任何電流流動的情況下不到4V的電位差不足以對半晶體管521或者晶體管525中的柵氧化層造成損傷或者衰降。
設(shè)R1和C1為所選擇的行和列，考慮這種選擇對位于未選擇的行和未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管526和半晶體管522構(gòu)成的存儲器單元的影響。正如1004線上所示的那樣，在行線R2上的電壓是0V，在列線C2上的電壓是0V，所以晶體管526不導(dǎo)通。由于在源線S1上的電壓是-4.5V，所以在半晶體管522兩端出現(xiàn)的電位差小于4V。存儲器單元不編程。這個在沒有任何電流流動的情況下不到4V的電位差不足以使半晶體管522或晶體管526中的柵氧化層出現(xiàn)損傷或者衰降。
無論用不用圖9或圖10表中列出的編程電壓，存儲器陣列500都是以下面的方式讀出的。給所選擇的行(“SR”)加上一個2.5V的讀選電壓并給所選擇的列(“SC”)加上一個1.5V的行讀選電壓。所有其它未選擇的列(“UC”)置于0V。假定R1和C1為所選擇的行和列(”SR/SC”)并且由晶體管515和半晶體管511構(gòu)成的存儲器單元已經(jīng)編程。正如905線和1005線上所示的那樣，通過行線R1給晶體管515的柵極加上一個2.5V的讀選電壓并通過列線C1給漏極加上一個1.5V的電壓就會使電流從列線C1被吸收表明存儲器單元已被編程。如果存儲器單元未被編程，就不會有電流流動，表明存儲器單元未被編程。
在交叉點(diǎn)有一個未選擇的行或者未選擇的列的情況下，不會有電流被存儲器單元吸收。正如906線和1006線所示的一條選擇行和一條為選擇列的情況那樣，存儲器單元中晶體管的柵極加上了2.5V，但在列線上存在的電壓是0V，所以不會有電流流動。正如907線和1007線上所示出的一條未選擇行線和一條選擇列線的情況那樣，加在存儲器單元中晶體管柵極上的電壓是0V。雖然在列線上出現(xiàn)的電壓是1.5V，但沒有電流流動，因?yàn)榫w管保持關(guān)態(tài)。正如908線和1008線上所示的一條未選擇行線和一條未選擇列線的情況那樣，加在存儲器單元晶體管柵極上的是0V，并且列線上的電壓是0V，所以沒有電流流動。
除了存儲器陣列100(圖1)和500(圖5)所示的存儲器單元外，在應(yīng)用的文獻(xiàn)中對氧化層擊穿進(jìn)行了各種研究。這些研究指出了擊穿超薄介質(zhì)的合適電壓，并確定擊穿是可控的。當(dāng)超薄柵氧化層暴露于電壓感應(yīng)的應(yīng)力下時，柵氧化層中就會出現(xiàn)擊穿。雖然導(dǎo)致柵氧化層本征擊穿的確切機(jī)制還不清楚，但擊穿過程是一個通過軟擊穿(“SBD”)到硬擊穿(“HBD”)階段的漸進(jìn)過程。一種擊穿原因被認(rèn)為是氧化層的缺陷中心。這些缺陷中心可以單獨(dú)起作用引起擊穿，或者俘獲電荷從而引起局部的高電場和大電流和一種導(dǎo)致熱逃逸的正反饋條件。改進(jìn)制造工藝可減少這種氧化層缺陷從而減少這種擊穿的出現(xiàn)。擊穿的另一個原因被認(rèn)為是即使在無缺陷的氧化層中各種中心的電子和空隙俘獲，這種俘獲也可導(dǎo)致熱逃逸。
Rasras等人進(jìn)行了一項(xiàng)載流子分離實(shí)驗(yàn)，表明柵極加正偏壓時襯底中電子的電離碰撞是襯底空隙電流的主要來源。Mahmoud Rasras，Ingrid De Wolf，Guido Groeseneken，Robin Degraeve，Herman e.Maes，Substrate Hole Current Origin after Oxide Breakdown，IEDM 00-537，2000.通過一種涉及到溝道反型的裝置在超薄氧化層上進(jìn)行了一項(xiàng)恒壓應(yīng)力實(shí)驗(yàn)，表明SBD(軟擊穿)和HBD(硬擊穿)都可用來存儲數(shù)據(jù)，并且通過控制柵氧化層存儲元件的應(yīng)力時間就可獲得所需要的SBD或HBD程度。圖11示出了該實(shí)驗(yàn)裝置的斷面示意圖。恒壓應(yīng)力對于超薄柵氧化層的影響示于圖12，圖中的x軸是時間，以秒為單位；y軸是電流，以安培為單位。X軸和y軸成對數(shù)關(guān)系。圖12示出了在恒壓應(yīng)力下軟擊穿和硬擊穿前后測量的柵極電流和襯底空隙電流。在大致12.5秒的時間內(nèi)，總電流很穩(wěn)定，主要成分為電子電流，正如Ig所測量的那樣。漏泄電流可認(rèn)為是Fowler-Nordheim(“FN”)隧道效應(yīng)和應(yīng)力感應(yīng)的漏泄電流(“SILC”)。在大約12.5秒的時間處，觀察到測量的襯底空隙電流有一個大的跳躍，它是建立起軟擊穿(”SBD”)的一個信號。從12.5秒到大約19秒處，在這一新的電平上總電流基本保持恒定，盡管襯底電流有些波動。在大約19秒處，電子電流和襯底電流都有一個大的跳躍，表明建立起了硬擊穿(“HBD”)。從圖10可見，通過控制柵氧化層存儲元件經(jīng)受應(yīng)力的時間可以獲得所期望的SBD和HBD程度。
Sune等人研究了超薄二氧化硅膜中的后SBD傳導(dǎo)。Jordi Sune，Enrique Miranda，Post Soft Breakdown conduction in SiO2 Gate Oxides，IEDM 00-533，2000.圖13示出了超薄柵氧化層在衰降時電流—電壓(“I-V”)特性的各個階段。圖中，x軸是以對數(shù)關(guān)系表示的電壓，以伏為單位；y軸是以對數(shù)關(guān)系表示的電流，以安培為單位。從圖13可見，可用來對柵氧化層存儲元件進(jìn)行編程的電壓值范圍很寬，而且SBD或者HBD都可用來在柵氧化層存儲元件中存儲信息。圖中還示出了幾種后擊穿I-V特性，可以看出從SBD到HBD的變化過程。在SBD和HBD處產(chǎn)生的漏泄電流以及在這兩種極端情況之間的中間情形下產(chǎn)生的漏泄電流大致與2.5V到6V范圍的電壓值成線性關(guān)系。
Wu等人研究了超薄氧化層的電壓對電壓加速的關(guān)系。E.Y Wu et al.，Voltage-Dependent Voltage-Acceleration of Oxide Breakdown for Ultra-Thin Oxides，IEDM 00-541，2000.圖14示出了在氧化層厚度從2.3nm到5.0nm變化的n-溝FETs(反型)上測量的63％分布處的擊穿時間對半對數(shù)標(biāo)度柵壓的關(guān)系。這些分布總的來說一致的而且是線性的，表明這種過程是可控的。
Miranda等人在檢測到連續(xù)擊穿事件后對氧化層厚度為3nm、面積為6.4×10-5cm2的nMOSFET器件進(jìn)行了I-V特性測量。Miranda et al.，“Analytic Modeling of LeakageCurrent Through Multiple Breakdown Paths in SiO2Films”，IEEE 39thAnnual InternationalReliabilty Physics Symposium，Orlando，F(xiàn)L，2001，pp 367-379.圖15表明這些測量結(jié)果對應(yīng)于線性區(qū)，其中“N”是導(dǎo)電溝道數(shù)。這些結(jié)果非常線性，表明通路基本上是阻性的。
圖1所示的存儲器陣列100實(shí)際上是一種存儲器集成電路的一部分，它包括許多其它大家所熟知的元件，比如說讀出放大器、上拉電路、字線放大器、讀出放大器、譯碼器、電壓倍增器等等。圖16示出了一個說明性存儲器1600，它包括一個控制邏輯1602、一個地址鎖存器1604、一個高壓泵1606、一個Y譯碼器1608、一個X譯碼器1610、一個輸入/輸出緩沖器1612、一個讀出放大器1614、和一個存儲器單元陣列1616。存儲器陣列看起來象存儲器陣列100或者存儲器陣列500。高壓泵1606在某些布局設(shè)計中是有用的，比如說圖8和9的表中所示的需要如7.0V那樣的高編程電壓的情況。高壓只供給所需要的線；在圖16中，只在列或者Y線上才需要高壓，如圖8的表中所指出的布局所要求的那樣。由于這些元件以及這些元件與存儲器陣列的一起應(yīng)用都是工藝界所熟知的，而且工作參數(shù)都很確定，所以在這里不予詳述。需要指出的是存儲器1600只是說明性的，因?yàn)楸匾獣r可能需要使用許多其它技術(shù)來對存儲器陣列進(jìn)行尋址、將數(shù)據(jù)傳入或傳出存儲器陣列、供應(yīng)存儲器陣列所需要的各種工作電壓等等。
采用存儲器陣列100的存儲器最好是用先進(jìn)的工藝來制作，這種先進(jìn)的工藝必須能夠制作出n型柵控器件、p型柵控器件、或者兩種器件同時制作，制作出的柵介質(zhì)必須足夠薄以便在實(shí)際的使用時間里采用一個低于結(jié)壓的電壓或者現(xiàn)今最厚的氧化層擊穿電壓使其經(jīng)受應(yīng)力達(dá)到軟擊穿(SBD)或者硬擊穿(HBD)。先進(jìn)的CMOS邏輯工藝就非常適合，這些工藝在文獻(xiàn)中都有敘述；例如，1997年12月23日頒發(fā)給Lee等人的美國專利(專利號5,700,729)。能夠提供使用這些工藝的加工服務(wù)有許多不同的制造廠家，包括位于臺灣新竹和加州圣何塞的臺灣半導(dǎo)體制造有限公司(“TSMC”)；臺灣新竹的聯(lián)合微電子公司(“UMC”)位于新加坡和加州圣何塞的特許半導(dǎo)體股份有限公司。然而，采用不同光刻技術(shù)的MOS工藝有許多種，但任何一種都可以使用，包括但不限于當(dāng)前通常使用的0.25μm、0.18μm、0.15μm和0.13μm光刻技術(shù)以及將來要普遍使用的0.10μm甚至更好的光刻技術(shù)。
這里所述的各種存儲器單元中使用的各種MOS晶體管、MOS半晶體管和MOS電容在多數(shù)情況下都是一些正常的低壓邏輯晶體管。如果采用0.25μm工藝，這些晶體管的超薄柵氧化層厚度在比如說50埃左右；如果采用0.13μm工藝，這些晶體管的超薄柵氧化層厚度在比如說20埃左右。這樣一種超薄柵氧化層兩端上的電壓在編程時可暫時大大高于Vcc，對于用0.25μm工藝制造的集成電路來說Vcc一般為2.5V；對于用0.13μm工藝制造的集成電路來說，Vcc一般為1.2V。這樣的超薄氧化層一般能夠經(jīng)受4或5V的電壓而不會降低晶體管性能。當(dāng)存儲器陣列加上電壓時如果其單元的選擇晶體管暴露于4V以上的電壓(圖9表中所列的電壓就是這種情況)，那么單元的選擇晶體管最好采用較厚的柵氧化層來制作而半晶體管或電容則采用超薄柵氧化層來制作。許多CMOS邏輯工藝都能形成超薄柵氧化層和用于輸入/輸出(“I/O”)的較厚的氧化層。例如，較厚的氧化層對于3.3V I/O的集成電路來說約為70埃，對于2.5V I/O的集成電路來說約為50埃。
這里所述的發(fā)明說明及其應(yīng)用只是說明性的，并不是要限制發(fā)明范圍。對這里披露的一些體現(xiàn)可能有許多變種和修改，在工藝界具有普通技能的人都知道這些體現(xiàn)中各種元件的實(shí)際替代品和等效品。例如，各個例子中采用的各種電壓只是說明性的，因?yàn)槿藗冊谝粋€電壓范圍中選擇一個精確的電壓值是有分歧的，而且在任何一種情況下電壓值都與器件特性有關(guān)。為了敘述存儲器中通常使用的線條種類，使用了行線、列線和源線等詞語，但有些存儲器對這些詞語可有另外的叫法。一般來講，行線可看成是一種特殊的選線，列線和源線可看成是一種特殊的存取線。對這里披露的體現(xiàn)進(jìn)行的這些和其它一些改變和修改不會偏離本發(fā)明的范圍和精神。
權(quán)利要求
1.可用于存儲器陣列、具有選線和存取線的一種可編程只讀存儲器單元，其特征是該存儲器單元包括具有一個柵極、在柵極下有一層?xùn)沤橘|(zhì)、在柵介質(zhì)和柵極下面具有在空間上分開并在其間形成一溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)的一種MOS場效應(yīng)晶體管；具有一個導(dǎo)電結(jié)構(gòu)、在導(dǎo)電結(jié)構(gòu)下有一層超薄介質(zhì)、在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第1摻雜半導(dǎo)體區(qū)的一種MOS數(shù)據(jù)存儲元件。MOS數(shù)據(jù)存儲元件的第1摻雜半導(dǎo)體區(qū)與MOS場效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起；一選線段與MOS場效應(yīng)晶體管的柵極連接在一起；第1存取線段與MOS場效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連接在一起；第2存取線段與MOS數(shù)據(jù)存儲元件的導(dǎo)電結(jié)構(gòu)連接在一起。
2.按權(quán)利要求1所述的存儲器單元，其特征是每一個MOS數(shù)據(jù)存儲元件在其超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面和鄰接MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)的地方都有一個反型—啟動區(qū)。
3.按權(quán)利要求1所述的存儲器單元，其特征是每一個MOS數(shù)據(jù)存儲元件在其超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面都有一個第2摻雜區(qū)并與MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)集成在一起。
4.按權(quán)利要求1所述的存儲器單元，其特征是MOS場效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲元件的超薄介質(zhì)通過一公共的超薄柵氧化層形成。
5.按權(quán)利要求1所述的存儲器單元，其特征是MOS場效應(yīng)晶體管的柵介質(zhì)厚于MOS數(shù)據(jù)存儲元件的超薄介質(zhì)。
6.可用于存儲器陣列、具有選線和存取線的一種可編程只讀存儲器單元，其特征是該存儲器單元包括在兩條存取線之間與一個數(shù)據(jù)存儲元件串聯(lián)在一起的一個選擇晶體管，該選擇晶體管的柵極又與選線中的一條連在一起；數(shù)據(jù)存儲元件具有用于物理數(shù)據(jù)存儲的一層超薄介質(zhì)。
7.按權(quán)利要求6所述的存儲器單元，其特征是數(shù)據(jù)存儲元件是一種MOS半晶體管。
8.按權(quán)利要求6所述的存儲器單元，其特征是數(shù)據(jù)存儲元件是一種MOS電容。
9.操作一種可編程只讀存儲器陣列的方法，其特征是該可編程存儲器陣列包括大量的行線、大量的列線、至少一條源線、位于行線和列線各個交叉點(diǎn)的大量存儲器單元；每一個存儲器單元包括在一條列線和至少一條源線之間與一個MOS數(shù)據(jù)存儲元件串聯(lián)在一起的一個MOS場效應(yīng)晶體管，該MOS晶體管的柵極又與一條行線連在一起；和一個具有超薄介質(zhì)用于物理數(shù)據(jù)存儲的MOS數(shù)據(jù)存儲元件；該操作方法包括給選擇的一條行線加上第1個電壓是柵極與該選擇的行線連在一起的每一個MOS場效應(yīng)晶體管導(dǎo)通；給被選上的一條列線加上第2個電壓；給至少一條源線加上第3個電壓；第2個電壓和第3個電壓使與被選上的行線和被選上的列線連在一起的存儲器單元的超薄介質(zhì)的兩端產(chǎn)生一個電位差足以擊穿存儲器單元的超薄介質(zhì)。
10.按權(quán)利要求9所述的操作一種可編程只讀存儲器陣列的方法，其特征是超薄介質(zhì)的擊穿是一種硬擊穿。
11.按權(quán)利要求9所述的操作一種可編程只讀存儲器陣列的方法，其特征是超薄介質(zhì)的擊穿是一種軟擊穿。
12.按權(quán)利要求9所述的操作一種可編程只讀存儲器陣列的方法，其特征是第1個電壓約為2.5V，第2個電壓約為7V，第3個電壓約為0V。
13.按權(quán)利要求9所述的操作一種可編程只讀存儲器陣列的方法，其特征是第1個電壓約為7V，第2個電壓約為7V，第3個電壓約為0V。
14.按權(quán)利要求9所述的操作一種可編程只讀存儲器陣列的方法，其特征是第1個電壓約為2.5V，第2個電壓約為2.5V，第3個電壓約為-4.5V。
15.一種可編程只讀存儲器陣列，其特征是該可編程存儲器陣列包括大量的行線、大量的列線、至少一條源線和位于行線和列線交叉點(diǎn)的大量存儲器單元，每一個存儲器單元包括一個MOS場效應(yīng)晶體管，它包括一個柵極、柵極下面的的一層?xùn)沤橘|(zhì)、在柵介質(zhì)和柵極下面在空間上分開并在其間確定一個溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；一個MOS數(shù)據(jù)存儲元件，它包括一個導(dǎo)電結(jié)構(gòu)、導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)以及超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面的第1摻雜半導(dǎo)體區(qū)。MOS數(shù)據(jù)存儲元件的第1摻雜半導(dǎo)體區(qū)與MOS場效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起；其中，一條列線與MOS場效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)或者與MOS數(shù)據(jù)存儲元件的導(dǎo)電結(jié)構(gòu)連接在一起；至少一條共用線與MOS數(shù)據(jù)存儲元件的導(dǎo)電結(jié)構(gòu)或者與MOS場效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連接在一起。
16.按權(quán)利要求15所述的存儲器陣列，其特征是每一個MOS數(shù)據(jù)存儲元件包括一個位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面并與MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)相鄰的反型—啟動區(qū)。
17.按權(quán)利要求15所述的存儲器陣列，其特征是每一個MOS數(shù)據(jù)存儲元件在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面都有一個第2摻雜區(qū)，并與MOS數(shù)據(jù)存儲元件的第1摻雜區(qū)集成在一起。
18.按權(quán)利要求15所述的存儲器陣列，其特征是MOS場效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲元件的超薄介質(zhì)是通過公共的超薄柵氧化層形成的。
19.一種可編程只讀存儲器陣列，其特征是包括大量的行線、大量的列線、至少一條共用線以及在存儲器中位于行線和列線交叉點(diǎn)的大量存儲器單元；每一個存儲器單元包括一個在一條列線和至少一條共用線之間與數(shù)據(jù)存儲元件串聯(lián)在一起的選擇晶體管，而選擇晶體管的柵極又與一條行線連接在一起，數(shù)據(jù)存儲元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲。
20.按權(quán)利要求19所述的可編程只讀存儲器陣列，其特征是存儲器中數(shù)據(jù)存儲元件是一種MOS半晶體管。
21.按權(quán)利要求19所述的可編程只讀存儲器陣列，其特征是存儲器中數(shù)據(jù)存儲元件是一種MOS電容。
22.一種不揮發(fā)性存儲器單元，其特征是它包括一個與數(shù)據(jù)存儲元件串聯(lián)在一起的選擇晶體管；數(shù)據(jù)存儲元件包括一個導(dǎo)電結(jié)構(gòu)、該導(dǎo)電結(jié)構(gòu)下面用于物理數(shù)據(jù)存儲的一層超薄介質(zhì)、以及在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面的第1摻雜半導(dǎo)體區(qū)，該選擇晶體管的柵極在尋址該存儲器單元時是可控的。
23.按權(quán)利要求22所述的不揮發(fā)性存儲器單元，其特征是數(shù)據(jù)存儲元件是一種MOS半晶體管。
24.按權(quán)利要求22所述的不揮發(fā)性存儲器單元，其特征是數(shù)據(jù)存儲元件是一種MOS電容。
25.按權(quán)利要求22所述的不揮發(fā)性存儲器單元，其特征是超薄介質(zhì)是一種柵氧化層。
26.按權(quán)利要求25所述的不揮發(fā)性存儲器單元，其特征是所說的柵氧化層厚度小于50埃。
27.按權(quán)利要求25所述的不揮發(fā)性存儲器單元，其特征是所說的存儲器單元通過在所說的導(dǎo)電結(jié)構(gòu)和所說的第1摻雜半導(dǎo)體區(qū)之間加上一個電壓來擊穿所說的柵氧化層進(jìn)行編程。
28.按權(quán)利要求27所述的不揮發(fā)性存儲器單元，其特征是所說的存儲器單元通過在所說的導(dǎo)電結(jié)構(gòu)和所說的第1摻雜半導(dǎo)體區(qū)之間加上一個電壓并在此其間通過檢測通過所說的數(shù)據(jù)存儲元件的電流來進(jìn)行讀出。
29.一種MOS數(shù)據(jù)存儲元件，其特征是包括一個導(dǎo)電結(jié)構(gòu)、在導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)、以及在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面的一個第1摻雜半導(dǎo)體區(qū)；所說的存儲元件通過擊穿所說的超薄介質(zhì)進(jìn)行編程，而所說的存儲元件通過檢測通過所說的存儲元件的電流來進(jìn)行讀出。
30.按權(quán)利要求29所述的MOS數(shù)據(jù)存儲元件，其特征是所說的超薄介質(zhì)是一種柵氧化層。
31.按權(quán)利要求30所述的MOS數(shù)據(jù)存儲元件，其特征是所說的柵氧化層厚度小于50埃。
全文摘要
一種利用超薄介質(zhì)擊穿現(xiàn)象的半導(dǎo)體存儲器單元和存儲器陣列,采用了一種具有在一層超薄介質(zhì)(比如柵氧化層)周圍制作的一種數(shù)據(jù)存儲元件來存儲信息。其方法是通過給超薄介質(zhì)加應(yīng)力使其擊穿(軟擊穿或硬擊穿)以建立起存儲器單元的漏泄電流電平。存儲器單元通過檢測該單元吸收的電流進(jìn)行讀出。合適的超薄介質(zhì)是約為50埃厚或者小于50埃厚的高質(zhì)量柵氧化層。這種氧化層是現(xiàn)今先進(jìn)CMOS邏輯工藝普遍采用的。
文檔編號H01L27/105GK1351381SQ0112915
公開日2002年5月29日 申請日期2001年12月6日 優(yōu)先權(quán)日2001年12月6日
發(fā)明者彭澤忠 申請人:彭澤忠