專利名稱：一種系統(tǒng)整合芯片的制作方法
技術領域：
本發(fā)明提供一種存儲器系統(tǒng)整合芯片(system on chip，SOC)，尤指一種利用氮化物只讀存儲器(NROM)處理以建立只讀存儲器(ROM)與氮化物只讀存儲器的系統(tǒng)整合芯片(SOC)的制作方法。
背景技術：
只讀存儲器(Read only memory，ROM)元件是一種用來儲存數(shù)據(jù)的半導體元件，由多個存儲器單元(memory cell)所組成，如今已廣泛應用于電腦的數(shù)據(jù)儲存與記憶。依數(shù)據(jù)儲存方式，可將只讀存儲器分為罩幕只讀存儲器(mask ROM)、可編程只讀存儲器(Programable ROM，PROM)、可擦可編程只讀存儲器(Erasable programmble ROM，EPROM)、電可擦可編程只讀存儲器(Electrically erasable programmable ROM，EEPROM)、氮化物只讀存儲器(nitride read only memory，NROM)以及快閃存儲器(flash ROM)等數(shù)種，其特點為一旦資料或數(shù)據(jù)被儲存進去之后，所存入的資料或數(shù)據(jù)不會因為電源供應的中斷而消失，因此又稱為非易失性存儲器(non-volatilememory)。
而其中的氮化物只讀存儲器(NROM)的主要特征為使用氮化硅的絕緣介電層作為電荷俘獲介質(zhì)(charge trapping medium)。由于氮化硅層具有高度的致密性，因此可使經(jīng)由MOS晶體管遂穿(tunneling)進入至氮化硅層中的熱電子被俘獲在(trap)其中，進而形成一非均勻的濃度分布，以加快讀取數(shù)據(jù)的速度并避免漏電流。至于快閃存儲器，則使用多晶硅或金屬的浮動門極(floating gate)儲存電荷，因此除了一般的控制門極(control gate)之外還會再多一個門極。前者具有制作過程簡單，制作成本低的優(yōu)點。而后者因為必需制作浮動門極-中間介電層-控制門極的結構，并且此三層結構中的材料的品質(zhì)十分重要，必需要用合適的處理來配合，因此制作過程比較繁復，所耗費的成本也較高。
而在目前的電子工業(yè)中，只讀存儲器與非易失性存儲器常需同時存在于各種產(chǎn)品之中，相較于兩種元件同時制作于同一芯片的方式，若兩種元件分別制作于兩芯片上時，不但會占去較多的空間，同時也會耗費較高的成本。因此，在美國專利第5,4O3,764號中，Yamamoto et al.會提出一種方法，在快閃存儲器元件的制作過程中，將部分位于只讀存儲器區(qū)(ROMregion)中的快閃存儲器元件，以離子植入(ion implantation)的方式植入只讀存儲器碼(ROM code)，即完成所謂的寫入程序，然后再繼續(xù)完成快閃存儲器處理。因此，在快閃存儲器芯片中，即可建立部分的只讀存儲器。
請參考圖1至圖5，圖1至圖5為公知的制作一包含有只讀存儲器24的快閃存儲器芯片10的方法示意圖。如圖1所示，公知的制作一包含有只讀存儲器24的快閃存儲器芯片10的方法，是先提供一包含有P型硅基底(sillicon base)12的半導體芯片11，接著利用一溫度約為1100℃，時間約為90分鐘的熱氧化(thermal oxidation)處理，在未被諸如氮化硅(silicon nitride，Si3N4)層的抗氧化薄膜(oxidation-protectivefilm)(未顯示)所覆蓋的硅基底12的表面，形成多個厚度達數(shù)千埃(angstrom，A)的二氧化硅(silicon dioxide，SiO2)層14，而此二氧化硅層14也被稱為場氧化層(field oxide layer，F(xiàn)OX)。完成后，再去除剩下的氮化硅層(未顯示)，只在二氧化硅層14與二氧化硅層14間，也即每個FOX之間，保留一薄薄的氧化硅層16。換言之，即利用局部氧化法(localoxidation，LOCOS)來進行后續(xù)完成的晶體管與晶體管之間的隔離。
然后如圖2所示，接著在快閃存儲器芯片10上的只讀存儲器區(qū)域18內(nèi)進行一離子植入處理(ion implantation process)，該離子植入處理是利用加速能量為40～50keV、劑量為1E12至3E12/cm2的硼(Boron)離子，以形成一布植離子濃度為1016～1017/cm3的第一P+型摻雜區(qū)22。該離子布植處理的目的，是用來調(diào)整只讀存儲器區(qū)域18中的第一只讀存儲器(未顯示)的起始電壓(thre shold voltage，Vth)至第一特定值，以使一第一只讀存儲器(未顯示)的起始電壓被調(diào)整至大約為1V，以存入一為“1”的數(shù)據(jù)。
如圖3所示，進行一第一黃光處理，在快閃存儲器芯片10上的只讀存儲器區(qū)域18內(nèi)，以形成起始電壓為第二特定值的只讀存儲器26以外的部分，以及只讀存儲器區(qū)域18以外的部分，形成一第一罩幕31。接著在快閃存儲器芯片10上進行一離子植入處理(ion implantation process)。該離子植入處理是利用加速能量為40～50keV、劑量為5E12至1E13/cm2的硼(Boron)離子，以形成一最后布植離子濃度為1017～1018/cm3的第二P+型摻雜區(qū)32。該離子布植處理的目的，是用來調(diào)整只讀存儲器區(qū)域18中的第二只讀存儲器(未顯示)的起始電壓(threshold voltage，Vth)至第一特定值，以使第二只讀存儲器(未顯示)的起始電壓被調(diào)整至大約為7V，以存入一為“0”的數(shù)據(jù)。
接著如圖4所示，在快閃存儲器芯片10上依序沉積一第一多晶硅層34，一由氮化硅或氧化硅所構成的中間絕緣層36以及一第二多晶硅層38。然后再進行一第二黃光處理，以形成第一、第二只讀存儲器24、26與快閃存儲器40的雙重門極39。雖然一般而言，第一、第二只讀存儲器24、26的門極結構為單層，不需要用到三層的雙重門極39結構，但在現(xiàn)有技術中，為了減少處理步驟，因此所有的門極均在同一處理步驟中完成。
如圖5所示，利用一第三罩幕(未顯示)，并進行一磷(phosphorous)離子植入處理，以于第一、第二只讀存儲器24、26的雙重門極39的兩邊，各形成一N+型源極41、漏極42，以完成第一、第二只讀存儲器24、26的制作。最后利用一第四罩幕(未顯示)，并進行另一磷(phosphorous)離子植入處理，以在快閃存儲器40的雙重門極39的兩邊，各形成一N+型源極43、漏極44，以完成快閃存儲器40的制作。如此一來，只需在一般標準的快閃存儲器的制作過程中，加入兩個調(diào)整起始電壓的處理步驟，不只快閃存儲器芯片10上的只讀存儲器24、26被寫入“1”或是“0”的數(shù)據(jù)，同時快閃存儲器40也被完成。
然而公知技術中的快閃存儲器芯片，只是包含部分的只讀存儲器，并未達到系統(tǒng)整合芯片的目的。而且，快閃存儲器的制作成本較高，較不適合系統(tǒng)整合芯片的制作。因此如何發(fā)展并制造出一種系統(tǒng)整合芯片，以利用成本較低廉的元件及其處理，即可同時制作只讀存儲器與氮化物只讀存儲器于同一芯片上，又可省略一般非易失性存儲器完成后還需要的電性寫入步驟，便成為十分重要的課題。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種制作存儲器系統(tǒng)整合芯片(system onchip，SOC)的方法，尤指一種利用氮化物只讀存儲器(NROM)處理以建立只讀存儲器(ROM)與氮化物只讀存儲器的系統(tǒng)整合芯片(SOC)的制作方法。
在本發(fā)明的最佳實施例中，該系統(tǒng)整合芯片是設于一半導體芯片的表面上，并利用氮化物只讀存儲器(NROM)的處理，來同時制作只讀存儲器(ROM)與氮化物只讀存儲器，該系統(tǒng)整合芯片的制作方式包含有下列步驟在該基底表面，在該基底表面形成ONO介電層，利用一第一黃光處理與一第一離子布植處理，以在基底中形成多個N型摻雜區(qū)與各比特線。蝕刻去除周邊電路區(qū)上的ONO介電層，并進行一第二離子植入處理，以調(diào)整周邊電路區(qū)的晶體管的起始電壓(threshold voltage)。進行一第三蝕刻處理，以去除只讀存儲器區(qū)上的ONO介電層，再進行一熱氧化法(thermaloxidation)，以在各比特線表面形成一埋藏漏極氧化層(buried drainoxide layer)，并在只讀存儲器區(qū)以及周邊電路區(qū)上分別形成低起始電壓元件、高起始電壓元件以及周邊電路晶體管的門極氧化層。利用一第二黃光以及一第四蝕刻處理，以同時形成存儲器區(qū)中的各字線與周邊電路區(qū)的各周邊電路晶體管的各門極，而在氮化物存儲器區(qū)上形成至少一氮化物只讀存儲器，并在只讀存儲器區(qū)的低起始電壓(low Vth)元件區(qū)以及高起始電壓(high Vth)元件區(qū)分別形成一低起始電壓元件以及一高起始電壓元件。利用一第三離子植入處理，以調(diào)整該高起始電壓元件的起始電壓。因為只讀存儲器區(qū)內(nèi)有高起始電壓元件與低起始電壓元件的存在，可以當作只讀存儲器來運用。因此，該系統(tǒng)整合芯片之上，除了包含周邊電路晶體管，也包含只讀存儲器與氮化物只讀存儲器。
由于本發(fā)明是利用氮化物只讀存儲器與加入的離子布植處理，來同時制作只讀存儲器與氮化物只讀存儲器于同一系統(tǒng)整合芯片上。因此，不但可避免一般非易失性存儲器完成后，還需要以電性寫入的方式制作所耗費的時間與人力，所導致的不適合大量生產(chǎn)的問題，同時又可在保持處理簡單的原則下，制作出低成本的系統(tǒng)整合芯片。


圖1至圖5為公知的制作一包含有只讀存儲器的快閃存儲器芯片的方法示意圖。
圖6至圖12為本發(fā)明嵌入氮化物只讀存儲器以及罩幕式只讀存儲器的系統(tǒng)整合芯片的方法示意圖。
在說明書附圖中，10代表快閃存儲器芯片，11代表半導體芯片，12代表硅基底，14代表二氧化硅層，16代表氧化硅層，18代表只讀存儲器區(qū)域，22代表第一P+型摻雜區(qū)，24代表第一只讀存儲器，26代表第二只讀存儲器，31代表第一罩幕，32代表第二P+型摻雜區(qū)，34代表第一多晶硅層，36代表中間絕緣層，38代表第二多晶硅層，39代表雙重門極，40代表快閃存儲器，41代表源極，42代表漏極，43代表源極，44代表漏極，100代表系統(tǒng)整合芯片，101代表半導體芯片，102代表P型硅基底，103代表周邊電路區(qū)，104代表存儲器區(qū)，105代表氮化物只讀存儲器區(qū)，106代表只讀存儲器區(qū)，107代表低起始電壓元件區(qū)，108代表高起始電壓元件區(qū)，109代表摻雜區(qū)，110代表淺溝隔離區(qū)域，112代表底氧化層，114代表氮化硅層，116代表上氧化層，118代表ONO介電結構，121代表第一光阻層，122代表比特線，123代表P-型口袋摻雜區(qū)，124代表P-型口袋摻雜區(qū)，126代表有源區(qū)域，128代表埋藏漏極氧化，134代表字線，136代表周邊電路晶體管，138代表門極，142代表氮化物只讀存儲器，144代表低起始電壓元件，146代表高起始電壓元件，147代表輕摻雜源極/漏極，148代表間隙壁，149代表源極，150代表漏極，152代表第三光阻層。
具體實施例方式
請參考圖6至圖12，圖6至圖12為本發(fā)明嵌入氮化物只讀存儲器以及罩幕式只讀存儲器的系統(tǒng)整合芯片100的方法示意圖。如圖6所示，本發(fā)明的系統(tǒng)整合芯片100的制作方法，是先提供一包含有P型硅基底(siliconbase)102的半導體芯片101，半導體芯片101上包含有一周邊電路區(qū)103與一存儲器區(qū)104，周邊電路區(qū)103中包含有高、低電壓晶體管元件(未顯示)、電容元件(未顯示)以及電阻元件(未顯示)等，存儲器區(qū)104中則包含有一氮化物只讀存儲器區(qū)105以及一只讀存儲器區(qū)106，且只讀存儲器區(qū)106中又包含有至少一低起始電壓(low threshold，low Vt)元件區(qū)107與一高起始電壓(high threshold，high Vt)元件區(qū)108。在本發(fā)明中，由于周邊電路區(qū)103中的元件非發(fā)明重點，故只做概括性的敘述，并且在圖示說明中，只以一單一的高電壓周邊電路晶體管作為代表。
首先可先進行部分周邊電路區(qū)103的處理，利用一N型離子植入處理以及一P型離子植入處理，以分別形成周邊電路區(qū)103中高電壓晶體管元件(未顯示)的N型井(未顯示)與P型井(未顯示)，而在本發(fā)明中為了方便起見，僅以一摻雜井(well)109來作代表。接著在基底102表面形成多個絕緣物，以分別隔絕周邊電路區(qū)103、氮化物只讀存儲器區(qū)105以及只讀存儲器區(qū)106，并定義出各元件的有源區(qū)域。其中，絕緣物可以為一淺溝隔離區(qū)域，或為一場氧化層，在圖示中則以淺溝隔離區(qū)域110作為代表來說明。
如圖7所示，隨后利用一溫度范圍750℃～1000℃的低溫氧化(lowtemperature oxidation)處理，在硅基底102表面形成一50～150埃(angstrom，A)的氧化層，用來當作底氧化層112。接著進行一低壓氣相沉積(low pressure chemical vapor deposition，LPCVD)處理，在底氧化層112表面沉積一厚度為100～300埃(A)的氮化硅層114，當作滯留電子層(charge trapping layer)。最后再在950℃的高溫環(huán)境中，進行一回火處理30分鐘以修補氮化硅層114的結構，并通入水蒸氣以進行濕式氧化，以在氮化硅層114表面形成一厚度為50～200埃(A)的含氧硅化物(siliconoxy-nitride)層，作為上氧化層116。其中，在此上氧化層116的生成過程中，約略會消耗掉25～100埃(A)的氮化硅層114，而形成于硅基底102表面上的底氧化層112、氮化硅層114以及上氧化層116，合稱為ONO介電結構118。
然后如圖8所示，在ONO介電結構118表面形成一第一光阻層121，并進行一第一黃光處理以及蝕刻處理，以在第一光阻層121中形成一預定圖案來定義比特線(bit line)的位置。接下來利用第一光阻層121的圖案作為遮罩(mask)，進行一干蝕刻處理以完全去除未被第一光阻層121覆蓋的上氧化層116、氮化硅層114以及底氧化層112，即所有的ONO介電結構118，或是僅去除未被光阻層121覆蓋的上氧化層116、氮化硅層114，并蝕刻部分的底氧化層112至一預定厚度。隨后進行一離子濃度為2～4E15/cm2且能量約為50Kev的砷(arsenic)離子布植處理，以在硅基底102中形成多個N+型摻雜區(qū)，作為存儲器的比特線122，或者稱為埋藏式漏極(burieddrain)，而相鄰兩摻雜區(qū)即定義出一通道，且相鄰兩摻雜區(qū)的距離即為通道長度(channel length)。
接著進行一斜角度離子布植處理，以在各比特線122的一側(cè)形成一P-型口袋摻雜區(qū)123。然后再進行一斜角度離子布植處理，以在各比特線122的另一側(cè)形成一P-型口袋摻雜區(qū)124。此兩個斜角離子布植處理除了入射方向不同，其余離子布植參數(shù)大致上皆相同。此二斜角離子布植處理是利用BF2+為摻質(zhì)，其劑量約為1E13至1E15ions/cm2，能量約為20至150KeV，與硅基底102之間的入射角約為20至45°。而此二斜角度處理，也可在形成比特線122的離子布植處理之前進行。在此條件范圍內(nèi)，植入硅基底102中的BF2+摻質(zhì)最大濃度約出現(xiàn)在深約1000埃左右位于通道下方的硅基底102中，而植入通道下方的水平距離約為數(shù)百至1000埃。形成P-型摻雜區(qū)123、124的目的，在于可以在通道的一端提供一高電場區(qū)域，而高電場區(qū)域可以提高熱電子(hot carrier)效應，增加電子寫入(program)時通過通道時的速度，換言之即加速電子，使更多的電子能夠獲得足夠的動能經(jīng)由碰撞或散射效應穿過底氧化層112進入氮化硅層114中，進而提升寫入效率。
然后如圖9所示，去除第一光阻層121。接著在系統(tǒng)整合芯片100上進行一第二干蝕刻處理，以去除周邊電路區(qū)103內(nèi)的ONO介電結構118，隨后利用一光罩(未顯示)作為遮罩，進行一第一離子布植處理，以對周邊電路晶體管(未顯示)的有源區(qū)域126進行起始電壓調(diào)整(threshold voltageadjustment)的離子植入。而前述用來形成周邊電路區(qū)103中高電壓晶體管元件(未顯示)的N型井(未顯示)與P型井(未顯示)的N型離子植入處理以及P型離子植入處理，也可在第一離子布植處理之前才進行。
如圖10所示，進行一第三蝕刻處理，以去除只讀存儲器區(qū)106上的ONO介電結構118，并對周邊電路區(qū)103以及只讀存儲器區(qū)106的表面進行一清洗處理。進行此步驟的目的，是在后續(xù)處理中另外形成一門極氧化層，以取代ONO介電結構118。然后進行一熱氧化(thermal oxidation)處理，以在各比特線122表面形成一埋藏漏極氧化層(buried drain oxidelayer)128，并利用該熱氧化處理的高溫熱能來活化各比特線122中的摻質(zhì)。此外，該熱氧化處理也同時會在半導體芯片101表面未覆蓋有ONO介電結構118的區(qū)域，形成一厚度為100～250埃的門極氧化層132，而半導體芯片101上的存儲器區(qū)104已經(jīng)存在ONO介電層118的部分，不再會生成門極氧化層132。也就是說，此熱氧化處理會在只讀存儲器區(qū)106以及周邊電路區(qū)103上，分別形成低起始電壓元件(未顯示)、高起始電壓元件(未顯示)以及周邊電路晶體管(未顯示)的門極氧化層132。
值得一提的是，在上述處理之后，也可再加入數(shù)個N型井、P型井植入處理，以及數(shù)個反覆的清洗和蝕刻以及熱氧化處理，以在半導體芯片101上的周邊電路區(qū)103內(nèi)制作不同電壓的周邊電路晶體管(未顯示)。接著如圖11所示，于ONO介電結構118、埋藏漏極氧化層128以及門極氧化層132的表面沉積一多晶硅層(未顯示)或者一包含有多晶硅化金屬物(polysilicide)與多晶硅的復合層。然后進行一第二黃光處理，在該多晶硅層表面形成一圖案化的第二光阻層133，以定義出存儲器區(qū)104中的字線與周邊電路區(qū)103中各周邊電路晶體管的門極的位置。
隨后進行一第四蝕刻處理，去除未被該第二光阻層133所覆蓋的多晶硅層，以同時形成存儲器區(qū)104中的字線134與周邊電路區(qū)103中的周邊電路晶體管136的門極138。最后去除第二光阻層133，而在氮化物只讀存儲器區(qū)105上形成至少一氮化物只讀存儲器142，并在只讀存儲器區(qū)106的低起始電壓(low Vth)元件區(qū)107以及高起始電壓(high Vth)元件區(qū)108分別形成一低起始電壓元件144以及一高起始電壓元件146。
如圖12所示，接著進行若干處理步驟，以在系統(tǒng)整合芯片100的周邊電路區(qū)103內(nèi)，繼續(xù)完成周邊電路晶體管136未完成的處理步驟，例如輕摻雜源極/漏極(lightly doped drain，LDD)147、間隙壁(spacer)148與源極/漏極(S/D)149、150的制作。然后利用一第三光阻層152，覆蓋住只讀存儲器區(qū)106內(nèi)低起始電壓(low Vth)元件區(qū)域107與整個周邊電路區(qū)103和氮化物只讀存儲器區(qū)105，然后進行另一起始電壓調(diào)整的離子植入處理，將P型雜質(zhì)植入只讀存儲器區(qū)106內(nèi)高起始電壓(high Vth)元件區(qū)域108，此步驟也可稱為只讀存儲器碼(ROM code)的植入，用以調(diào)整只讀存儲器區(qū)106內(nèi)高起始電壓元件146的起始電壓。最后去除第三光阻層152。其中，第三光阻層152可以連同埋藏漏極128一起遮住，也可以露出埋藏漏極128。
由于只讀存儲器區(qū)106內(nèi)有高起始電壓元件146以及低起始電壓元件144的存在，所以稍后在芯片運行時，可以分別代表0&1，或是1&0，以達到儲存資料或數(shù)據(jù)的目的。在完成只讀存儲器碼(ROM code)的植入之后，接著在系統(tǒng)整合芯片100上進行內(nèi)金屬介電層(inter-metal dielectric，ILD)(未顯示)、金屬層(metal layer)(未顯示)以及接觸洞(contacthole)(未顯示)，與接觸插塞(contact plug)(未顯示)的制作步驟，以完成系統(tǒng)整合芯片100的全部處理，而此系統(tǒng)整合芯片100之上，除了包含一些包括周邊電路晶體管136的周邊電路外，也包含罩幕式只讀存儲器與氮化物只讀存儲器。
由于本發(fā)明提供的系統(tǒng)整合芯片的制作方式，是利用氮化物只讀存儲器與加入的離子布植處理，來同時制作只讀存儲器與氮化物只讀存儲器于同一芯片上，這樣，不但可避免一般非易失性存儲器完成后，還需要以電性寫入的方式進行制作所耗費的時間與人力及不適合大量生產(chǎn)的問題。同時因為氮化物只讀存儲器的處理簡單，制作成本大約只與罩幕式只讀存儲器相當，而功能卻可媲美快閃存儲器，故利用氮化物只讀存儲器，來建立只讀存儲器與氮化物只讀存儲器的系統(tǒng)整合芯片的方式，明顯的較現(xiàn)有技術大幅降低制作成本并明顯簡化制作流程。
相較于公知制作快閃存儲器芯片包含只讀存儲器的方式，本發(fā)明利用氮化物只讀存儲器與離子布植處理，來建立只讀存儲器與氮化物只讀存儲器的系統(tǒng)整合芯片的方式，不但可避免一般非易失性存儲器完成后，還需要以電性寫入的方式進行制作，因所耗費的時間與人力太多，不適合大量生產(chǎn)的問題。同時更可在功能媲美快閃存儲器的前提之下，大幅地降低制作成本并明顯簡化制作流程。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的各種變化與修飾，皆應屬本發(fā)明專利的涵蓋范圍。
權利要求
1.一種利用氮化物只讀存儲器(nitride read only memory，NROM)建立只讀存儲器(ROM)與非易失性存儲器(non-volatile memory)的系統(tǒng)整合芯片(system on chip，SOC)的制作方法，該系統(tǒng)整合芯片包含一定義有一存儲器區(qū)以及一周邊電路區(qū)的基底(substrate)，且該存儲器區(qū)包含一非易失性存儲器區(qū)以及一只讀存儲器區(qū)，而該只讀存儲器區(qū)又包含有至少一低起始電壓(low threshold，low Vt)元件區(qū)與一高起始電壓(highthreshold，high Vt)元件區(qū)，該系統(tǒng)整合芯片的制作方法包含有下列步驟在該基底表面形成多個絕緣物，以分別隔離該周邊電路區(qū)、該非易失性存儲器區(qū)以及該只讀存儲器區(qū)，并定義出各元件的有源區(qū)域；在該基底表面形成一由一底氧化層、一氮化硅層以及一上氧化層所構成的ONO(bottom oxide-nitride-top oxide)介電結構層；在該ONO介電層表面形成一第一光阻層，并進行一第一黃光處理以定義出多條比特線(bit line)的位置；利用該第一光阻層作為遮罩(mask)來進行一第一蝕刻處理，以去除未被該第一光阻層所覆蓋的該ONO介電層；進行一第一離子布植處理，以在該基底中形成多個N型摻雜區(qū)，并形成該存儲器區(qū)中的各該比特線；去除該第一光阻層；進行一第二蝕刻處理，去除該周邊電路區(qū)上的該ONO介電層；進行一第二離子植入處理，用來調(diào)整該周邊電路區(qū)的晶體管的起始電壓(threshold voltage)；進行一第三蝕刻處理，去除該只讀存儲器區(qū)上的該ONO介電層；進行一熱氧化法(thermal oxidation)，以在各該比特線表面形成一埋藏漏極氧化層(buried drain oxide layer)，并在該只讀存儲器區(qū)以及該周邊電路區(qū)上分別形成該低起始電壓元件、該高起始電壓元件以及該周邊電路晶體管的門極氧化層；在該基底表面依序形成一多晶硅層以及一第二光阻層，并利用一第二黃光處理，以在該第二光阻層中定義出該存儲器區(qū)中的多條字線與該周邊電路區(qū)中的各該周邊電路晶體管的多個門極的位置；進行一第四蝕刻處理，去除未被該第二光阻層所覆蓋的該多晶硅層，以同時形成該存儲器區(qū)中的各該字線與該周邊電路區(qū)的各該周邊電路晶體管的各該門極，而在該非易失性存儲器區(qū)上形成至少一氮化物只讀存儲器，并在該只讀存儲器區(qū)的該低起始電壓(low Vth)元件區(qū)以及該高起始電壓(high Vth)元件區(qū)分別形成一低起始電壓元件以及一高起始電壓元件；進行一第三離子植入處理，用來調(diào)整該高起始電壓元件的起始電壓；以及去除該第二光阻層。
2.如權利要求1所述的方法，其中該基底是一硅基底。
3.如權利要求1所述的方法，其中該底氧化層是利用一溫度范圍750℃～1000℃的低溫氧化(low temperature oxidation)處理所形成，且該底氧化層的厚度約為50～150埃(angstrom，A)。
4.如權利要求1所述的方法，其中該氮化硅層是利用一低壓氣相沉積(low pressure vapor deposition，LPCVD)處理所形成，用來當作該氮化物只讀存儲器的浮動門極，且該氮化硅層的厚度約為100～300埃(angstrom，A)。
5.如權利要求1所述的方法，其中該上氧化層是利用一濕式氧化處理所形成，且該上氧化層的厚度約為50～200埃(angstrom，A)。
6.如權利要求1所述的方法，另包含有一第四離子植入處理，用來在該周邊電路區(qū)中形成多個摻雜井(well)。
7.如權利要求6所述的方法，其中該第四離子植入處理是進行在該ONO介電層形成之前。
8.如權利要求6所述的方法，其中該第四離子植入處理是進行在該第二離子植入處理之前。
9.如權利要求1所述的方法，另包含有一第一斜角度離子布植處理以及一第二斜角度離子布植處理，以在各該比特線的相對二側(cè)各形成一P型口袋摻雜區(qū)。
10.如權利要求9所述的方法，其中該第一以及該第二斜角度離子布植處理是進行在該第一離子布植處理之前。
11.如權利要求9所述的方法，其中該第一以及該第二斜角度離子布植處理是進行在該第一離子布植處理之后。
12.如權利要求1所述的方法，其中用來調(diào)整該高起始電壓元件的起始電壓的該第三離子植入處理另包含有下列步驟進行一第四黃光處理，以形成一圖案化的一第四光阻層，覆蓋住該只讀存儲器區(qū)內(nèi)的該低起始電壓(low Vt)元件、該非易失性存儲器區(qū)以及該周邊電路區(qū)；植入P型雜質(zhì)于該高起始電壓元件中，以調(diào)整該高起始電壓元件的起始電壓，完成只讀存儲器碼(ROM code)處理；以及去除該第四光阻層。
13.如權利要求1所述的方法，其中該多晶硅層表面另形成有一多晶硅化金屬層(polysilicide)。
14.如權利要求1所述的方法，其中該高起始電壓元件以及該低起始電壓元件是用來分別代表0&1或是1&0，以儲存一特定的資料或數(shù)據(jù)。
15.如權利要求1所述的方法，其中該只讀存儲器區(qū)是一罩幕式只讀存儲器(mask ROM，MROM)區(qū)。
全文摘要
本發(fā)明是提供一種利用氮化物只讀存儲器(NROM)處理以建立只讀存儲器(ROM)與氮化物只讀存儲器的系統(tǒng)整合芯片(SOC)的制作方法。該方式是先在該基底表面形成一ONO介電層，接著利用一黃光與離子布植處理。隨后去除周邊電路區(qū)上的ONO介電層，并調(diào)整周邊電路區(qū)的晶體管的起始電壓(threshold voltage)，然后去除只讀存儲器區(qū)上的ONO介電層，并進行一熱氧化法(thermal oxidation)。之后形成存儲器區(qū)的各字線與周邊電路區(qū)的各周邊電路晶體管的各門極，以在氮化物存儲器區(qū)上形成至少一氮化物只讀存儲器并在只讀存儲器區(qū)同時形成高、低起始電壓元件，最后再利用一只讀存儲器碼植入處理。
文檔編號H01L21/82GK1420541SQ0113031
公開日2003年5月28日 申請日期2001年11月20日 優(yōu)先權日2001年11月20日
發(fā)明者賴二琨, 陳盈佐, 劉建宏, 潘錫樹, 黃守偉 申請人:旺宏電子股份有限公司