專利名稱：半導(dǎo)體存儲器陣列的自對準方法和由此制造的存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種形成分柵(split gate)型浮柵存儲單元的半導(dǎo)體存儲器陣列的自對準方法。本發(fā)明還涉及一種上述類型的浮柵存儲單元的半導(dǎo)體存儲器陣列。
制造半導(dǎo)體浮柵存儲單元陣列所面臨的其中一個問題是各個部件(諸如源極、漏極、控制柵、浮柵)的對準，特別是隨著存儲單元的尺寸的減小，這個問題就更明顯。隨著整體半導(dǎo)體工藝的設(shè)計標準的降低，減小了最小的平板印刷要素(部件)，對精確對準的需求變得更重要了。各部件的對準同樣決定著半導(dǎo)體產(chǎn)品的制造合格率。
自對準(self-alignment)在本領(lǐng)域是公知的。自對準是指如此處理涉及一種或多種材料的一個或多個步驟的動作使各要素在所述步驟中相互間自動對準。相應(yīng)的，本發(fā)明使用自對準技術(shù)來制造浮柵存儲單元型的半導(dǎo)體存儲器陣列。
隨著存儲單元的尺寸的減小，經(jīng)常會出現(xiàn)兩個主要的問題。首先，較小尺寸的存儲單元使得源極線中的電阻增大，較高的電阻抑制了讀出事件(readevent)中需要的單元電流。其次，較小尺寸的存儲單元導(dǎo)致源極和位線結(jié)點之間的較低的擊穿電壓VPT，這樣就限制了程序事件中可獲得的最大浮柵電壓Vfg。浮柵電壓Vfg是通過從源區(qū)經(jīng)耦合氧化物層(位于源極和浮柵之間)的電壓耦合來獲得的。在源極側(cè)的注入機構(gòu)中，較高的Vfg(及由此帶來的較高擊穿電壓VPT)對于足夠的熱載流子注入效率是必需的。
發(fā)明概述本發(fā)明通過提供一種(T形的)源區(qū)來解決上述的問題，其中較寬的導(dǎo)電的上部減小了源極線電阻，而源極線中較窄的下部有利于制作較小尺寸的存儲單元。除了通過底部耦合氧化物的耦合之外，存儲單元的結(jié)構(gòu)還有利于通過浮柵上部的氧化物獲得源極電壓到浮柵的耦合，這樣就增大了源極和浮柵之間的耦合系數(shù)。
本發(fā)明是一種在半導(dǎo)體襯底中形成浮柵存儲單元的半導(dǎo)體存儲器陣列的自對準方法，每個存儲單元具有一個浮柵、第一端子、第二端子和一個控制柵，第一和第二端子之間具有一個溝道區(qū)，該方法包括如下步驟a)在襯底上形成多個有間隔的隔離區(qū)，它們大致相互平行并在第一方向上延伸，在每對鄰近隔離區(qū)之間有一個有源區(qū)，每個有源區(qū)包括在半導(dǎo)體襯底上的第一絕緣材料層和在第一絕緣材料層上的第一導(dǎo)電材料層；b)跨越有源區(qū)和隔離區(qū)形成多個有間隔的第一溝槽，這些溝槽是大致相互平行的并在與第一方向大致垂直的第二方向上延伸，每個第一溝槽具有其中形成內(nèi)縮(indentation)的側(cè)壁；c)用一種導(dǎo)電材料填充每個第一溝槽來形成第一導(dǎo)電材料塞塊，其中，對于在每個有源區(qū)中的每個第一塞塊第一塞塊包括下部，它在第一溝槽側(cè)壁內(nèi)縮的下面形成，鄰近第一導(dǎo)電材料層并與之絕緣，并且第一塞塊包括上部，它在第一溝槽側(cè)壁內(nèi)縮的上面形成，鄰近第一導(dǎo)電材料層并與之絕緣；d)在襯底中形成多個第一端子，其中在每個有源區(qū)中，每個第一端子與第一導(dǎo)電材料塞塊之一鄰近并電連接；以及e)在襯底中形成多個第二端子，其中在每個有源區(qū)中，每個第二端子是與第一端子是間隔開的。
按本發(fā)明的另一方面，一種電可編程和可擦除存儲器件，包括一個第一導(dǎo)電類型的半導(dǎo)體材料的襯底；在襯底中的具有第二導(dǎo)電類型的第一和第二區(qū)，第一和第二區(qū)是間隔開的并且其間有一個溝道區(qū)；設(shè)置在所述襯底上的第一絕緣層；一個導(dǎo)電的浮柵，它設(shè)置在所述第一絕緣層之上，并且在所述溝道區(qū)的一部分上面和第一區(qū)的一部分上面延伸；以及一個導(dǎo)電的源區(qū)，它設(shè)置在襯底中第一區(qū)的上面并與之電連接。源區(qū)具有鄰近浮柵設(shè)置并與之絕緣的下部和在浮柵的上面設(shè)置并與之絕緣的上部。
按本發(fā)明的再一方面，一種電可編程和可擦除存儲器陣列包括一個第一導(dǎo)電類型的半導(dǎo)體材料的襯底；在該襯底上形成的間隔開的隔離區(qū)，這些隔離區(qū)大致相互平行并且在第一方向上延伸，在每對鄰近的隔離區(qū)之間有一個有源區(qū)；并且每個有源區(qū)包括在第一方向上延伸的一列成對的存儲單元。每個存儲單元對包括一個第一區(qū)和一對第二區(qū)，它們在襯底中間隔開并具有第二導(dǎo)電類型，在襯底中在第一區(qū)和第二區(qū)之間形成有溝道區(qū)；第一絕緣層，它設(shè)置在包括溝道區(qū)的所述襯底之上；一對導(dǎo)電的浮柵，每個都設(shè)置在第一絕緣層之上，并且在溝道區(qū)之一的一部分和第一區(qū)的一部分上延伸；以及一個導(dǎo)電的源區(qū)，它設(shè)置在襯底中的第一區(qū)上并與之電連接。源區(qū)有鄰近浮柵對設(shè)置并與之絕緣的下部和在浮柵對的上面設(shè)置并與之絕緣的上部。
通過閱讀說明書、權(quán)利要求書和附圖，本發(fā)明的其它目的和特征將變得清楚。


圖1B是沿著線1-1截取的剖面圖。
圖1C是圖1B的結(jié)構(gòu)的下一工藝步驟的頂視圖，在此步驟中形成隔離區(qū)。
圖1D是沿線1-1截取的圖1C中的結(jié)構(gòu)的剖面圖，它顯示出在該結(jié)構(gòu)中形成的隔離條。
圖1E是沿線1-1截取的圖1C中的結(jié)構(gòu)的剖面圖，它顯示出能夠在半導(dǎo)體襯底中形成的兩種類型的隔離區(qū)LOCOS或淺溝槽。
圖2A-2N是沿圖1C的線2-2截取的剖面圖，它們按順序顯示出在形成分柵型浮柵存儲單元的非易失性存儲器陣列時圖1C中所示結(jié)構(gòu)的后續(xù)工藝步驟。
圖2O是一個頂視圖，它顯示出在形成分柵型浮柵存儲單元的非易失性存儲器陣列時行線和位線與有源區(qū)中的端子之間的互連。
圖3A-3I是沿圖1C的線2-2截取的剖面圖，它們按順序顯示出在形成分柵型浮柵存儲單元的非易失性存儲器陣列時圖1C所示結(jié)構(gòu)的第一變換工藝中的各步驟。
圖4A-4J是沿圖1C的線2-2截取的剖面圖，它們按順序顯示出在形成分柵型浮柵存儲單元的非易失性存儲器陣列時圖1C所示結(jié)構(gòu)的第二變換工藝中的各步驟。
圖5A-SK是沿圖1C的線2-2截取的剖面圖，它們按順序顯示出在形成分柵型浮柵存儲單元的非易失性存儲器陣列時圖1C所示結(jié)構(gòu)的第三變換工藝中的各步驟。
在第一絕緣層12、第一多晶硅層14和氮化硅層18形成后，合適的光致抗蝕劑材料19涂敷到氮化硅層18上面，并且進行一個掩膜步驟來選擇性地從特定區(qū)域(條16)去除光致抗蝕劑材料。如圖1C所示，在光致抗蝕劑材料19被去除的位置，在Y方向或列方向形成的條16中，通過使用標準的蝕刻技術(shù)(即，各向異性蝕刻工藝)，氮化硅18、多晶硅14和下面的絕緣材料12被蝕刻掉。鄰近條16之間的距離W可以與所用工藝的最小平板印刷要素(feature)一樣小。在光致抗蝕劑19未去除的位置，氮化硅18、第一多晶硅區(qū)14和下面的絕緣區(qū)12被保留下來。所獲得的結(jié)構(gòu)顯示在圖1D中。如將要描述的，在形成絕緣區(qū)時有兩種實施方式LOCOS和STI。在STI實施方式中，蝕刻繼續(xù)深入到襯底10，達到了一個預(yù)定的深度。
對該結(jié)構(gòu)進一步進行加工來去除剩余的光致抗蝕劑19。然后，諸如二氧化硅之類的絕緣材料20a或20b形成在區(qū)域或“槽”16中。隨后，氮化物層18被選擇性地去除，從而形成了如圖1E所示的結(jié)構(gòu)。該隔離可通過公知的LOCOS工藝來形成，該工藝(例如，通過氧化所暴露的襯底)導(dǎo)致形成局部區(qū)域氧化物20a，或該隔離可通過淺溝槽工藝(STI)來形成，該工藝導(dǎo)致在區(qū)域20b形成了二氧化硅(例如，通過淀積氧化物層，隨后通過化學(xué)—機械—拋光或CMP蝕刻)。應(yīng)該指出，在LOCOS形成工藝中，在形成局部區(qū)域氧化物時可能需要一個隔離層來保護多晶硅層14的側(cè)壁。
剩余的第一多晶硅層14和下面的第一絕緣材料層12形成了有源區(qū)。由此，這時，襯底10具有有源區(qū)和隔離區(qū)的交替的條，隔離區(qū)是由LOCOS絕緣材料20a或淺溝槽絕緣材料20b形成的。盡管圖1E顯示出一個LOCOS區(qū)20a和一個淺溝槽區(qū)20b的形成工藝，但將只使用LOCOS工藝(20a)或淺溝槽工藝(20b)之一。在該優(yōu)選實施例中，將形成淺溝槽20b。淺溝槽20b是優(yōu)選的，因為它能夠按較小的設(shè)計標準更精確地形成。
圖1E的結(jié)構(gòu)代表了一種自對準結(jié)構(gòu)，它比通過非自對準方法形成的結(jié)構(gòu)更緊湊。形成如圖1E所示結(jié)構(gòu)的公知和常規(guī)的非自對準方法如下所述。隔離區(qū)20首先在襯底10中形成。這可通過以下工藝步驟實現(xiàn)在襯底10上淀積氮化硅層；淀積光致抗蝕劑；使用第一掩膜步驟對氮化硅進行構(gòu)圖來暴露襯底10的選擇部分；以及使用LOCOS工藝或STI工藝來氧化所暴露的襯底10，其中涉及硅溝槽形成和溝槽填充。此后，氮化硅被去除，并且第一二氧化硅層12(用于形成柵氧化層)淀積在襯底10上。第一多晶硅層14淀積到柵氧化層12上。第一多晶硅層14隨后通過使用第二掩膜步驟進行構(gòu)圖，并且選擇的部分被去除。因此，多晶硅14沒有與隔離區(qū)20自對準，并且需要第二掩膜步驟。另外，附加的掩膜步驟要求多晶硅14的尺寸相對于隔離區(qū)20具有對準容差。應(yīng)該指出，非自對準方法不使用氮化物層18。
使用自對準方法或者非自對準方法制成的圖1E中所示的結(jié)構(gòu)，要進行進一步加工，如下所述。參見圖2A，它顯示出在與圖1B和1E正交的方向上所看到的結(jié)構(gòu)，展示出本發(fā)明的工藝的后續(xù)步驟。一個厚絕緣層24，諸如氮化硅(下稱“氮化物”)形成在該結(jié)構(gòu)上，接著形成諸如多晶硅之類的薄保護層26。所獲得的結(jié)構(gòu)顯示在圖2A中。
在多晶硅層26的上面涂敷光致抗蝕劑來進行常規(guī)的光刻法掩膜操作。掩膜步驟用于在X方向或行方向界定多個條(即，掩膜區(qū)域)。鄰近條的距離可根據(jù)要制造的器件的需要來決定。光致抗蝕劑在所界定的掩膜區(qū)域，即，在行方向的條中被去除，其后，在去除的光致抗蝕劑下面的多晶硅層26通過使用常規(guī)的各向異性多晶硅層蝕刻工藝被按條狀蝕刻，從而暴露出下面的氮化物層24的多個部分。隨后進行各向異性氮化物蝕刻工藝，以去除氮化物層24的所暴露部分，從而暴露出多晶硅層14的多個部分。接下來，可進行一個可隨意選擇的多晶硅層蝕刻工藝來去除所暴露的多晶硅層14的頂部，使多晶硅層14相對于剩余的氮化物層24略微凹進，并且形成多晶硅層14的斜坡部分28，在此多晶硅層14與氮化物層24相接。對于每對這種鏡象(mirrror)存儲單元，這些蝕刻工藝導(dǎo)致形成單個的第一溝槽30，該溝槽向下延伸(最好是略微地進入)到多晶硅層14。隨后剩余的光致抗蝕劑被去除，從而得到了圖2B所示的結(jié)構(gòu)。
接著，使用例如熱氧化工藝，一個諸如二氧化硅(下稱“氧化物”)之類的絕緣材料層32形成在該結(jié)構(gòu)上。在溝槽30中，在多晶硅層14上形成的氧化物層32的部分具有因多晶硅層14的斜坡部分28而升高的部分34，使得溝槽30內(nèi)的氧化物層32具有透鏡形狀。所獲得的結(jié)構(gòu)顯示在圖2C中。
隨后，絕緣隔離層40形成在溝槽30內(nèi)(圖2E)。隔離層的形成是本領(lǐng)域公知的，即，在一個結(jié)構(gòu)的輪廓上淀積一種材料，隨后通過一種各向異性蝕刻工藝(例如，RIE)，這種材料就從該結(jié)構(gòu)的水平表面去除了，而這些材料在該結(jié)構(gòu)的垂直取向的表面上仍大部分完整地保留。隔離層40可由任何電介質(zhì)材料形成。在該優(yōu)選實施例中，隔離層40是按下列的方法由氮化物來形成的。優(yōu)選使用常規(guī)的化學(xué)汽相淀積(CVD)工藝，在圖2C的結(jié)構(gòu)的上面形成一個薄的絕緣材料(即，氧化物)層36。隨后，優(yōu)選通過使用常規(guī)的氮化物淀積工藝在該結(jié)構(gòu)上形成一個厚的絕緣材料(即，氮化物)層38，如圖2D所示。隨后，使用氧化物層36作為蝕刻停止層，進行厚氮化物(層)蝕刻工藝。除沿著溝槽30的側(cè)壁的側(cè)壁隔離層40以外，該蝕刻工藝去除了所有的氮化物層38。隨后使用多晶硅層26作為蝕刻停止層(etch stop)，進行各向異性氧化物蝕刻工藝。該氧化物蝕刻去除了氧化物層36和32在氮化物層24上面所暴露的部分。該氧化物蝕刻同樣去除了在溝槽30中隔離層40之間所暴露的氧化物層36和32的部分，從而暴露出溝槽30中央的多晶硅層14的部分。所獲得的結(jié)構(gòu)如圖2E所示。
進行厚氮化物蝕刻工藝，從溝槽30中去除隔離層40。隨后進行多晶硅層蝕刻工藝，來去除多晶硅層26以便暴露氮化物層24，并且去除位于溝槽30底部中央的多晶硅層14的暴露部分以便暴露氧化物層12。如圖2F所示，每個溝槽30都有由多晶硅層14以及氧化物層32和36界定的狹窄的下部42，還有由氧化物層36界定的較寬的上部44。應(yīng)該指出，可在去除多晶硅層14的各部分的多晶硅層蝕刻工藝之后，去除隔離層40。
在該結(jié)構(gòu)的整個表面上進行適當?shù)碾x子注入。在離子具有足以穿透溝槽30中的第一二氧化硅層12的能量的位置，它們就會在襯底10中形成第一區(qū)(端子)50。在所有的其它區(qū)域中，這些離子被現(xiàn)有的結(jié)構(gòu)所吸收，在此它們沒有什么作用。絕緣隔離層46(例如，氧化物)形成在溝槽30下部42的側(cè)壁上。最好是，在氧化物隔離層46形成之前，首先在溝槽30內(nèi)暴露的多晶硅層14的端部形成絕緣側(cè)壁層48(氧化物)(即，通過氧化該結(jié)構(gòu)或通過CVD)。然后，在該結(jié)構(gòu)上形成氧化物(即，CVD工藝)，緊接著進行氧化物各向異性蝕刻，除了在下部溝槽部分42的側(cè)壁上所形成的氧化物隔離層46之外，該蝕刻去除了在這個該結(jié)構(gòu)上所形成的氧化物。這個氧化物形成和蝕刻工藝還增加了在上部溝槽部分44中的氧化物層36的垂直部分的厚度。該各向異性蝕刻還去除了氧化物層36的頂部，使氧化物層32上面的氧化物層36的部分變薄，同時去除了在溝槽30底部的位于隔離層46之間的氧化物層12的部分而暴露出襯底10。所獲得的結(jié)構(gòu)如圖2G所示。
在整個結(jié)構(gòu)的上面形成一個諸如氮化鈦之類的導(dǎo)電層52，它能很好地附著在所暴露的襯底10上，并沿著溝槽30的側(cè)壁和所暴露的襯底10形成。其后，在溝槽30內(nèi)形成導(dǎo)電塞塊(block)54，它是通過在該結(jié)構(gòu)上淀積一種諸如鎢之類的導(dǎo)電材料和隨后進行鎢平面化工藝(優(yōu)選CMP)來形成的，從而由導(dǎo)電塞塊54填充溝槽30。接著進行鎢深蝕刻步驟來去除溝槽30外部的任何鎢，并且最好在氧化物層36頂部之下界定導(dǎo)電塞塊54的頂表面。隨后在導(dǎo)電塞塊54的上面形成一個導(dǎo)電層56(氮化鈦)，最好是通過以下方式形成在該結(jié)構(gòu)的上面淀積氮化鈦，接著通過平面化(CMP)工藝去除除了溝槽30中導(dǎo)電塞塊54上面的導(dǎo)電層56之外的所淀積氮化鈦。然后進行氮化鈦蝕刻，使導(dǎo)電層56凹陷在氧化物層36頂部之下。隨后在該結(jié)構(gòu)上形成一個絕緣材料(氧化物)層58，接著進行平面化(CMP)工藝和氧化物蝕刻工藝來去除除了在導(dǎo)電層56上面的部分之外的所淀積氧化物。所獲得的結(jié)構(gòu)如圖2H所示，其中窄/寬溝槽部分42/44導(dǎo)致形成一個T形的鎢導(dǎo)電塞塊54，它具有較窄的下塞塊部分60和較寬的上塞塊部分62，它們被氮化鈦層52/56所包圍。
按下列方式在成對的存儲單元之間并鄰近第一溝槽30形成第二個溝槽63。如圖2I所示，最好使用各向同性蝕刻工藝去除氮化物層24，來暴露多晶硅層14和氧化物層32的部分。接著進行多晶硅層蝕刻工藝(即，干蝕刻)來去除多晶硅層14所暴露部分并暴露出氧化物層12。隨后通過控制的氧化物蝕刻來去除氧化物層12的所暴露部分，從而暴露出襯底10。隨后在整個結(jié)構(gòu)的上面形成一個絕緣層64，最好是氧化物，得到如圖2J所示的結(jié)構(gòu)。氧化物層32的升高部分34導(dǎo)致形成向上延伸的多晶硅層14的陡沿66，在此，多晶硅層14與氧化物層64相接。
按下列方式在第二溝槽63中形成控制柵多晶硅塞塊。在該結(jié)構(gòu)上淀積一個厚的多晶硅層，接著進行各向異性多晶硅蝕刻工藝，該工藝去除除了靠著氧化物層64的垂直取向部分形成的多晶硅隔離層(塞塊)68之外的所有淀積的多晶硅。多晶硅塞塊68具有與多晶硅層14緊貼著的下部70和在多晶硅層14的一部分(包括陡沿66)上延伸的上部72。多晶硅塞塊68通過氧化物層64和32與多晶硅層14絕緣。所獲得的結(jié)構(gòu)顯示在圖2K中。
隨后鄰近多晶硅塞塊68形成絕緣隔離層74，并且絕緣隔離層74由一個或多個材料層構(gòu)成。在本優(yōu)選實施例中，絕緣隔離層74由兩個材料層構(gòu)成，它是通過首先淀積一個氧化物薄層76和隨后在該結(jié)構(gòu)上淀積氮化物而構(gòu)成的。進行各向異性氮化物蝕刻，來去除所淀積的氮化物，而剩下氮化物隔離層78。隨后使用離子注入(例如，N+)，以與形成第一區(qū)50相同的方式在襯底中形成第二區(qū)(端子)80。接著進行控制的氧化物蝕刻，去除氧化物層76的所暴露部分以及氧化物層64的所暴露部分，從而暴露出襯底10和第二區(qū)80。所獲得的結(jié)構(gòu)如圖2L所示。
通過在該結(jié)構(gòu)上淀積諸如鎢、鈷、鈦、鉑、或鉬之類的金屬，在襯底10的頂部鄰近側(cè)壁隔離層74形成一個金屬化硅(硅化物)層82，并且在多晶硅塞塊68上一起形成一個金屬化硅層84。該結(jié)構(gòu)隨后進行退火，以允許熱金屬流進和滲進襯底的暴露的頂部，從而形成硅化物82，并且流進和滲進多晶硅塞塊68的暴露的頂部，從而形成金屬化硅84。通過金屬蝕刻工藝去除淀積在剩余結(jié)構(gòu)上的金屬。在襯底10上的金屬化硅區(qū)域82可被稱作自對準硅化物(即，salicide)，因為它是通過隔離層78而相對于第二區(qū)80自對準。所獲得的結(jié)構(gòu)如圖2M所示。
使用諸如BPSG86之類的鈍化(層)來覆蓋整個結(jié)構(gòu)。進行一個掩膜步驟來在硅化物區(qū)域82上界定蝕刻區(qū)域。在掩膜的區(qū)域中選擇性地蝕刻BPSG86來形成接觸孔，理想方式是，這些孔位于在鄰近成對存儲單元之間形成的硅化物區(qū)域82的中心并且向下延伸到其中。隨后通過金屬淀積和平面化深蝕刻，這些接觸孔由導(dǎo)體金屬填充，從而形成接觸導(dǎo)體88。硅化物層82有利于導(dǎo)體88和第二區(qū)80之間的導(dǎo)電。通過在BPSG86上形成金屬掩膜添加位線90，用以將該列存儲單元中的所有導(dǎo)體88連接在一起。最終的存儲單元結(jié)構(gòu)顯示在圖2N中。
如圖2N所示，第一和第二區(qū)50/80形成每個單元的源極和漏極(本領(lǐng)域的普通技術(shù)人員知道源極和漏極在工作過程中可以轉(zhuǎn)換)。每個單元的溝道區(qū)92是襯底的位于源極和漏極50/80之間的部分。多晶硅塞塊68構(gòu)成了控制柵，而多晶硅層14構(gòu)成了浮柵。氧化物層32、36、46和48一起形成了一個絕緣層，該層緊貼在浮柵14之上，使之與源極96隔離。氧化物層36和64一起形成了一個絕緣層，它將控制柵68和源極線96隔離。控制柵68的一側(cè)與第二區(qū)80的邊緣對準，并位于溝道區(qū)92的一部分上?？刂茤?8具有鄰近浮柵14(通過氧化物層64來絕緣)的下部70，還具有向上突起的部分72，向上突起的部分72在鄰近多晶硅層14(通過氧化物層64來絕緣)的一部分上面延伸。一個凹口94由突起部分72形成，在此，浮柵14的陡沿66延伸進入凹口94。每個浮柵14位于溝道區(qū)92的一部分上，并且在一端被控制柵68部分地重疊，而其另一端部分地覆蓋第一區(qū)50。導(dǎo)電塞塊54和導(dǎo)電層52/56一起形成了源極線96，它延伸跨越多列存儲單元。源極線96的上部62在浮柵14的上面延伸并與之絕緣，而源極線96的下部60鄰近浮柵14并與之絕緣。如圖2N所示，本發(fā)明的工藝形成了互相鏡象的存儲單元對。這些鏡象存儲單元對通過氧化物層76、氮化物隔離層78和BPSG86與其它的單元對絕緣。
參見圖2O，該圖是所獲得結(jié)構(gòu)的頂視平面圖，并且顯示出位線90與第二區(qū)80、在X方向或行方向延伸的控制線68以及連接到襯底10中的第一區(qū)50的源極線96的互連。盡管源極線96(本領(lǐng)域普通技術(shù)人員應(yīng)理解，“源”與“漏”這兩個詞是可互換的)在整個行方向上與襯底10接觸，即，與有源區(qū)以及隔離區(qū)接觸，但是源極線96只電連接到襯底10中的第一區(qū)50。此外，與“源”極線96連接的每個第一區(qū)50是在兩個鄰近的存儲單元之間共用的。類似的，與位線90連接的每個第二區(qū)80是在不同的鏡象存儲單元組的鄰近存儲單元之間共用的。
結(jié)果形成多個分柵型的非易失性存儲單元，這些存儲單元具有一個浮柵14；一個控制柵68，它緊鄰浮柵14但與其隔離并且沿著行方向的長度而延伸，連接到相同行中的其它存儲單元的控制柵；一個源極線96，它也沿著行方向延伸，連接相同行方向上的存儲單元的成對的第一區(qū)50；以及一個位線90，它沿著列或Y方向延伸，并連接相同列方向上的存儲單元的成對的第二區(qū)80?？刂茤?、浮柵、源極線和位線的形成都是自對準的。該非易失性存儲單元是分柵型的，具有用于控制柵極隧道效應(yīng)(gate tunneling)的浮柵，所有這些內(nèi)容都如美國專利第5572054號所描述的，對于這種非易失性存儲單元和由此形成的陣列的工作原理，在此將該專利公開的內(nèi)容引作參考。
本發(fā)明呈現(xiàn)出由于T形導(dǎo)電塞塊54的較寬的上部62而減小的源極線電阻，同時因為T形導(dǎo)電塞塊54的較窄的下部60(即，位于形成T形源極線的上部和下部62/60之間的第一溝槽30的側(cè)壁的內(nèi)縮)，還提供了小尺寸的存儲單元。上部62還在浮柵14上面延伸并與之絕緣，這允許來自于源極線96的源極電壓通過氧化物層32/36耦合到浮柵14(它是除了通過氧化物層46/48經(jīng)由下部60的耦合以及通過氧化物層12經(jīng)由第一區(qū)50的耦合之外的耦合)。因此，源極和浮柵之間的耦合系數(shù)就增大了。第一變換實施例圖3A-3I顯示出形成存儲單元陣列的第一種變換工藝，它與圖2N所示的工藝相似，但具有一種多晶硅源極線。該第一變換工藝從圖2G所示的相同結(jié)構(gòu)開始，但隨后按如下方式繼續(xù)進行。
在溝槽30內(nèi)形成導(dǎo)電塞塊98，并且最好通過以下方式形成在該結(jié)構(gòu)上淀積諸如多晶硅之類的導(dǎo)電材料，隨后進行多晶硅平面化工藝(優(yōu)選CMP)來去除在溝槽30上方的多晶硅。接著，進行多晶硅深蝕刻步驟，去溝槽30外部的任何多晶硅，并且使導(dǎo)電塞塊98的頂表面凹陷到氧化物層36的頂表面之下。該多晶硅塞塊98可進行現(xiàn)場(in-Situ)摻雜或使用注入方法摻雜。隨后在多晶硅塞塊98上形成一個絕緣材料(氧化物)層58，例如通過熱氧化，或通過氧化物淀積并隨后通過CMP平面化工藝和氧化物蝕刻工藝使氧化物層58凹陷到氧化物層36的頂表面之下。所獲得的結(jié)構(gòu)如圖3A所示，其中窄/寬溝槽部分42/44導(dǎo)致形成大致T形的導(dǎo)電的多晶硅塞塊98，它具有窄的下塞塊部分60和寬的上塞塊部分62。
按下列方式在成對的存儲單元之間并鄰近第一溝槽30形成第二溝槽63。如圖3B所示，最好使用各向同性蝕刻工藝，去除氮化物層24，以便暴露多晶硅層14和氧化物層32的部分。隨后進行多晶硅蝕刻工藝(即，干蝕刻)，去除多晶硅層14所暴露的部分，并且暴露氧化物層12的部分。隨后通過控制的氧化物蝕刻，去除氧化物層12所暴露的部分，從而暴露出襯底10。接著在整個結(jié)構(gòu)上形成一個絕緣層64，絕緣層64最好是氧化物，從而獲得了圖3C所示的結(jié)構(gòu)。氧化物層32的升高部分34導(dǎo)致形成多晶硅層14的向上延伸的陡沿66，在此多晶硅層14與氧化物層64相接。
在第二溝槽63中以下列方式形成控制柵多晶硅塞塊。在該結(jié)構(gòu)上淀積一個厚的多晶硅層，隨后通過各向異性多晶硅蝕刻工藝，去除除了靠著氧化物層64的垂直取向部分形成的多晶硅隔離層(塞塊)68以外的所有已淀積的多晶硅。多晶硅塞塊68有緊靠多晶硅層14的下部70和在包括陡沿66的多晶硅層14的一部分上延伸的上部72。多晶硅塞塊68通過氧化物層64和32與多晶硅層14絕緣。所獲得的結(jié)構(gòu)如圖3D所示。
進行氧化物蝕刻，去除氧化物層64所暴露的部分和下面的氧化物層58，以暴露多晶硅塞塊98和襯底10。最好使用具有終點檢測的干蝕刻工藝，該工藝還去除了氧化物層36的上部，使得它與多晶硅塞塊98的頂表面大致齊平。隨后進行氧化物淀積工藝，在該結(jié)構(gòu)上形成一個氧化物層100，并且取代襯底10上的氧化物層64。所獲得的結(jié)構(gòu)如圖3E所示。
隨后鄰近多晶硅塞塊68形成絕緣隔離層74，絕緣隔離層74由一個或多個材料層構(gòu)成。在本優(yōu)選實施例中，絕緣隔離層74是復(fù)合隔離層，它包括氧化物層100的下部和氮化物隔離層78，該隔離層78是通過以下方式形成的在該結(jié)構(gòu)上淀積氮化物，隨后進行各向異性氮化物蝕刻來去除所淀積的氮化物(使用氧化物層100作為蝕刻停止層)，從而留下在氧化物層64上面并鄰近多晶硅隔離層68的氮化物隔離層78。在導(dǎo)電塞塊98的端部上還形成了氮化物隔離層101，如圖3F所示。
隨后按照與形成第一區(qū)50相同的方法，使用離子注入(例如，N+)在襯底中形成第二區(qū)(端子)80。接著進行控制的氧化物蝕刻，去除氧化物層100所暴露的部分，以便暴露多晶硅塞塊98，并且去除氧化物層64所暴露的部分，以便暴露襯底10。所獲得的結(jié)構(gòu)如圖3G所示。
通過在該結(jié)構(gòu)上淀積諸如鎢、鈷、鈦、鎳、鉑或鉬之類的金屬，在襯底10的頂部鄰近側(cè)壁隔離層74形成一個金屬化硅(硅化物)層82，同時在多晶硅塞塊68和多晶硅塞塊98的上面形成一個金屬化硅層84。該結(jié)構(gòu)隨后進行退火，從而允許熱金屬流進和滲進襯底所暴露的頂部來形成硅化物82，并且流進和滲進多晶硅塞塊68和98所暴露的頂部來形成金屬化硅84。通過金屬蝕刻工藝去除淀積在剩余結(jié)構(gòu)上的金屬。在襯底10上的金屬化硅區(qū)域82可被稱作自對準硅化物(即，salicide)，因為它是通過隔離層78而相對于第二區(qū)80自對準的。所獲得的結(jié)構(gòu)如圖3H所示。
使用諸如BPSG86之類的鈍化(層)來覆蓋整個結(jié)構(gòu)。進行一個掩膜步驟，在硅化物區(qū)域82上界定蝕刻區(qū)域。在掩膜的區(qū)域中選擇性地蝕刻BPSG86來形成接觸孔，理想方式是，這些孔在鄰近的成對的存儲單元組之間形成的硅化物區(qū)域82上居中并向下延伸到其中。隨后用一種導(dǎo)體金屬填充這些接觸孔，即，通過金屬淀積和平面化深蝕刻來形成接觸導(dǎo)體88。硅化物層82有利于導(dǎo)體88和第二區(qū)80之間的導(dǎo)電。通過在BPSG86上形成金屬掩膜添加一個位線90，以將存儲單元列中的所有導(dǎo)體88連接在一起。最終的存儲單元結(jié)構(gòu)顯示在圖3I中。
由于T形多晶硅塞塊98的較寬的上部62和在其上形成的高導(dǎo)電性金屬化硅層84，第一變換實施例顯示出減小的源極線電阻，同時因為T形導(dǎo)電塞塊98的較窄的下部60，還提供了小尺寸的存儲單元。上部62還在浮柵14上面延伸，這允許源極電壓通過氧化物層32/36從多晶硅塞塊98耦合到浮柵14(這是除了通過下部60經(jīng)由氧化物層46/48的耦合和通過第一區(qū)50經(jīng)由氧化物層12的耦合之外的又一耦合)。因此，源極和浮柵之間的耦合系數(shù)就增大了。第二變換實施例圖4A-4I顯示出形成存儲單元陣列的第二變換工藝，該存儲單元陣列與圖2N所示的相似，但使用了一種自對準接觸方案(selfaligned contact scheme)。該第二變換工藝從圖2J所示的相同結(jié)構(gòu)開始，但隨后按如下方式繼續(xù)。
如圖4A所示，在該結(jié)構(gòu)的上面淀積一個厚的諸如多晶硅之類的導(dǎo)電材料層102。隨后在該結(jié)構(gòu)上淀積一個氮化物層104，接著進行氮化物平面化工藝(例如，CMP)。接著進行氮化物深蝕刻步驟，去除氮化物層104在多晶硅層102的升高部分之上的部分，同時保留氮化物層104在多晶硅層102平坦側(cè)部之上的部分。隨后繼續(xù)一個氧化步驟，它使多晶硅層102所暴露的中央部分氧化，從而在其上形成一個氧化物層106。所獲得的結(jié)構(gòu)如圖4B所示。
通過氮化物蝕刻工藝去除氮化物層104，隨后通過各向異性多晶硅蝕刻步驟去除多晶硅層102的未直接處在氧化物層106下面的那些部分，如圖4C所示。
隨后進行氧化物淀積步驟，在該結(jié)構(gòu)上施加一個厚的氧化物層。接著是諸如CMP之類的平面化氧化物蝕刻工藝，以使用多晶硅層102作為蝕刻停止層來使該結(jié)構(gòu)平面化。隨后進行氧化物深蝕刻步驟，在多晶硅層102的兩側(cè)留下氧化物塞塊108。氧化物層106也通過氧化物平面化和深蝕刻步驟去除，從而獲得了圖4D所示的結(jié)構(gòu)。隨后使用氧化物塞塊108作為蝕刻停止層，進行諸如CMP之類的平面化多晶硅蝕刻，如圖4E所示。接著是諸如RIE之類的多晶硅深蝕刻工藝，以去除多晶硅層102的頂部，只留下鄰近氧化物塞塊108的多晶硅塞塊103，并暴露出氧化物層64。多晶硅塞塊103具有下部70，它緊靠多晶硅層14設(shè)置；和上部72，它在包括陡沿66的多晶硅層14的一部分之上延伸。多晶硅塞塊103通過氧化物層64和32與多晶硅層14絕緣。氧化物塞塊108和氧化物層36被留下來并在多晶硅塞塊103的頂表面上方足夠高的位置延伸，如圖4F所示。
可任選進行一個注入步驟對所暴露的多晶硅塞塊103摻雜。隨后進行金屬淀積步驟，以在該結(jié)構(gòu)上淀積諸如鎢、鈷、鈦、鎳、鉑或鉬之類的金屬。該結(jié)構(gòu)隨后被退火，從而允許熱金屬流入和滲入多晶硅塞塊103所暴露的頂部，以在其上形成導(dǎo)電的金屬化硅層84。通過金屬蝕刻工藝去除淀積在剩余結(jié)構(gòu)上的金屬。金屬化硅層84可被稱作自對準的，因為它是通過氧化物層64和氧化物塞塊108而相對于多晶硅塞塊103自對準的。在多晶硅塞塊103上和氧化物塞塊108之間以下列方式形成一個保護性氮化物層110。氮化物淀積到該結(jié)構(gòu)上，接著用氧化物塞塊108作為蝕刻停止層，進行諸如CMP之類的平面化氮化物蝕刻，以使氮化物層110與氧化物塞塊108齊平。氮化物層110通過氧化物塞塊108而相對于多晶硅塞塊103自對準。所獲得的結(jié)構(gòu)如圖4G所示。
隨后，進行氧化物蝕刻，去除氧化物塞塊108和氧化物層64的暴露部分，如圖4H所示。接著鄰近多晶硅塞塊103和氮化物層110形成絕緣隔離層74，絕緣隔離層74由一個或多個材料層構(gòu)成。在該優(yōu)選實施例中，絕緣隔離層74是通過首先淀積一個薄的氧化物層76和隨后在該結(jié)構(gòu)上淀積氮化物而由兩個材料層構(gòu)成的。進行各向異性氮化物蝕刻，去除淀積的氮化物，留下氮化物隔離層78。隨后按與形成第一區(qū)50相同的方式，使用離子注入(例如，N+)，在襯底中形成第二區(qū)(端子)80。接著進行氧化物蝕刻，去除氧化物層76所暴露的部分。通過在該結(jié)構(gòu)上淀積諸如鎢、鈷、鈦、鎳、鉑或鉬之類的金屬，在襯底10的頂部鄰近側(cè)壁隔離層74形成一個金屬化硅(硅化物)層82。該結(jié)構(gòu)隨后進行退火，從而允許熱金屬流進和滲進襯底10所暴露的頂部來形成硅化物區(qū)域82。通過金屬蝕刻工藝，去除淀積在剩余結(jié)構(gòu)上的金屬。在襯底10上的金屬化硅區(qū)域82可被稱作自對準硅化物(即，salicide)，因為它是通過隔離層78而相對于第二區(qū)80自對準的。所獲得的結(jié)構(gòu)如圖4I所示。
使用諸如BPSG 86之類的鈍化(層)來覆蓋整個結(jié)構(gòu)。進行一個掩膜步驟在硅化物區(qū)域82上界定蝕刻區(qū)域。在掩膜的區(qū)域中選擇性地蝕刻BPSG86來形成接觸孔，理想方式是，這些孔在鄰近成對存儲單元組之間形成的硅化物區(qū)域82上居中設(shè)置并且比硅化物區(qū)域82寬。氮化物層110用來保護多晶硅塞塊103和金屬化硅84不受該蝕刻工藝的蝕刻。這些接觸孔隨后通過金屬淀積和平面化深蝕刻而由一種導(dǎo)體金屬填充，由此，位于鄰近成對存儲單元組的氮化物隔離層78之間的整個區(qū)域由淀積的金屬填充，從而形成接觸導(dǎo)體88，接觸導(dǎo)體88通過氮化物隔離層78而相對于硅化物區(qū)域82自對準(即，自對準接觸方案，或SAC)。該硅化物層82有利于導(dǎo)體88和第二區(qū)80之間的導(dǎo)電。通過在BPSG86上形成金屬掩膜添加一個位線90，以將存儲單元列中的所有導(dǎo)體88連接在一起。最終的存儲單元結(jié)構(gòu)顯示在圖4J中。
該自對準接觸方案(SAC)去除了對鄰近成對存儲單元組之間最小空間要求的一個重要制約。特別是，雖然圖4J顯示出接觸區(qū)域(并且由此導(dǎo)體88)優(yōu)選居中設(shè)置在自對準硅化物區(qū)域82上，但實際上，要想相對于自對準硅化物區(qū)域82不產(chǎn)生不希望的水平移動而形成接觸孔是相當困難的。如果用非自對準接觸方案，其中在BPSG形成之前在該結(jié)構(gòu)上沒有保護性氮化物層，那么如果接觸88在金屬化硅84和多晶硅塞塊103上面移動并形成的話，就可能產(chǎn)生電短路。為了防止非自對準接觸方案中的電短路，接觸孔就必須遠離氮化物隔離層78形成，這樣，即使在接觸區(qū)域中發(fā)生了可能的最大移動，它們也將不會延伸到氮化物隔離層78或超過它。為了在鄰近成對鏡象單元組之間提供足夠的容差距離，這當然會對隔離層78之間的最小距離帶來制約。
本發(fā)明的SAC方法通過在BPSG下面使用保護性材料層(氮化物層110)消除了這種制約。使用這種保護層，接觸孔以足夠大的寬度形成在BPSG中，從而保證即使在形成過程中接觸孔有一個很大的水平移動，接觸孔與自對準硅化物區(qū)域82也會重疊。氮化物層110允許接觸88的部分形成在多晶硅塞塊103或金屬化硅層84的上面，其間不會產(chǎn)生任何短路。寬的接觸孔保證了接觸88完全填充隔離層78之間的非常狹窄的空間，并與自對準硅化物區(qū)域82良好電連接。由此，隔離層78之間的接觸區(qū)域的寬度可最小化，同時通過填充隔離層78之間的空間防止了有缺陷的連接，從而允許減小整個單元的尺寸。
該第二變換實施例的另一個優(yōu)點是，控制柵103是大致矩形的，并在浮柵14的上面有一個突起部分72和一個平的相對表面，平的相對表面有利于形成隔離層74，這又有利于自對準硅化物區(qū)域82的自對準形成和自對準導(dǎo)體88的形成。
第三變換實施例圖5A-5K顯示出形成存儲單元陣列的第三變換工藝，該存儲單元陣列與圖3I中所示的存儲單元陣列相似，但使用了自對準接觸方案。該第三變換工藝從圖3C所示的相同結(jié)構(gòu)開始，但隨后按如下方式繼續(xù)。
如圖5A所示，在該結(jié)構(gòu)的上面淀積一個諸如多晶硅之類的厚的導(dǎo)電材料層102。隨后在該結(jié)構(gòu)上淀積一個氮化物層104，接著進行氮化物平面化工藝(例如，CMP)。接著進行氮化物深蝕刻步驟，去除氮化物層104在多晶硅層102的升高部分之上的部分，同時保留氮化物層104在多晶硅層102平面部分之上的部分。隨后是一個氧化步驟，它使多晶硅層102所暴露的中央部分氧化，以在其上形成氧化物層106。所獲得的結(jié)構(gòu)如圖5B所示。
通過氮化物蝕刻工藝去除氮化物層104，隨后進行各向異性多晶硅蝕刻步驟，去除多晶硅層102的沒有直接在氧化物層106下面的那些部分，如圖5C所示。
隨后進行一個氧化物淀積步驟，在該結(jié)構(gòu)上施加一個厚的氧化物層108。接著使用多晶硅層102作為蝕刻停止層進行諸如CMP之類的平面化氧化物蝕刻，以使該結(jié)構(gòu)平面化。隨后進行氧化物深蝕刻步驟，留下多晶硅層102兩側(cè)的氧化物塞塊108。氧化物層106同樣通過氧化物平面化和深蝕刻步驟被去除。隨后進行氮化物淀積步驟，在該結(jié)構(gòu)上施加一個氮化物層。隨后使用多晶硅層102作為蝕刻停止層，進行諸如CMP之類的平面化氮化物蝕刻，以使該結(jié)構(gòu)平面化。接著進行氮化物深蝕刻步驟，留下氧化物塞塊108之上的氮化物層109。所獲得的結(jié)構(gòu)如圖5D所示。
隨后使用氮化物層109作為蝕刻停止層，進行諸如CMP之類的平面化多晶硅蝕刻，如圖5E所示。接著是諸如RIE之類的多晶硅深蝕刻工藝，去除多晶硅層102的頂部，只留下鄰近氧化物塞塊108的多晶硅塞塊103，并暴露出氧化物層64。多晶硅塞塊103具有下部70，它緊靠多晶硅層14設(shè)置；和上部72，它在包括陡沿66的多晶硅層14的一部分上延伸。多晶硅塞塊103通過氧化物層64和32與多晶硅層14絕緣。氧化物塞塊108和氧化物層36被留下來并在多晶硅塞塊103的頂表面之上足夠高的位置延伸，如圖5F所示。
進行控制的氧化物蝕刻，去除氧化物層64所暴露的水平部分以及下面的氧化物層58，以便暴露出多晶硅塞塊98。最好使用具有終點檢測的干蝕刻工藝，這也可去除氧化物層36的上部，如圖5G所示。
可任選執(zhí)行一個注入步驟來摻雜所暴露的多晶硅塞塊103。隨后進行金屬淀積步驟，以在該結(jié)構(gòu)上淀積諸如鎢、鈷、鈦、鎳、鉑或鉬之類的金屬。該結(jié)構(gòu)隨后被退火，從而允許熱金屬流入和滲入多晶硅塞塊103和98所暴露的頂部，以在其上形成金屬化硅導(dǎo)電層84。通過金屬蝕刻工藝去除淀積在剩余結(jié)構(gòu)上的金屬。金屬化硅層84可被稱作是自對準的，因為它是通過氧化物層64和氧化物塞塊108而相對于多晶硅塞塊103自對準的。按下列方式在多晶硅塞塊103上和氧化物塞塊108之間形成一個保護性氮化物層110。氮化物淀積到該結(jié)構(gòu)上，接著用氧化物塞塊108作為蝕刻停止層，進行諸如CMP之類的平面化氮化物蝕刻，使氮化物層110與氧化物塞塊108齊平。氮化物層109同樣被該工藝去除。氮化物層110通過氧化物塞塊108而相對于多晶硅塞塊103自對準。所獲得的結(jié)構(gòu)如圖5H所示。
隨后進行氧化物蝕刻，去除氧化物塞塊108和氧化物層64的暴露部分，如圖5I所示。接著鄰近多晶硅塞塊103和氮化物層110形成絕緣隔離層74，絕緣隔離層74由一個或多個材料層構(gòu)成。在該優(yōu)選實施例中，通過首先淀積一個薄的氧化物層76和隨后在該結(jié)構(gòu)上淀積氮化物，絕緣隔離層74由兩個材料層構(gòu)成。使用氧化物層76作為蝕刻停止層，進行各向異性氮化物蝕刻，去除除了氮化物隔離層78之外的所淀積的氮化物。隨后按與形成第一區(qū)50相同的方式，使用離子注入(例如，N+)在襯底中形成第二區(qū)(端子)80。接著進行氧化物蝕刻，去除氧化物層76所暴露的部分。通過在該結(jié)構(gòu)上淀積諸如鎢、鈷、鈦、鎳、鉑或鉬之類的金屬，在襯底10的頂部鄰近側(cè)壁隔離層74形成一個金屬化硅(硅化物)層82。該結(jié)構(gòu)隨后進行退火，從而允許熱金屬流進和滲進襯底10所暴露的頂部以形成硅化物區(qū)域82。通過金屬蝕刻工藝去除淀積在剩余結(jié)構(gòu)上的剩余金屬。在襯底10上的金屬化硅區(qū)域82可被稱作自對準硅化物(即，salicide)，因為它是通過隔離層78而相對于第二區(qū)80自對準的。所獲得的結(jié)構(gòu)如圖5J所示。
使用諸如BPSG86之類的鈍化(層)覆蓋整個結(jié)構(gòu)。進行一個掩膜步驟來在自對準硅化物區(qū)域82上界定蝕刻區(qū)域。在掩膜的區(qū)域中選擇性地蝕刻BPSG86來形成接觸孔，理想方式是，這些孔在鄰近成對存儲單元組之間形成的自對準硅化物區(qū)域82上居中設(shè)置并且比自對準硅化物區(qū)域82寬。氮化物層110用來保護多晶硅塞塊103和金屬化硅層84不受該蝕刻工藝蝕刻。這些接觸孔隨后通過金屬淀積和平面化深蝕刻而由導(dǎo)體金屬填充，由此，鄰近成對存儲單元組的氮化物隔離層78之間的整個區(qū)域由淀積的金屬填充，從而形成接觸導(dǎo)體88，接觸導(dǎo)體88是通過氮化物隔離層78而相對于自對準硅化物區(qū)域82自對準的(即，自對準接觸方案，或SAC)。該自對準硅化物層82有利于導(dǎo)體88和第二區(qū)80之間的導(dǎo)電。通過在BPSG 86上形成金屬掩膜添加一個位線90，用以將存儲單元列中的所有導(dǎo)體88連接在一起。最終的存儲單元結(jié)構(gòu)顯示在圖5K中。
第三變換實施例的優(yōu)點是結(jié)合了第一變換實施例的優(yōu)點與SAC的優(yōu)點。
應(yīng)該理解，本發(fā)明并不局限于上面描述和圖示的實施例，而是包括落入所附權(quán)利要求范圍內(nèi)的所有變化方式。例如，盡管上述方法描述了使用合適摻雜的多晶硅作為形成存儲單元的導(dǎo)電材料，但對于本領(lǐng)域的普通技術(shù)人員來說應(yīng)該清楚任何合適的導(dǎo)電材料都可以采用。此外，可采用任何合適的絕緣體來替代二氧化硅或氮化硅。另外，可采用任何與二氧化硅(或任何絕緣體)和多晶硅(或任何導(dǎo)體)蝕刻特性不同的合適材料來代替氮化硅。此外，正如從權(quán)利要求書中可清楚地理解的，并不是所有的方法步驟都必須嚴格地按照所描述的或權(quán)利要求所限定的順序來執(zhí)行，而是可按照允許正確形成本發(fā)明存儲單元的任何順序來執(zhí)行。最后，第一溝槽的上部和下部不必是對稱的，第一溝槽只需在其側(cè)壁內(nèi)縮以便使在其中形成的源極線具有鄰近浮柵的第一部分和在浮柵上面的第二部分。
權(quán)利要求
1.一種自對準方法，用于在一個半導(dǎo)體襯底中形成浮柵存儲單元的半導(dǎo)體存儲器陣列，每個存儲單元具有一個浮柵、第一端子、第二端子和一個控制柵，第一和第二端子之間具有一個溝道區(qū)，該方法包括如下步驟a)在襯底上形成多個有間隔的隔離區(qū)，它們大致相互平行并在第一方向上延伸，在每對鄰近隔離區(qū)之間有一個有源區(qū)，每個有源區(qū)包括在半導(dǎo)體襯底上的第一絕緣材料層和在第一絕緣材料層上的第一導(dǎo)電材料層；b)跨越有源區(qū)和隔離區(qū)形成多個有間隔的第一溝槽，這些溝槽是大致相互平行的并在與第一方向大致垂直的第二方向上延伸，每個第一溝槽具有在其中形成內(nèi)縮的側(cè)壁；c)用一種導(dǎo)電材料填充每個第一溝槽來形成第一導(dǎo)電材料塞塊，其中，對于在每個有源區(qū)中的每個第一塞塊第一塞塊包括下部，它在第一溝槽側(cè)壁內(nèi)縮的下面形成，鄰近第一導(dǎo)電材料層并與之絕緣，并且第一塞塊包括上部，它在第一溝槽側(cè)壁內(nèi)縮的上面形成，鄰近第一導(dǎo)電材料層并與之絕緣；d)在襯底中形成多個第一端子，其中在每個有源區(qū)中，每個第一端子與第一導(dǎo)電材料塞塊之一鄰近并電連接；以及e)在襯底中形成多個第二端子，其中在每個有源區(qū)中，每個第二端子是與第一端子是間隔開的。
2.根據(jù)權(quán)利要求1的方法，其中第一導(dǎo)電材料塞塊大致是T形的。
3.根據(jù)權(quán)利要求1的方法，還包括以下步驟在每個第一導(dǎo)電材料塞塊上形成一個金屬化硅層。
4.根據(jù)權(quán)利要求1的方法，還包括以下步驟在形成第一導(dǎo)電材料塞塊之前，在第一溝槽中形成第二導(dǎo)電材料層。
5.根據(jù)權(quán)利要求1的方法，還包括以下步驟沿著每個第一溝槽的側(cè)壁形成第二絕緣材料層，其中每個第一塞塊的下部和上部通過第二絕緣材料層與第一導(dǎo)電材料層絕緣。
6.根據(jù)權(quán)利要求1的方法，還包括以下步驟形成多個間隔開的第二溝槽，它們相互之間以及與第一溝槽是大致平行的；在第二溝槽中形成第二導(dǎo)電材料塞塊，其中，對于每個第二導(dǎo)電材料塞塊第二塞塊包括下部，它與第一導(dǎo)電材料層鄰近并與之絕緣，并且第二塞塊包括上部，它位于第一導(dǎo)電材料層之上并與之絕緣。
7.根據(jù)權(quán)利要求6的方法，還包括以下步驟在每個第二導(dǎo)電材料塞塊上形成一個金屬化硅層。
8.根據(jù)權(quán)利要求1的方法，其中第一溝槽的形成包括以下步驟在第一導(dǎo)電材料層上面形成至少一個第一材料層；選擇性地蝕刻所述至少一個第一材料層來形成第一溝槽的頂部；沿著第一溝槽的底表面形成至少一個第二材料層；在每個第一溝槽的側(cè)壁形成側(cè)壁隔離層；在每個第一溝槽中的側(cè)壁隔離層之間蝕刻所述至少一個第二材料層，以暴露第一導(dǎo)電材料層的部分；以及蝕刻第一導(dǎo)電材料層所暴露的部分來形成第一溝槽的底部；其中，側(cè)壁內(nèi)縮是在第一溝槽的頂部和底部之間形成的。
9.根據(jù)權(quán)利要求6的方法，還包括以下步驟沿著每個第二導(dǎo)電材料塞塊的側(cè)壁來形成絕緣材料的側(cè)壁隔離層；和在每個第二端子上形成一個金屬化硅層，其中，每個金屬化硅層相對于側(cè)壁隔離層之一是自對準的。
10.根據(jù)權(quán)利要求9的方法，還包括以下步驟在每個金屬化硅層的上面并靠著自對準的側(cè)壁隔離層來形成一個導(dǎo)電材料層。
11.根據(jù)權(quán)利要求9的方法，其中，每個側(cè)壁隔離層的形成包括在側(cè)壁隔離層和第二導(dǎo)電材料塞塊的側(cè)壁之間形成一個絕緣材料層。
12.根據(jù)權(quán)利要求6的方法，還包括以下步驟在第二溝槽中并鄰近第二導(dǎo)電材料塞塊形成第三材料塞塊；在每個第二導(dǎo)電材料塞塊上形成一個金屬化硅層，其中，對于每個第二溝槽，第三材料塞塊之一的側(cè)壁使金屬化硅層的一個邊緣與第二導(dǎo)電材料塞塊的一個邊緣對準；以及在金屬化硅層的上面形成第二絕緣材料層，其中，對于每個第二溝槽，第三材料塞塊之一的側(cè)壁使第二絕緣材料層的一個邊緣與金屬化硅層的邊緣和第二導(dǎo)電材料塞塊的邊緣對準。
13.根據(jù)權(quán)利要求6的方法，還包括以下步驟沿著每個第二導(dǎo)電材料塞塊的側(cè)壁形成一個絕緣材料的側(cè)壁隔離層，使成對的側(cè)壁隔離層與大致處在它們之間的第二端子之一相互鄰近并間隔開；在每個第二端子上、在對應(yīng)于一個第二端子的一對側(cè)壁隔離層之間形成一個金屬化硅層，使該金屬化硅層通過相應(yīng)的一對側(cè)壁隔離層而相對于一個第二端子自對準；在第二導(dǎo)電材料塞塊的上面形成一個保護性絕緣材料層；在有源區(qū)的上面形成一個鈍化材料層；通過鈍化材料來形成接觸孔，其中，對于每個接觸孔接觸孔向下延伸到金屬化硅層之一并使之暴露，接觸孔具有被相應(yīng)的一對側(cè)壁隔離層界定的下部，并且接觸孔具有比相應(yīng)的一對側(cè)壁隔離層之間的間隔寬的上部；以及用導(dǎo)電材料來填充每個接觸孔。
14.根據(jù)權(quán)利要求1的方法，其中每個第一溝槽都有上部和下部，上部的寬度大于下部的寬度；每個第一塞塊下部是在第一溝槽之一的一個下部中形成的；并且每個第一塞塊上部是在第一溝槽之一的一個上部中形成的。
15.一種電可編程和可擦除存儲器陣列，包括一個第一導(dǎo)電類型的半導(dǎo)體材料的襯底；在該襯底上形成的間隔開的隔離區(qū)，這些隔離區(qū)大致相互平行并且在第一方向上延伸，在每對鄰近的隔離區(qū)之間有一個有源區(qū)；以及每個有源區(qū)包括在第一方向上延伸的成對的存儲單元，每個存儲單元對包括一個第一區(qū)和一對第二區(qū)，它們在襯底中間隔開并具有第二導(dǎo)電類型，在襯底中在第一區(qū)和第二區(qū)之間形成有溝道區(qū)，第一絕緣層，它設(shè)置在包括溝道區(qū)的所述襯底之上，一對導(dǎo)電的浮柵，每個都設(shè)置在第一絕緣層之上，并且在溝道區(qū)之一的一部分和第一區(qū)的一部分上延伸，以及一個導(dǎo)電的源區(qū)，它設(shè)置在襯底中的第一區(qū)上并與之電連接，源區(qū)有鄰近浮柵對設(shè)置并與之絕緣的下部和在浮柵對的上面設(shè)置并與之絕緣的上部。
16.根據(jù)權(quán)利要求15的器件，其中，源區(qū)上部的寬度大于其下部的寬度。
17.根據(jù)權(quán)利要求16的器件，其中，源區(qū)有大致T形的截面。
18.根據(jù)權(quán)利要求15的器件，其中，每個源區(qū)跨越有源區(qū)和隔離區(qū)在大致垂直于第一方向的第二方向上延伸，并且與每個有源區(qū)中的存儲單元對之一相交。
19.根據(jù)權(quán)利要求15的器件，其中，每個存儲單元對還包括第二絕緣層，它鄰近每個浮柵設(shè)置在其上，并且它的厚度允許通過它產(chǎn)生Fowler-Nordheim電荷隧道效應(yīng)；和一對導(dǎo)電的控制柵，每個都具有第一部分和第二部分，第一控制柵部分鄰近第二絕緣層和其中一個浮柵設(shè)置，而第二控制柵部分在第二絕緣層的一部分和所述的一個浮柵的一部分之上設(shè)置。
20.根據(jù)權(quán)利要求19的器件，其中，每個控制柵跨越有源區(qū)和隔離區(qū)在大致垂直于第一方向的第二方向上延伸，并且與每個有源區(qū)中的存儲單元對之一相交。
21.一種電可編程和可擦除存儲器件，包括一個第一導(dǎo)電類型的半導(dǎo)體材料的襯底；在襯底中的具有第二導(dǎo)電類型的第一和第二區(qū)，第一和第二區(qū)是間隔開的并且其間有一個溝道區(qū)；設(shè)置在所述襯底上的第一絕緣層；一個導(dǎo)電的浮柵，它設(shè)置在所述第一絕緣層之上，并且在所述溝道區(qū)的一部分上面和第一區(qū)的一部分上面延伸；以及一個導(dǎo)電的源區(qū)，它設(shè)置在襯底中第一區(qū)的上面并與之電連接，源區(qū)具有鄰近浮柵設(shè)置并與之絕緣的下部和在浮柵的上面設(shè)置并與之絕緣的上部。
22.根據(jù)權(quán)利要求21的器件，其中，源區(qū)上部的寬度大于其下部的寬度。
23.根據(jù)權(quán)利要求22的器件，其中，源區(qū)有大致T形的截面。
24.根據(jù)權(quán)利要求21的器件，還包括第二絕緣層，它鄰近浮柵設(shè)置在其上，并且它的厚度允許通過它產(chǎn)生Fowler-Nordheim電荷隧道效應(yīng)；和一個導(dǎo)電的控制柵，它具有第一部分和第二部分，第一控制柵部分鄰近第二絕緣層和浮柵設(shè)置，而第二控制柵部分在第二絕緣層的一部分和浮柵的一部分之上設(shè)置。
全文摘要
本發(fā)明涉及一種自對準方法,用于在一個半導(dǎo)體襯底中形成浮柵存儲單元的半導(dǎo)體存儲器陣列,該半導(dǎo)體存儲器陣列具有在襯底上的多個間隔開的隔離區(qū)和有源區(qū),它們在列方向上大致相互平行,本發(fā)明還涉及由此方法而形成的半導(dǎo)體存儲器陣列。浮柵是在每個有源區(qū)中形成的。在行方向上,溝槽是以包括內(nèi)縮或不同寬度的方式來形成的。溝槽中填充導(dǎo)電材料來形成導(dǎo)電材料塞塊,這些導(dǎo)電材料塞塊構(gòu)成源區(qū),源區(qū)有鄰近浮柵設(shè)置并與其絕緣的第一部分和在浮柵上面設(shè)置并與其絕緣的第二部分。
文檔編號H01L29/76GK1362736SQ0113850
公開日2002年8月7日 申請日期2001年9月19日 優(yōu)先權(quán)日2000年9月20日
發(fā)明者C·H·王, A·萊維 申請人:硅存儲技術(shù)公司