專利名稱：Snnns類非揮發(fā)性存儲胞的數(shù)據(jù)寫入與清除方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種存儲器元件的數(shù)據(jù)寫入與清除方法；特別是有關(guān)一種具有多層柵極介電層的非揮發(fā)性存儲器元件的數(shù)據(jù)寫入與清除方法。
背景技術(shù)：
非揮發(fā)性儲存數(shù)據(jù)的存儲器元件于現(xiàn)今已被廣泛使用。非揮發(fā)性半導體存儲器元件包括有只讀存儲器元件(ROM)、可編程只讀存儲器元件(PROM)、可擦去可編程只讀存儲器元件(EPROM)、可電抹除可編程只讀存儲器元件(EEPROM)及快閃式可電擦去可編程只讀存儲器元件(flash EEPROM)。
半導體只讀存儲器元件的缺點是它非一種可電性程序化存儲器元件。此種只讀存儲器元件是在制程步驟中使用含有欲儲存數(shù)據(jù)的特殊光罩以寫入數(shù)據(jù)于存儲胞內(nèi)，它須于制造前即已決定此只讀存儲器元件的整個數(shù)據(jù)內(nèi)容。因此，此種只讀存儲器元件于成為完成品前會延遲6周以上的時間。只讀存儲器元件的優(yōu)點是其價格低廉。然而一旦于制程步驟中使用特殊光罩以儲存數(shù)據(jù)后，其數(shù)據(jù)即無法再被更改。若于數(shù)據(jù)寫入過程發(fā)生錯誤，需要花費相當?shù)馁M用以更改錯誤的數(shù)據(jù)。數(shù)據(jù)寫入錯誤的存貨往往遭棄置不再被使用。此外，由于須刪除原有光罩上的數(shù)據(jù)以制造含有新數(shù)據(jù)內(nèi)容的光罩，造成制造時間的相當延遲。因此，只有大量制造只讀存儲器元件時，才能節(jié)省此種只讀存儲器元件費用。
雖然可擦去可編程存儲器元件(EPROM)不需要使用光罩以寫入數(shù)據(jù)，但其制程復雜度相對地大大提高。另外，由于加入數(shù)據(jù)寫入電路，其芯片(die)會較大，并且在制造此種存儲器元件時，皆會增加制程步驟及測試步驟?？刹寥タ删幊檀鎯ζ髟?EPROM)的優(yōu)點是可電性程序化以寫入數(shù)據(jù)，但須以紫外光(UV light)照射以清除儲存的數(shù)據(jù)。此種可擦去可編程存儲器元件設(shè)有透明視窗，以供紫外光照射進行數(shù)據(jù)清除。此種可擦去可編程存儲器元件的主要缺點是無法電性擦去數(shù)據(jù)。然而許多電路設(shè)計上，較佳是能夠提供一種可在電路上直接清除數(shù)據(jù)及重新寫入數(shù)據(jù)的非揮發(fā)性存儲器元件，而不需移動存儲器元件以清除數(shù)據(jù)及重新寫入數(shù)據(jù)。
半導體可電擦去可編程只讀存儲器元件(EEPROM)較只讀存儲器元件還涉及更復雜的制程及測試步驟，但其優(yōu)點是可電性寫入數(shù)據(jù)及擦去數(shù)據(jù)。在電路設(shè)計上使用可電擦去可編程只讀存儲器元件(EEPROM)可允許在電路上對此種存儲器元件進行數(shù)據(jù)擦去及寫入。此種可電擦去可編程只讀存儲器元件的廣泛使用已趨使更多的研究致力于開發(fā)可提供更佳性能的存儲胞。例如是具有較短數(shù)據(jù)寫入/清除時間、較低操作電壓、較長的數(shù)據(jù)保持時間及更小尺寸的存儲胞。一種具有絕緣層柵極電極的存儲胞即具有上述特性。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可電擦去可編程只讀存儲器元件(EEPROM)的數(shù)據(jù)寫入與清除方法，它可利用存儲胞的優(yōu)異特點以執(zhí)行數(shù)據(jù)的寫入與清除，以提供更佳的操作性能；具體說，本發(fā)明的主要目的是提供一種SNNNS類非揮發(fā)性存儲胞的數(shù)據(jù)寫入方法，其是在預(yù)定的低操作電壓下，利用高效率的通道熱電子射出至一中間電荷捕捉層以執(zhí)行數(shù)據(jù)的寫入，進而縮短數(shù)據(jù)寫入時間，利用通道熱空穴射出至一中間電荷捕捉層以執(zhí)行數(shù)據(jù)的清除，進而縮短數(shù)據(jù)清除時間；并可降低存儲器元件功率的消耗。
為實現(xiàn)上述目的，根據(jù)本發(fā)明一方面的多晶硅-氮化硅-氮化硅-氮化硅-半導體(SNNNS)類非揮發(fā)性存儲胞的數(shù)據(jù)寫入方法，所述非揮發(fā)性存儲胞包括一P型半導體基底、具有N型導電性的一第一擴散區(qū)、具有N型導電性的一第二擴散區(qū)，所述第一擴散區(qū)與所述第二擴散區(qū)互相隔開一段距離并且皆位于所述半導體基底表面下方、位于所述半導體基底內(nèi)的所述第一擴散區(qū)與所述第二擴散區(qū)之間的一通道區(qū)、一多晶硅柵極及位于所述多晶硅柵極與所述通道區(qū)之間的包括一頂部氮化硅層、一中間氮化硅層及一底部氮化硅層的一柵極多層介電層，其特點是，所述數(shù)據(jù)寫入方法包括施予一第一寫入操作電壓于所述多晶硅柵極；施予低于所述第一寫入操作電壓的一第二寫入操作電壓于所述第一擴散區(qū)；及將所述第二擴散區(qū)與所述半導體基底接地；借此使通道熱電子射入所述中間氮化硅層以寫入一預(yù)定數(shù)據(jù)至所述非揮發(fā)性存儲胞。
根據(jù)本發(fā)明另一方面的SNNNS類非揮發(fā)性存儲胞的數(shù)據(jù)清除方法，所述非揮發(fā)性存儲胞包括一P型半導體基底、具有N型導電性的一第一擴散區(qū)、具有N型導電性的一第二擴散區(qū)，所述第一擴散區(qū)與所述第二擴散區(qū)互相隔開一段距離并且皆位于所述半導體基底表面下方、位于所述半導體基底內(nèi)的所述第一擴散區(qū)與所述第二擴散區(qū)之間的一通道區(qū)、一多晶硅柵極及位于所述多晶硅柵極與所述通道區(qū)之間的包括一頂部氮化硅層、一中間氮化硅層及一底部氮化硅層的一柵極多層介電層，其特點是，所述數(shù)據(jù)清除方法包括施予一第一清除操作電壓于所述多晶硅柵極；施予一第二清除操作電壓于所述第一擴散區(qū)；以及將所述第二擴散區(qū)與所述半導體基底接地；所述第一清除操作電壓與所述第二清除操作電壓足以使通道熱空穴射入所述中間氮化硅層，以執(zhí)行數(shù)據(jù)清除的操作。
為更清楚理解本發(fā)明的目的、特點和優(yōu)點，下面將結(jié)合附圖對本發(fā)明的較佳實施例進行詳細說明。


圖1是本發(fā)明的一SNNNS類非揮發(fā)性存儲胞的截面示意圖；圖2是配合圖1的柵極結(jié)構(gòu)的電子及空穴能障示意圖；以及圖3是熱載子射出效率相對柵極施予電壓的關(guān)系圖。
具體實施例方式
圖1是本發(fā)明提供的一種SNNNS(silicon/silicon nitride/siliconnitride/silicon nitride/semiconductor)類非揮發(fā)性存儲胞1的截面示意圖。此SNNNS類非揮發(fā)性存儲胞1的一P型半導體底材10具有兩個埋入N+擴散區(qū)，其一為源極11，另一為汲極12。一底部氮化硅層14是位于通道13上，其厚度較佳約為40～100埃，是供做通道13上方的電絕緣層及一底部穿透層(bottom tunneling layer)。底部氮化硅層14上方為一中間氮化硅層15，其厚度較佳約為40～100埃。此中間氮化硅層15是為一存儲器數(shù)據(jù)保持層(memory retention layer)，是供做一電荷捕捉層。一頂部氮化硅層16是形成于中間氮化硅層15上方，其厚度較佳約為40～100埃。頂部氮化硅層16是供做形成于其上方的一多晶硅柵極17的電絕緣層及一頂部穿透層(top tunneling layer)。
本發(fā)明的SNNNS類非揮發(fā)性存儲胞1是通過由汲極端的通道熱電子射出穿過底部穿透層，即底部氮化硅層14，進入中間電荷捕捉層，即中間氮化硅層15，以執(zhí)行數(shù)據(jù)寫入的操作；而通過由汲極端的通道熱空穴射出經(jīng)過底部氮化硅層14進入中間氮化硅層15，以執(zhí)行數(shù)據(jù)清除操作。
當欲寫入數(shù)據(jù)于本發(fā)明的SNNNS類非揮發(fā)性存儲胞1時，操作電壓是施予在汲極12及多晶硅柵極17，并且多晶硅柵極17的操作電壓是大于汲極12的操作電壓，并將源極11與半導體底材10接地。分別施予在汲極12及多晶硅柵極17的操作電壓沿著通道13的長度從源極11至汲極12產(chǎn)生一垂直方向與側(cè)向方向的電場。此電場將電子從源極11拉出，并將電子加速朝向汲極12。當這些電子沿著通道13的長度方向移動時，將獲得能量。當此些電子獲得足夠能量時，即會跨越底部氮化硅層14進入中間氮化硅層15，并被捕捉于其中。
圖2是電子與空穴相對于底部氮化硅層14的能障示意圖。供作底部穿透層的底部氮化硅層14提供給電子的能障約2.1電子伏特，其低于二氧化硅層提供給電子的約3.2電子伏特的能障。底部氮化硅層14提供給空穴的能障約為1.9伏特，它也低于二氧化硅層提供給空穴的約4.8電子伏特的能障。據(jù)此，本發(fā)明的SNNNS類非揮發(fā)性存儲器元件1使用底部氮化硅層14供做底部穿透層，對于數(shù)據(jù)的寫入與清除操作，可提供高效率的熱載子射出。
當大約6～10伏特的操作電壓施予在多晶硅柵極17及大約2.5～5伏特的操作電壓施予在汲極12時，本發(fā)明的SNNNS類非揮發(fā)性存儲胞1可提供高效率的通道熱電子射出(channel hot electron injection)。當大約2～5伏特的操作電壓施予在多晶硅柵極17及大約2.5～5伏特的操作電壓施予在汲極12時，本發(fā)明的SNNNS類非揮發(fā)性存儲胞1可提供高效率的通道熱空穴射出(channel hot holeinjection)。參照圖3，當一大約3伏特的操作電壓施予在汲極12時，多晶硅柵極17的施予電壓大約6～10伏特時，本發(fā)明的SNNNS類非揮發(fā)性存儲胞1可提供高效率的通道熱電子射出；多晶硅柵極17的施予電壓大約2～5伏特時，本發(fā)明的SNNNS類非揮發(fā)性存儲胞1可提供高效率的通道熱空穴射出。
據(jù)此，本發(fā)明提供一種SNNNS類非揮發(fā)性存儲胞1的數(shù)據(jù)寫入與清除方法，此方法可使存儲胞展現(xiàn)更佳的操作性能，例如較短的數(shù)據(jù)寫入/清除時間及較低的操作電壓及較低的功率消耗。這些操作性能可通過由采用本發(fā)明SNNNS類非揮發(fā)性存儲胞1在特定操作電壓下所具有的高效率熱載子射出特性而獲得。
本發(fā)明的SNNNS類非揮發(fā)性存儲胞1的數(shù)據(jù)寫入方法操作條件如下。一大約6～10伏特的第一寫入操作電壓是施予在多晶硅柵極17。一大約2.5～5伏特的第二寫入操作電壓是施予在汲極12。同時將源極11及半導體底材10接地。借此射出通道熱電子穿過底部氮化硅層14進入中間氮化硅層15，并將這些熱電子捕捉于中間氮化硅層15內(nèi)，以將一預(yù)定數(shù)據(jù)寫入存儲胞內(nèi)。
本發(fā)明的SNNNS類非揮發(fā)性存儲胞1的數(shù)據(jù)清除方法操作條件如下。一大約2～5伏特的第一清除操作電壓是施予在多晶硅柵極17。一大約2.5～5伏特的第二清除操作電壓是施予在汲極12。同時將源極11及半導體底材10接地。借此射出通道熱空穴穿過底部氮化硅層14進入中間氮化硅層15，以執(zhí)行存儲胞數(shù)據(jù)的清除。
以上所述僅為本發(fā)明的較佳實施例，并非用以限定本發(fā)明的申請專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或等效替換，均應(yīng)包含在下述的權(quán)利要求書所限定的專利申請范圍內(nèi)。
權(quán)利要求
1.一種SNNNS類非揮發(fā)性存儲胞的數(shù)據(jù)寫入方法，所述非揮發(fā)性存儲胞包括一P型半導體基底、具有N型導電性的一第一擴散區(qū)、具有N型導電性的一第二擴散區(qū)，所述第一擴散區(qū)與所述第二擴散區(qū)互相隔開一段距離并且皆位于所述半導體基底表面下方、位于所述半導體基底內(nèi)的所述第一擴散區(qū)與所述第二擴散區(qū)之間的一通道區(qū)、一多晶硅柵極及位于所述多晶硅柵極與所述通道區(qū)之間的包括一頂部氮化硅層、一中間氮化硅層及一底部氮化硅層的一柵極多層介電層，其特征在于，所述數(shù)據(jù)寫入方法包括施予一第一寫入操作電壓于所述多晶硅柵極；施予低于所述第一寫入操作電壓的一第二寫入操作電壓于所述第一擴散區(qū)；及將所述第二擴散區(qū)與所述半導體基底接地；借此使通道熱電子射入所述中間氮化硅層以寫入一預(yù)定數(shù)據(jù)至所述非揮發(fā)性存儲胞。
2.如權(quán)利要求1所述的數(shù)據(jù)寫入方法，其特征在于，所述的第一寫入操作電壓約為6～10伏特。
3.如權(quán)利要求1所述的數(shù)據(jù)寫入方法，其特征在于，所述的第二寫入操作電壓約為2.5～5伏特。
4.如權(quán)利要求1所述的數(shù)據(jù)寫入方法，其特征在于，所述的第一寫入操作電壓約為6～10伏特及所述第二寫入操作電壓約為2.5～5伏特。
5.一種SNNNS類非揮發(fā)性存儲胞的數(shù)據(jù)清除方法，所述非揮發(fā)性存儲胞包括一P型半導體基底、具有N型導電性的一第一擴散區(qū)、具有N型導電性的一第二擴散區(qū)，所述第一擴散區(qū)與所述第二擴散區(qū)互相隔開一段距離并且皆位于所述半導體基底表面下方、位于所述半導體基底內(nèi)的所述第一擴散區(qū)與所述第二擴散區(qū)之間的一通道區(qū)、一多晶硅柵極及位于所述多晶硅柵極與所述通道區(qū)之間的包括一頂部氮化硅層、一中間氮化硅層及一底部氮化硅層的一柵極多層介電層，其特征在于，所述數(shù)據(jù)清除方法包括施予一第一清除操作電壓于所述多晶硅柵極；施予一第二清除操作電壓于所述第一擴散區(qū)；以及將所述第二擴散區(qū)與所述半導體基底接地；所述第一清除操作電壓與所述第二清除操作電壓足以使通道熱空穴射入所述中間氮化硅層，以執(zhí)行數(shù)據(jù)清除的操作。
6.如權(quán)利要求5所述的數(shù)據(jù)清除方法，其特征在于，所述的第一清除操作電壓約為2～5伏特。
7.如權(quán)利要求5所述的數(shù)據(jù)清除方法，其特征在于，所述的第二寫入操作電壓約為2.5～5伏特。
8.如權(quán)利要求5所述的數(shù)據(jù)清除方法，其特征在于，所述的第一清除操作電壓約為2～5伏特及所述第二清除操作電壓約為2.5～5伏特。
全文摘要
一種SNNNS類非揮發(fā)性存儲胞的數(shù)據(jù)寫入與清除方法。本發(fā)明是通過從汲極端射出通道熱電子至一中間氮化硅層以執(zhí)行數(shù)據(jù)寫入,而通過從汲極端射出通道熱空穴以執(zhí)行數(shù)據(jù)清除。在低操作電壓下,對于數(shù)據(jù)的寫入與清除,本發(fā)明的SNNNS類非揮發(fā)性存儲胞可提供高效率的通道熱載子射出。因此,本發(fā)明方法可提供極佳的存儲胞操作性能,例如較短的數(shù)據(jù)寫入/清除時間及較低操作電壓。
文檔編號H01L27/112GK1423337SQ0114296
公開日2003年6月11日 申請日期2001年12月3日 優(yōu)先權(quán)日2001年12月3日
發(fā)明者范左鴻, 盧道政, 潘正圣, 汪大暉 申請人:旺宏電子股份有限公司