專(zhuān)利名稱(chēng)：半導(dǎo)體裝置及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制法，尤指一種整合有如無(wú)源元件的電子元件的半導(dǎo)體裝置及其制法。
背景技術(shù)：
一般半導(dǎo)體裝置為提升其性能，常加入有例如無(wú)源元件的電子元件于半導(dǎo)體裝置中。例如美國(guó)專(zhuān)利第5,264,730號(hào)、第5,311,405號(hào)、第5,811,880號(hào)、第5,825,628號(hào)，以及第6,316,828號(hào)等，即揭示有在焊球網(wǎng)格陣列(BGA)封裝件的基板上設(shè)置無(wú)源元件，以增進(jìn)封裝件整體電性功能的技術(shù)內(nèi)容。
此種具有無(wú)源元件的半導(dǎo)體裝置的基板配置如圖9，最好將例如電阻或電容等無(wú)源元件40接置于基板10的接地環(huán)(Ground Ring)13與電源環(huán)(Power Ring)12上鄰近芯片20的位置處，同時(shí)以將無(wú)源元件40分別置于鄰接芯片20的四個(gè)角落處為最佳。
但此種基板10的配置形式由于無(wú)源元件40的加入，將導(dǎo)致該無(wú)源元件40之間的焊線(xiàn)墊(Bond Finger)11的布局間隙P被迫由例如傳統(tǒng)的0.150mm縮限成細(xì)微間隙(Fine Pitch)的0.125mm，使造成制造成本的大幅增加。
此外，上述無(wú)源元件40的設(shè)置亦同樣會(huì)造成基板10的布線(xiàn)為避開(kāi)無(wú)源元件40而使其布線(xiàn)區(qū)域及空間皆受到限制，進(jìn)而影響及基板的整體設(shè)計(jì)；反之，為顧及基板10上的布線(xiàn)，無(wú)源元件40的設(shè)置數(shù)量及其位置亦同樣受到限制，導(dǎo)致半導(dǎo)體裝置的性能提升亦產(chǎn)生瓶頸。
再者，若為適應(yīng)實(shí)際需求而必須將無(wú)源元件40置于芯片20的角落以外的周緣附近時(shí)，則常因有導(dǎo)線(xiàn)30由芯片20的焊墊(Bond Pad)21繞過(guò)無(wú)源元件40的上方而電性連接至基板10的對(duì)應(yīng)焊線(xiàn)墊11上，使易發(fā)生如

圖10所示導(dǎo)線(xiàn)30觸及無(wú)源元件40的角緣而造成短路現(xiàn)象，進(jìn)而影響及打線(xiàn)的良率以及產(chǎn)品的信賴(lài)性。此種易產(chǎn)生短路現(xiàn)象的缺點(diǎn)雖可由事先將無(wú)源元件40被覆一層絕緣材質(zhì)加以解決，然而此種工藝上的增加亦會(huì)帶來(lái)生產(chǎn)成本的大幅上揚(yáng)。
為解決上述諸多問(wèn)題，美國(guó)專(zhuān)利第5,670,824號(hào)雖提供了一種將無(wú)源元件整合在一板材上，又將其置于芯片下方的結(jié)構(gòu)，但此種整合型的無(wú)源元件板由于無(wú)法使用傳統(tǒng)的電阻或電容等無(wú)源元件，導(dǎo)致其造價(jià)十分昂貴，故難以符合市場(chǎng)需求，而無(wú)法進(jìn)行大量生產(chǎn)。
此外，中國(guó)臺(tái)灣專(zhuān)利申請(qǐng)第89121891號(hào)雖亦提出如圖11所示的將無(wú)源元件40直接電性連接于芯片40上的結(jié)構(gòu)，但此種結(jié)構(gòu)須預(yù)先在芯片20上形成無(wú)源元件40的黏接墊22，并在此黏接墊22上進(jìn)行焊塊底部金屬化工藝(Under Bumping Metalization)，以與無(wú)源元件40的焊藥(Solder Paste)電性連接，而導(dǎo)致工藝復(fù)雜化，并造成制造成本的大幅增加。
該專(zhuān)利另提出一種如圖12所示的直接將無(wú)源元件40黏置于芯片20上，再將該無(wú)源元件40以導(dǎo)線(xiàn)42、43分別電性連接至基板10上的電源環(huán)12與接地環(huán)13的結(jié)構(gòu)，然而此種結(jié)構(gòu)的無(wú)源元件40的接觸端(Terminal)因表面不夠平整，而難以利用傳統(tǒng)封裝工藝的焊線(xiàn)機(jī)進(jìn)行焊線(xiàn)，同時(shí)，其接觸端若未進(jìn)行鍍金處理，即亦無(wú)法進(jìn)行焊線(xiàn)。因此，此種結(jié)構(gòu)亦因難以在現(xiàn)有設(shè)備與工藝架構(gòu)下進(jìn)行量產(chǎn)之故，而無(wú)法切合市場(chǎng)的需求。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種半導(dǎo)體裝置及其制法，其可在加設(shè)例如無(wú)源元件的電子元件時(shí)，基板無(wú)需使用細(xì)微間隙的焊線(xiàn)墊布局，而可降低生產(chǎn)成本。
本發(fā)明的另一目的在于提供一種半導(dǎo)體裝置及其制法，其可在加設(shè)例如無(wú)源元件的電子元件時(shí)，基板的布線(xiàn)設(shè)計(jì)以及電子元件的設(shè)置數(shù)量與位置皆無(wú)須受限。
本發(fā)明的另一目的在于提供一種半導(dǎo)體裝置及其制法，其可在加設(shè)例如無(wú)源元件的電子元件時(shí)，不會(huì)產(chǎn)生導(dǎo)線(xiàn)觸及電子元件而造成短路現(xiàn)象。
本發(fā)明的另一目的在于提供一種半導(dǎo)體裝置及其制法，其可在加設(shè)例如無(wú)源元件的電子元件時(shí)，無(wú)須使用昂貴的整合型電子元件板，而可有效節(jié)省制造費(fèi)用。
本發(fā)明的另一目的在于提供一種半導(dǎo)體裝置及其制法，其可在加設(shè)例如無(wú)源元件的電子元件時(shí)，無(wú)須事先在芯片上設(shè)置電子元件的黏接墊，亦無(wú)須在該黏接墊上施加焊塊底部金屬化的工藝，而可簡(jiǎn)化制造過(guò)程并降低成本。
本發(fā)明的另一目的在于提供一種半導(dǎo)體裝置及其制法，其可在加設(shè)例如無(wú)源元件的電子元件時(shí)，不會(huì)有難以利用現(xiàn)有焊線(xiàn)設(shè)備在電子元件上進(jìn)行焊線(xiàn)的困擾，而可在現(xiàn)有工藝架構(gòu)下進(jìn)行量產(chǎn)。
為達(dá)成上述目的，本發(fā)明的半導(dǎo)體裝置包括具有第一表面與第二表面的電子元件；具有第一表面與第二表面的第一基板，其中，該電子元件的第二表面電性連接于該第一基板的第一表面上；具有第一表面與第二表面的半導(dǎo)體芯片；具有第一表面與第二表面的第二基板，其中，該半導(dǎo)體芯片的第二表面接置于該第二基板的第一表面上，同時(shí)該載置有電子元件的第一基板的第二表面接置于由該半導(dǎo)體芯片與該第二基板所形成的結(jié)構(gòu)上，例如接置于該半導(dǎo)體芯片的第一表面上，或該第二基板的第一表面上，或其它適當(dāng)位置處；電性連接該半導(dǎo)體芯片的第一表面、該第一基板的第一表面、以及該第二基板的第一表面的多條導(dǎo)線(xiàn)；被覆該電子元件、該第一基板、該半導(dǎo)體芯片、以及該導(dǎo)線(xiàn)于該第二基板的第一表面上的封裝膠體；以及植于該第二基板的第二表面上的多個(gè)焊球。
本發(fā)明的半導(dǎo)體裝置的制法則包括下列步驟準(zhǔn)備分別具有第一表面及第二表面的第一基板、電子元件、半導(dǎo)體芯片、以及第二基板；將電子元件的第二表面電性連接至該第一基板的第一表面上；接置半導(dǎo)體芯片的第二表面于第二基板的第一表面上；將該載有電子元件的第一基板的第二表面接置于由該半導(dǎo)體芯片與第二基板所形成的結(jié)構(gòu)上，例如接置于該半導(dǎo)體芯片的第一表面上，或該第二基板的第一表面上，或其它適當(dāng)位置處；焊上多條導(dǎo)線(xiàn)，使該半導(dǎo)體芯片的第一表面、該第一基板的第一表面、以及該第二基板的第一表面之間可形成電性連接狀態(tài)；將該電子元件、該第一基板、該半導(dǎo)體芯片、及該導(dǎo)線(xiàn)以封裝膠體被覆于該第二基板的第一表面上；以及在該第二基板的第二表面上植上焊球。
上述半導(dǎo)體裝置及其制法亦可運(yùn)用于使用導(dǎo)線(xiàn)架的半導(dǎo)體裝置上，其中，該載有電子元件的第一基板的第二表面接置于半導(dǎo)體芯片的第一表面上。
由上述本發(fā)明的半導(dǎo)體裝置及其制法，人們?cè)谟杉釉O(shè)例如電阻或電容等無(wú)源元件的電子元件于半導(dǎo)體裝置上以提升其性能時(shí)，將無(wú)須再改變基板或芯片的設(shè)計(jì)，即徑可利用既有的零組件、原材料、工藝、技術(shù)、以及機(jī)器設(shè)備等軟、硬件設(shè)施來(lái)制作載置有電子元件的基板后，再將的設(shè)置于半導(dǎo)體裝置的封裝結(jié)構(gòu)中，便可在成本遠(yuǎn)較現(xiàn)有技術(shù)更為低廉，但產(chǎn)品良率為提升的狀況下，得立即獲致強(qiáng)化半導(dǎo)體裝置的電性功能的效果。
以下結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施例，但本發(fā)明的可實(shí)施范圍并非僅局限于實(shí)施例的內(nèi)容。
圖1A及1B是分別顯示可用于本發(fā)明的第一基板的主視圖及俯視圖；圖2A及2B是分別顯示本發(fā)明的電子元件電性連接于第一基板上的主視圖及俯視圖；圖3A及3B是分別顯示本發(fā)明的半導(dǎo)體芯片接置于第二基板上的主視圖及俯視圖；圖4A及4B是分別顯示本發(fā)明的載有電子元件的第一基板接置于半導(dǎo)體芯片上并完成打線(xiàn)的主視圖及俯視圖；圖5是顯示本發(fā)明的完成模壓及植球的半導(dǎo)體裝置的主視圖；圖6A及6B是分別顯示本發(fā)明的打線(xiàn)方式的其它實(shí)施例的示意圖；圖7是顯示本發(fā)明的另一實(shí)施例的示意圖；圖8A是顯示本發(fā)明的又一實(shí)施例尚未進(jìn)行模壓工藝的結(jié)構(gòu)俯視圖；圖8B是顯示圖8A的實(shí)施例完成模壓及植球的示意圖；圖9是顯示現(xiàn)有具有無(wú)源元件的半導(dǎo)體裝置的基板配置示意圖；
圖10是顯示現(xiàn)有具有無(wú)源元件的半導(dǎo)體裝置的導(dǎo)線(xiàn)短路示意圖；圖11是顯示另一現(xiàn)有具有無(wú)源元件的半導(dǎo)體裝置的結(jié)構(gòu)示意圖；圖12是顯示又一現(xiàn)有具有無(wú)源元件的半導(dǎo)體裝置的結(jié)構(gòu)示意圖。
圖中符號(hào)說(shuō)明10、10′基板、第二基板 11、52 電源焊線(xiàn)墊12 電源環(huán) 13 接地環(huán)14、14′、22、44、56第一表面100 芯片座 20 半導(dǎo)體芯片、芯片21 焊墊22 黏接墊23、45、57 第二表面30、31、32、32′、33、34′、42、43 導(dǎo)線(xiàn)40 無(wú)源元件41 電子元件50 第一基板53 接地焊線(xiàn)墊54 電源焊墊55 接地焊墊60、60′封裝膠體70 多個(gè)焊球70′多個(gè)導(dǎo)腳具體實(shí)施方式
本發(fā)明的半導(dǎo)體裝置如圖5所示，包括電子元件41、第一基板50、半導(dǎo)體芯片20、第二基板10、多條導(dǎo)線(xiàn)30、31、32、33、34、封裝膠體60、以及多個(gè)焊球70。
其中，該電子元件41具有第一表面44及第二表面45，同時(shí)該電子元件41可為例如電阻或電容等無(wú)源元件或其它適合的電子元件。該電子元件41的第二表面45通過(guò)例如回熔焊接(Reflow)等現(xiàn)有方式焊設(shè)于第一基板50的第一表面56上，使得電性連接于形成在該第一表面56上的電源焊墊54及接地焊墊55。
該半導(dǎo)體芯片20亦具有第一表面22及第二表面23，且其第二表面23以例如黏著等現(xiàn)有方式接置于第二基板10的第一表面14上。該載置有電子元件41的第一基板50可選擇以其第二表面57由例如黏著等現(xiàn)有方式接置于該半導(dǎo)體芯片20的第一表面22上。
多條例如金線(xiàn)(Gold Wire)等導(dǎo)電的導(dǎo)線(xiàn)30、31、32、33、34則分別焊接并使電性連接于該半導(dǎo)體芯片20的第一表面22、該第一基板50的第一表面56、以及該第二基板10的第一表面14之間，其中，如圖4B及圖5所示，導(dǎo)線(xiàn)30電性連接半導(dǎo)體芯片20的第一表面22上所形成的焊墊21中的信號(hào)墊(Signal Pad)至第二基板10的第一表面14上所形成的信號(hào)焊線(xiàn)墊(Signal Finger)11上，導(dǎo)線(xiàn)31則電性連接半導(dǎo)體芯片20的第一表面22上所形成的焊墊21中的電源墊(Power Pad)至第一基板50的第一表面56上所形成與該電源焊墊54電性連接的電源焊線(xiàn)墊(Power Finger)52上，而導(dǎo)線(xiàn)32則電性連接該第一基板50的第一表面56上所形成與該電源焊線(xiàn)墊52并聯(lián)的另一電源焊線(xiàn)墊52至第二基板10的第一表面14上所形成的電源環(huán)12。
同樣地，導(dǎo)線(xiàn)33電性連接半導(dǎo)體芯片20的第一表面22上所形成的焊墊21中的接地墊(Ground Pad)至第一基板50的第一表面56上所形成與該接地焊墊55電性連接的接地焊線(xiàn)墊(Ground Finger)53上，而導(dǎo)線(xiàn)34則電性連接該第一基板50的第一表面56上所形成與該接地焊線(xiàn)墊53并聯(lián)的另一接地焊線(xiàn)墊53至第二基板10的第一表面14上所形成的接地環(huán)13。
具保護(hù)作用的封裝膠體60則被覆該電子元件41、第一基板50、半導(dǎo)體芯片20、以及導(dǎo)線(xiàn)30、31、32、33、34于該第二基板10的第一表面14上。該第二基板10的第二表面15上則植有可令本發(fā)明的半導(dǎo)體裝置與外界電性連接的多個(gè)焊球(Solder Ball)70。
上述載有電子元件41的第一基板50亦得如圖8A及圖8B所示，選擇接置于第二基板10′的第一表面14′上，以降低該半導(dǎo)體裝置的整體高度。其中，由分別焊接于半導(dǎo)體芯片20的第一表面22、第二基板10′的第一表面14′、以及第一基板50的第一表面56之間的多條導(dǎo)線(xiàn)30、35、36，即可達(dá)到電性連接半導(dǎo)體芯片20、第二基板10′、以及第一基板50(電子元件41)的目的。
此外，上述第一基板50、半導(dǎo)體芯片20、以及第二基板10之間的導(dǎo)線(xiàn)連接方式亦可選擇如圖6A所示的方式，即將原圖5的導(dǎo)線(xiàn)32及34，分別改由自該半導(dǎo)體芯片20的第一表面22上所形成的焊墊21中的電源墊電性連接至第二基板10的第一表面14上所形成的電源環(huán)12上的導(dǎo)線(xiàn)32′，及自該半導(dǎo)體芯片20的第一表面22上所形成的焊墊21中的接地墊電性連接至第二基板10的第一表面14上所形成的接地環(huán)13上的導(dǎo)線(xiàn)34′加以取代，將仍可達(dá)到同等的效果。
又，上述第一基板50、半導(dǎo)體芯片20、以及第二基板10之間的導(dǎo)線(xiàn)連接方式亦得選用如圖6B所示的型式，亦即將原圖5的導(dǎo)線(xiàn)31及33，分別改由如圖6A所示的導(dǎo)線(xiàn)32′及34′加以取代，亦將可達(dá)到相等的效果。
上述圖8A圖及圖8B所示的實(shí)施例中的導(dǎo)線(xiàn)的連接方式亦得參酌例如圖6A或圖6B的形態(tài)進(jìn)行等效變更，其細(xì)節(jié)將不再予以贅述。
再者，本發(fā)明的技術(shù)思想亦得運(yùn)用于使用導(dǎo)線(xiàn)架的半導(dǎo)體裝置上，如圖7所示。其中，該載置有電子元件41的第一基板50以其第二表面57由例如黏著等現(xiàn)有方式接置于半導(dǎo)體芯片20的第一表面22上，而該半導(dǎo)體芯片20則以其第二表面23由例如黏著等現(xiàn)有方式接置于芯片座100上。多條導(dǎo)線(xiàn)30、31、32、33、34則分別焊接并使電性連接于該半導(dǎo)體芯片20的第一表面22、第一基板50的第一表面、以及配置于半導(dǎo)體芯片20周緣的多個(gè)導(dǎo)腳70′的內(nèi)端之間。具保護(hù)作用的封裝膠體60′被覆住該電子元件41、第一基板50、半導(dǎo)體芯片20、芯片座100、多條導(dǎo)線(xiàn)30、31、32、33、34、以及多個(gè)導(dǎo)腳70′的內(nèi)側(cè)部份。此外，該導(dǎo)線(xiàn)亦可采用前述如圖6A或圖6B的等效連接方式，而仍得達(dá)到相同的效果。
如圖5所示本發(fā)明的半導(dǎo)體裝置的制法，包括下列各步驟。
首先，準(zhǔn)備一具有第一表面56及第二表面57的第一基板50，如圖1A及圖1B所示。其中，該第一基板50的第一表面56上形成有多個(gè)電源焊線(xiàn)墊52、接地焊線(xiàn)墊53、電源焊墊54、以及接地焊墊55，同時(shí)該電源焊線(xiàn)墊52及接地焊線(xiàn)墊53分別以并聯(lián)成對(duì)的方式與電源焊墊54及接地焊墊55形成電性連接狀態(tài)。
次將例如電阻或電容等無(wú)源元件的電子元件41的第二表面45以例如回熔焊接等現(xiàn)有方式焊設(shè)于第一基板50的第一表面56上，如圖2A及圖2B所示，使得電性連接于形成在該第一表面56上的電源焊墊54及接地焊墊55。
再以例如黏著等現(xiàn)有方式接置半導(dǎo)體芯片20的第二表面23于第二基板10的第一表面14上，如圖3A及圖3B所示。
再將該載置有電子元件41的第一基板50的第二表面57以例如黏著等現(xiàn)有方式接置于該半導(dǎo)體芯片20的第一表面22上，并焊上多條例如金線(xiàn)(Gold Wire)等導(dǎo)電的導(dǎo)線(xiàn)30、31、32、33、34，如圖4A及圖4B所示，以令該半導(dǎo)體芯片20的第一表面22、該第一基板50的第一表面56、以及該第二基板10的第一表面14之間形成電性連接狀態(tài)。該導(dǎo)線(xiàn)30、31、32、33、34的詳細(xì)連接關(guān)系已于前述有關(guān)本發(fā)明的半導(dǎo)體裝置的實(shí)施例中予以說(shuō)明，故于此不再贅述。
接著進(jìn)行模壓步驟，以令具保護(hù)作用的封裝膠體60被覆該電子元件41、第一基板50、半導(dǎo)體芯片20、以及多條導(dǎo)線(xiàn)30、31、32、33、34于第二基板10的第一表面14上。最后，再于該第二基板10的第二表面15上植設(shè)多個(gè)例如錫球的焊球70，以令所制成的半導(dǎo)體裝置可經(jīng)由該焊球70與外界進(jìn)行電性連接，如圖5所示。
上述導(dǎo)線(xiàn)的連接方式亦可選用如前所述的如圖6A或圖6B的形式，仍皆可達(dá)成相同的效果。
此外，上述載置有電子元件41的第一基板50亦得如前所述，以如圖8B所示的方式接置于第二基板10′的第一表面14′上，以降低半導(dǎo)體裝置的整體高度。
再者，上述半導(dǎo)體裝置的制法亦得運(yùn)用于如圖7所示的使用導(dǎo)線(xiàn)架的半導(dǎo)體裝置的制作。其中，該使用導(dǎo)線(xiàn)架的半導(dǎo)體裝置的制法僅須在現(xiàn)有制法中加上接置載有電子元件41的第一基板50于半導(dǎo)體芯片20上的步驟，以及加焊由第一基板50的第一表面56上引出的導(dǎo)線(xiàn)等步驟即可，故在此將不再贅述其細(xì)節(jié)。
又，上述半導(dǎo)體裝置的制法亦得應(yīng)用于以矩陣形式(Matrix)排列的基板上，以利于進(jìn)行大量生產(chǎn)的場(chǎng)合。其中，該第一基板50即可預(yù)先制成矩陣排列的形式，待電子元件41分別焊設(shè)于其對(duì)應(yīng)位置后即予以切單(Singulation)處理，以形成單獨(dú)的載有電子元件41的第一基板50。同時(shí)，該第二基板10亦可同樣地制成矩陣排列的形式，以在分別接置半導(dǎo)體芯片20以及上述單獨(dú)的載有電子元件41的第一基板50，并焊上導(dǎo)線(xiàn)，進(jìn)行模壓，植球后，再加以切單即可完成本發(fā)明的半導(dǎo)體裝置。
以上所述，僅用以說(shuō)明本發(fā)明的具體實(shí)例而已，并非用以限定本發(fā)明的可實(shí)施范圍，舉凡本領(lǐng)域技術(shù)人員在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效改變或修飾，仍皆應(yīng)由本專(zhuān)利的保護(hù)范圍所涵蓋。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括具有第一表面及第二表面的電子元件；具有第一表面及第二表面的第一基板，該電子元件的第二表面電性連接于該第一基板的第一表面上；具有第一表面及第二表面的半導(dǎo)體芯片；具有第一表面及第二表面的第二基板，該半導(dǎo)體芯片的第二表面接置于該第二基板的第一表面上，該載置有該電子元件的第一基板的第二表面則接置于由該半導(dǎo)體芯片與該第二基板所形成的結(jié)構(gòu)上；電性連接該半導(dǎo)體芯片的第一表面、該第一基板的第一表面、以及該第二基板的第一表面的多條導(dǎo)線(xiàn)；被覆該電子元件、該第一基板、該半導(dǎo)體芯片、以及該導(dǎo)線(xiàn)于該第二基板的第一表面上的封裝膠體；以及植設(shè)于該第二基板的第二表面上的多個(gè)焊球。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于該載置有該電子元件的第一基板的第二表面接置于該半導(dǎo)體芯片的第一表面上。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于該載置有該電子元件的第一基板的第二表面接置于該第二基板的第一表面上。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于該導(dǎo)線(xiàn)包括分別電性連接該第一基板的第一表面與該半導(dǎo)體芯片的第一表面、該半導(dǎo)體芯片的第一表面與該第二基板的第一表面、以及該第一基板的第一表面與該第二基板的第一表面的導(dǎo)線(xiàn)。
5.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于該導(dǎo)線(xiàn)包括分別電性連接該第一基板的第一表面與該半導(dǎo)體芯片的第一表面、以及該半導(dǎo)體芯片的第一表面與該第二基板的第一表面的導(dǎo)線(xiàn)。
6.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于該導(dǎo)線(xiàn)包括分別電性連接該第一基板的第一表面與該第二基板的第一表面、以及該半導(dǎo)體芯片的第一表面與該第二基板的第一表面的導(dǎo)線(xiàn)。
7.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于該電子元件為無(wú)源元件。
8.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于該電子元件是以回熔焊接方式焊設(shè)于該第一基板的第一表面上。
9.一種半導(dǎo)體裝置的制法，包括下列步驟準(zhǔn)備分別具有第一表面及第二表面的第一基板、電子元件、半導(dǎo)體芯片、以及第二基板；將該電子元件的第二表面電性連接至該第一基板的第一表面上；接置該半導(dǎo)體芯片的第二表面于該第二基板的第一表面上；將該載置有該電子元件的第一基板的第二表面接置于由該半導(dǎo)體芯片與該第二基板所形成的結(jié)構(gòu)上；焊上多條導(dǎo)線(xiàn)，使該半導(dǎo)體芯片的第一表面、該第一基板的第一表面、以及該第二基板的第一表面之間形成電性連接狀態(tài)；將該電子元件、該第一基板、該半導(dǎo)體芯片、及該導(dǎo)線(xiàn)以封裝膠體被覆于該第二基板的第一表面上；以及在該第二基板的第二表面上植上焊球。
10.根據(jù)權(quán)利要求9所述半導(dǎo)體裝置的制法，其特征在于該載置有該電子元件的第一基板的第二表面接置于該半導(dǎo)體芯片的第一表面上。
11.根據(jù)權(quán)利要求9所述半導(dǎo)體裝置的制法，其特征在于該載置有該電子元件的第一基板的第二表面接置于該第二基板的第一表面上。
12.根據(jù)權(quán)利要求9-11中任一項(xiàng)所述半導(dǎo)體裝置的制法，其特征在于該導(dǎo)線(xiàn)包括分別電性連接該第一基板的第一表面與該半導(dǎo)體芯片的第一表面、該半導(dǎo)體芯片的第一表面與該第二基板的第一表面、以及該第一基板的第一表面與該第二基板的第一表面的導(dǎo)線(xiàn)。
13.根據(jù)權(quán)利要求9-11中任一項(xiàng)所述的半導(dǎo)體裝置的制法，其特征在于該導(dǎo)線(xiàn)包括分別電性連接該第一基板的第一表面與該半導(dǎo)體芯片的第一表面、以及該半導(dǎo)體芯片的第一表面與該第二基板的第一表面的導(dǎo)線(xiàn)。
14.根據(jù)權(quán)利要求9-11項(xiàng)中任一項(xiàng)所述的半導(dǎo)體裝置的制法，其特征在于該導(dǎo)線(xiàn)包括分別電性連接該第一基板的第一表面與該第二基板的第一表面、以及該半導(dǎo)體芯片的第一表面與該第二基板的第一表面的導(dǎo)線(xiàn)。
15.根據(jù)權(quán)利要求9-11項(xiàng)中任一項(xiàng)所述的半導(dǎo)體裝置的制法，其特征在于該電子元件為無(wú)源元件。
16.根據(jù)權(quán)利要求9-11項(xiàng)中任一項(xiàng)所述的半導(dǎo)體裝置的制法，其特征在于該電子元件是以回熔焊接方式焊設(shè)于該第一基板的第一表面上。
17.一種半導(dǎo)體裝置，包括具有第一表面及第二表面的電子元件；具有第一表面及第二表面的基板，該電子元件的第二表面電性連接于該基板的第一表面上；具有第一表面及第二表面的半導(dǎo)體芯片，該載置有該電子元件的基板的第二表面接置于該半導(dǎo)體芯片的第一表面上；供該半導(dǎo)體芯片的第二表面接置的芯片座；配置于該半導(dǎo)體芯片周緣的多個(gè)導(dǎo)腳；電性連接該半導(dǎo)體芯片的第一表面、該基板的第一表面、以及該導(dǎo)腳內(nèi)端的多條導(dǎo)線(xiàn)；以及被覆住該電子元件、該基板、該半導(dǎo)體芯片、該芯片座、該導(dǎo)線(xiàn)、以及該導(dǎo)腳內(nèi)側(cè)部份的封裝膠體。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于該電子元件為無(wú)源元件。
19.根據(jù)權(quán)利要求17或18所述的半導(dǎo)體裝置，其特征在于該電子元件是以回熔焊接方式焊設(shè)于該基板的第一表面上。
全文摘要
一種半導(dǎo)體裝置及其制法，是由預(yù)先將電子元件電性接置于第一基板上，又將此第一基板接置于半導(dǎo)體芯片或第二基板上，并在半導(dǎo)體芯片接置于第二基板上后，電性連接第一基板、第二基板與芯片，其后再經(jīng)過(guò)模壓、植球及切單等工藝即可完成，可有效避免焊線(xiàn)短路，且無(wú)須改變基板設(shè)計(jì)、無(wú)須使用細(xì)微間隙電路圖案布局以及成本昂貴的電子元件整合板的具電子元件的半導(dǎo)體裝置。
文檔編號(hào)H01L21/50GK1428852SQ0114481
公開(kāi)日2003年7月9日 申請(qǐng)日期2001年12月26日 優(yōu)先權(quán)日2001年12月26日
發(fā)明者廖致欽, 普翰屏, 黃建屏 申請(qǐng)人:矽品精密工業(yè)股份有限公司