專利名稱:半導體芯片的封裝件的制作方法
技術領域:
本發(fā)明涉及一種半導體芯片,特別是一種將電容嵌入芯片表面的半導體芯片的封裝件,以提高半導體芯片的電性能。
背景技術:
隨著半導體工藝技術的發(fā)展,在一個集成電路內往往內建有數(shù)十萬甚至數(shù)百萬個晶體管。若這些晶體管同時處于工作狀態(tài),例如同時開啟或同時關閉,則將對電源供應造成瞬間的脈沖效應和噪聲,會使得集成電路的運算結果處于一種不確定狀態(tài)。
為解決電源的穩(wěn)壓及噪聲問題,現(xiàn)有的方法是在連接集成電路的電路板上加入數(shù)個電容器。如圖1所示,其為其中塑料球陣列封裝件的立體圖,該球陣列封裝元件11固定在一個電路板13上,而在該球陣列封裝元件11的四周設置數(shù)個外接式電容器12。各外接電容器12電連接至球陣列封裝元件11的電源平面及接地平面,以消除電源平面及接地平面之間的電噪聲信號。但,該方法將造成高成本及面積大的缺點。
在中國臺灣專利公告號445556,標題為“降低噪聲信號的球陣列封裝裝置”的專利說明書內公開了一個利用半導體封裝技術將數(shù)個內接式電容23直接或經由一個導通孔電連接至電源平面25及接地平面24,如圖2所示,以有效達到穩(wěn)壓及過濾電噪聲的功能。但,上述方式中的電容23和芯片間仍有一段距離,對于高速運算的芯片而言,仍存在噪聲和電壓降等電性能問題。
一個美國專利第6,285,070號公開了一種將電容器形成在半導體芯片表面的工藝技術。利用該專利所公開的技術,電容器可直接生成在芯片上而形成芯片的一層。但是,該專利僅能使用芯片級(die-level)的電容器,其電容值大約只有幾百個微微法拉(picoFarad),相較之下,其使用范圍相當有限。
由于半導體芯片的運算速度愈來愈快,且工作電壓愈來愈低,因此,如何穩(wěn)定工作電壓及有效控制噪聲已成為一項非常重要的課題。
發(fā)明內容本發(fā)明的主要目的在于提供一種噪聲小及電壓降低可內嵌電容于芯片的半導體芯片的封裝件。
為達到上述目的,本發(fā)明采取如下技術措施本發(fā)明的本發(fā)明的一種半導體芯片的封裝件,包括一個襯底及一個設在襯底上的芯片;芯片上設有至少一個電源線和接地線;芯片的表面上設置有至少一個電容,電容電連接至電源線和接地線。
其中,所述電容的容量為微法拉級以上。
其中,所述電容以導電膠固著在所述芯片表面。
其中,所述電容以焊錫方式固著在所述芯片表面。
其中,所述襯底和芯片以連接線或覆晶接合的方式中之一電連接。
本發(fā)明的另一種半導體芯片的封裝件,包括一個襯底及一個設在襯底上的芯片;芯片上設有至少一個電源線和接地線;還包括一個置在芯片上的承載座;至少一個電容設置在承載座上,且電連接至電源線和接地線。
其中,所述承載座由可彎曲的材料或硬質材料制成。
其中,所述電容的容量在微法拉級以上。
其中,所述電容中有至少一個電容設在所述承載座上。
其中,所述襯底和芯片以連線或覆晶接合的方式中之一電連接。
與現(xiàn)有技術相比,本發(fā)明半導體芯片的封裝件具有如下效果本發(fā)明的內嵌電容于芯片的封裝件,可避免現(xiàn)有技術中的外部電容需經由芯片的輸入輸出墊才可以電連接至芯片內的電源線和接地線,因此,本芯片的封裝件整體導通路徑較短,可避免電壓降的問題。此外,本發(fā)明的電容可使用微法拉級以上的電容值,而不像現(xiàn)有技術那樣,因受工藝技術的限制而無法制造出較大容量的電容,本發(fā)明可以有效地過濾電噪聲。
具體說明如下(1)可提高產品電性能本發(fā)明的電容直接嵌入于芯片表面,與芯片的電源線和接地線間的距離最短,故可解決長久以來的電壓降和噪聲等問題。本發(fā)明的一實驗結果是利用1.8伏特電壓,3.6瓦特功率,且以8對電容連接電源線33和接地線34。依量測結果顯示,本發(fā)明的內嵌電容于芯片的封裝件約可降低45%的電源噪聲。
(2)可節(jié)省主機板或集成電路襯底的使用空間由于本發(fā)明將數(shù)個電容妥善地設置在芯片的表面,因此,可省略掉設置電容在主機板或集成電路襯底上的步驟。本發(fā)明不僅可提高主機板或集成電路襯底表面的使用空間,亦可有效地減少主機板或襯底的制造步驟。
圖1現(xiàn)有塑料球陣列封裝件的立體示意圖;圖2現(xiàn)有內嵌電容襯底的俯視圖;圖3本發(fā)明半導體芯片的封裝件第一實施例的立體示意圖;圖4本發(fā)明的第二實施例的立體示意圖。
具體實施方式
結合附圖及實施例對本發(fā)明的結構特征詳細說明如下如圖3所示,其為本發(fā)明半導體芯片的封裝件第一實施例的立體示意圖,其中,封裝件30包括一個襯底36、一個芯片32及數(shù)個內嵌于芯片32上的電容31。襯底36作為一承載芯片32的載具,其可以使用于一球陣列封裝或由一導線架(leadframe)作等效置換,本發(fā)明對此并未做任何限制。該數(shù)個電容31以導電膠或焊錫等可導電的接著方式固定在芯片32表面電路布局(layout)的電源線(Vdd)33(25)和接地線(Vss)34之間。換言之,現(xiàn)有技藝的外部電容是置于芯片32的外部,需經由輸入輸出墊才可以電連接至電源線33和接地線34,因此,整體的導通路徑較長,而造成電壓降。相對地,本發(fā)明是直接將數(shù)個電容31固定在芯片32表面的電源線33和接地線34之間,其導通路徑最短,故可有效地降低電壓降。此外,在本實施例中,電容可使用微法拉級以上的電容值,不像現(xiàn)有技術那樣,因受制造工藝的限制,而無法制造出容量較大的電容,因此,本發(fā)明可以有效地過濾電流中的噪聲。
電容31的尺寸,若使用的封裝件為裸晶形式,則固著在芯片32上的電容31的尺寸彈性較大,以不影響芯片32連接線區(qū)域為原則,并且可以置放在電源線33和接地線34之間。但是,若使用的封裝件需封膠,則電容的尺寸就需配合封膠的高度。尤其是在現(xiàn)今講求產品輕薄短小的趨勢下,薄形封裝(整體元件高度小于1mm)相當盛行,在此情況下,需注意使用電容的尺寸。另外,本發(fā)明可使用于傳統(tǒng)的平板式封裝(Quad Flat Package)、球陣列封裝(BGA)、板上芯片封裝(Chip on board)或覆晶封裝(Flip chip),本發(fā)明對此并未作任何限制。
如圖4所示,其為本發(fā)明封裝件40第二實施例的立體圖,其中,本實施例中的數(shù)個電容41并非直接安置在芯片42的表面,而是先以并聯(lián)方式設置于一個承載座48上,承載座48由可彎曲的材料制成或由硬質材料制成,如載板(carrier board)。將承載座48固著在芯片42表面,并經由預留的線路再電連接至電源線(Vdd)44和接地線(Vss)45。由于數(shù)個電容41可預先在承載座48上作電路配置,例如,以并聯(lián)方式增加電容值,因此,在使用上將更具彈性。此外,本實施例的承載座48可在不影響芯片電路配置的情形下,設置在芯片42的上表面或下表面,這樣的配置方式可更方便地設計整體封裝件40。
上述內容是利用實施例說明本發(fā)明的技術特征,并非用于限制本發(fā)明的保護范圍,即使有人在本發(fā)明構思的基礎上稍作變動,仍應屬于本發(fā)明的保護范圍內。
權利要求
1.一種半導體芯片的封裝件,包括一個襯底及一個設在襯底上的芯片;芯片上設有至少一個電源線和接地線;其特征在于芯片的表面上設置有至少一個電容,電容電連接至電源線和接地線。
2.根據權利要求1所述的封裝件,其特征在于,所述電容的容量為微法拉級以上。
3.根據權利要求1所述的封裝件,其特征在于,所述電容以導電膠固著在所述芯片表面。
4.根據權利要求1所述的封裝件,其特征在于,所述電容以焊錫方式固著在所述芯片表面。
5.根據權利要求1所述的封裝件,其特征在于,所述襯底和芯片以連接線或覆晶接合的方式中之一電連接。
6.一種半導體芯片的封裝件,包括一個襯底及一個設在襯底上的芯片;芯片上設有至少一個電源線和接地線;其特征在于,還包括一個置在芯片上的承載座;至少一個電容設置在承載座上,且電連接至電源線和接地線。
7.根據權利要求6所述的封裝件,其特征在于,所述承載座由可彎曲的材料制成。
8.根據權利要求6所述的封裝件,其特征在于,所述承載座由硬質材料制成。
9.根據權利要求6所述的封裝件,其特征在于,所述電容的容量在微法拉級以上。
10.根據權利要求6所述的封裝件,其特征在于,所述電容中有至少一個電容電連接在所述承載座上。
11.根據權利要求6所述的封裝件,其特征在于,所述襯底和芯片連線或覆晶接合的方式中之一電連接。
全文摘要
一種半導體芯片的封裝件,包括一個襯底及一個設在襯底上的芯片;芯片上設有至少一個電源線和接地線;芯片的表面上設置有至少一個電容,電容電連接至電源線和接地線;電容的容量為微法拉級以上;電容以導電膠或以焊錫固著在所述芯片表面;導通路徑較短,故可避免電壓降。并可有效地過濾噪聲信號。
文檔編號H01L23/00GK1428856SQ0114520
公開日2003年7月9日 申請日期2001年12月27日 優(yōu)先權日2001年12月27日
發(fā)明者林蔚峰, 吳明園, 吳忠儒 申請人:矽統(tǒng)科技股份有限公司