專利名稱：信息處理結(jié)構(gòu)體的制作方法
技術(shù)領域：
本發(fā)明涉及例如利用10nm至0.3nm左右的納米級電子結(jié)構(gòu)體進行信息處理的信息處理結(jié)構(gòu)體，特別是涉及利用單電子動作檢測圖形的相似性的信息處理結(jié)構(gòu)體。
從而，通過把電子能夠直接穿過的能量勢壘(以下稱為隧道結(jié))與電子不能夠直接穿過的勢壘的結(jié)(以下稱為電容結(jié))組合起來，制做由電子能夠存在的微小導電體或者微小半導體構(gòu)成的微小區(qū)域(以下稱為量子點)，進而通過把這樣的量子點組合起來，能夠構(gòu)成電子結(jié)構(gòu)體。上述量子點眾所周知，例如能夠通過基于甲硅烷的減壓CVD的硅量子點的自組織化形成方法而形成(參照Mat.Res.Soc.Symp.Proc.452(1997)243，“通過低壓化學氣相淀積自組裝生成硅量子點(Self-Assembling Formation of Silicon Quantum Dots by LowPressure Chemical Vapor Deposition)”)。
由這樣的電子結(jié)構(gòu)體得到的電子器件通過一個電子的移動能夠進行器件動作。這樣的電子結(jié)構(gòu)體被稱為所謂的單電子器件，現(xiàn)在已經(jīng)提出了利用單電子器件的各種單電子電路。例如，作為單電子器件，能夠構(gòu)成與CMOSFET類似的互補型晶體管，還已經(jīng)提出了使用這種互補型晶體管的單電子邏輯電路(參照1992年，J.R.Tucker“基于庫侖阻斷現(xiàn)象的互補數(shù)字邏輯(Complementary Digital LogicBased on the Coulomb Blockade)”，J.Appl.Phys.，vol.72，No.9，pp.4399-4413)。
但是，這樣的單電子邏輯電路以往只是提出了把隧道結(jié)與電容器組合起來的電路圖水平的電路結(jié)構(gòu)，還幾乎沒有進行作為實際電路的實現(xiàn)形態(tài)，即作為結(jié)構(gòu)體的方案。
另外，關于存儲器，提出了把以往浮置柵極結(jié)構(gòu)微細化的「量子點浮置柵極存儲器結(jié)構(gòu)」，進而進行了嘗試，但是，還沒有進行用于實現(xiàn)邏輯的信息處理的電路實現(xiàn)形態(tài)，即作為結(jié)構(gòu)體的方案。
作為重要的信息處理之一，有檢測2個圖形的相似性的處理。這是可以在聯(lián)想存儲器或矢量量化、運動預測等圖形識別或者數(shù)據(jù)壓縮等大范圍的信息處理中利用的基本處理。
在這樣的處理中，有作為表示數(shù)字圖形相似性的指標的「漢明距離」。這是用數(shù)字圖形相互之間不同的比特數(shù)定義的，比特數(shù)越小，則漢明距離越小，2個圖形的相似性越高，可以說2個圖形相似了。這里，該漢明距離例如可以通過對于數(shù)字圖形的各個比特計算“異”(XOR)、把成為1的加以綜合來進行計算。
如

圖14(A)所示，把由2個隧道結(jié)1以及2構(gòu)成的單電子晶體管(以下稱為SET)與電容器Co(例如500aF)組合的電路示出基于上述庫侖阻斷現(xiàn)象的非單調(diào)特性(參照應用物理第66卷第2號(1997)P.100)，由此，在2個隧道結(jié)1以及2的中點，即，SET的孤立節(jié)點3上分別經(jīng)過電容器輸入了電壓Va、Vb時，根據(jù)Va、Vb的H電平或者L電平的組合，示出圖14(B)所示的輸出電壓Vco的時間特性。利用這樣的特性，提出了通過1個SET與電容器Co的組合，實現(xiàn)XNOR(異非)門的單電子邏輯電路(1998年T.YAMANAKA等“利用單電子器件的隨機相關存儲器及其在數(shù)字模式關聯(lián)上的應用(A Stochastic Associative Memory Using Single-ElectronDevices and Its Application to Digit Pattern Association )”，in Ext.Abs.of Int.Conf.on Solid State Devices andMaterials，pp.190-191，Hiroshima，Sept.1998)。
圖15所示的單電子邏輯電路是在電源Vdd與電容器Co之間并聯(lián)連接2個上述SET，Va、Vb的翻轉(zhuǎn)電壓也同時輸入的所謂互補型結(jié)構(gòu)。準備與數(shù)字圖形的比特數(shù)相等個數(shù)的該單電子邏輯電路，在通過把它們與共同的電容器(Co)連接而構(gòu)成的數(shù)字圖形的比特比較器(參照圖16)中，把Va作為要進行比較的數(shù)字圖形的比特電壓，把Vb作為要進行比較的數(shù)字圖形的比特電壓，由此，在比特一致(Va＝Vb)的SET對中，電子從電容器Co向電源Vdd移動，如在圖15(B)中所示，通過電容器電位Vco上升，一致的比特數(shù)越多則電容器電位Vco越迅速地上升。從而，通過調(diào)查電位上升的過渡變化，能夠了解相對的漢明距離的大小?，F(xiàn)在已經(jīng)提出了基于這樣結(jié)構(gòu)的數(shù)字圖形的比特比較器。
另外，由于用單電子器件構(gòu)成的電路概率地進行動作，因此通過反過來積極地利用該概率，已知能夠?qū)崿F(xiàn)在現(xiàn)有的CMOS電路中難以實現(xiàn)的智能處理(參照上述1998年山中等，以及1998年，M.Saen等“利用單電子器件的隨機相關存儲器(A Stochastic AssociativeMemory Using Single-Electronic Devices)”IEICE Trans.Electron.，vol.E81-C，No.1，pp30-35，1998)。
但是，這樣的單電子邏輯電路并沒有提出實際上制做什么樣的結(jié)構(gòu)體。
另外，由于隨著時間的經(jīng)過，電容器Co的電位Vco不依賴于漢明距離而成為一定，因此存在著在穩(wěn)定狀態(tài)下不能夠測定漢明距離這樣的問題。
另外，使用現(xiàn)存的CMOS邏輯電路的結(jié)構(gòu)格式制做單電子邏輯電路，則原理上存在以下致命的問題。
即，第1，由于在單電子電路的動作中作為基本的隧道現(xiàn)象是概率性的，因此為了使動作確定需要比較長的時間，動作速度緩慢。從而，在使用CMOS邏輯電路的結(jié)構(gòu)格式的單電子邏輯電路中，與現(xiàn)有的CMOS電路相比較動作速度緩慢，沒有優(yōu)越性。
第2，如果一個電子的靜電能量不充分大于熱能，則不能夠得到穩(wěn)定的單電子動作，因此為了在室溫下使單電子邏輯電路動作，需要實現(xiàn)極小的電容，例如，為了使在室溫下1010個門以上的超大規(guī)模電路在長達10年左右的長時間內(nèi)沒有錯誤地進行動作，必須實現(xiàn)10-20F級的電容(S.Shimano，K.Masu，and K.Tsubouchi，“基于Eb/Eo-比特錯誤率特性的單電子晶體管電路的可靠性(Reliability ofSingle Electro Transistor Circuit Based on Eb/No-Bit ErrorRateCharacteristics)”JPN.J.Appl.Phys.，vol.38，pp.403-405，1999)。
從而，為了實現(xiàn)這樣的小電容，需要原子級以下的結(jié)構(gòu)體，這在實際上是不能夠?qū)崿F(xiàn)的。
第3，在點的周圍不可避免地存在的雜質(zhì)或者電荷陷入界面能級中，由此，存在著由該被陷入的電荷在點中感應出電荷的所謂「偏置電荷」或者「基底電荷」，為此存在著不能夠?qū)崿F(xiàn)理想的單電子動作這樣的問題。
鑒于以上各點，本發(fā)明的目的在于提供在室溫下，通過單電子動作，能夠得到高速穩(wěn)定動作的基于單電子電路的信息處理結(jié)構(gòu)體。
另外，如果依據(jù)本發(fā)明第2結(jié)構(gòu)，則信息處理結(jié)構(gòu)體是在微細的MOSFTP的柵極電極的正上方，形成由納米級大小的多個微小導電體或者微小半導體構(gòu)成的第1量子點，同時，在各個第1量子點與柵極電極之間構(gòu)成由電子或者空穴構(gòu)成的電荷載體能夠直接穿過的能量勢壘，利用在各個第1量子點與柵極電極之間移動的電荷載體的總數(shù)來表示信息，通過以下方法來達到上述的目的設置與各個第1量子點接觸而與柵極電極不接觸的至少由3個第2量子點構(gòu)成的量子點列，同時，設置與該電量子點列的兩個端部接觸，輸入信息的信息電極，在各個第1量子點與上述量子點列之間以及在量子點列與信息電極之間，以電荷載體不能夠移動的電容結(jié)耦合，根據(jù)由信息電極決定的電位，改變量子點列中的電荷載體的位置分布，由此控制第1量子點與柵極電極之間電荷載體的移動。
本發(fā)明的信息處理結(jié)構(gòu)體最好是第1量子點由多個量子點列構(gòu)成。
本發(fā)明的信息處理結(jié)構(gòu)體最好是信息電極至少由一個第3量子點構(gòu)成，利用存儲在第3量子點中的電荷載體的個數(shù)來表示信息。
本發(fā)明的信息處理結(jié)構(gòu)體最好設置第2電源電極，使之與信息電極接觸，在該信息電極與第2電源電極之間構(gòu)成電荷載體能夠直接穿過的能量勢壘，電荷載體利用加入在該能量勢壘上的電壓或者光能在信息電極與第2電源電極之間移動。
另外，如果依據(jù)本發(fā)明的第3結(jié)構(gòu)，則通過具有以下特征的信息處理結(jié)構(gòu)體來達到上述的目的該信息處理結(jié)構(gòu)體的特征在于排列由多個微小導電體或者微小半導體構(gòu)成的量子點，在量子點排列的量子點之間形成電荷載體能夠直接穿過的能量勢壘，與量子點排列兩端的量子點接觸形成信息電極，信息電極與量子點排列兩端的量子點以電荷載體不能夠移動的電容結(jié)耦合，與位于量子點排列中心的量子點接觸形成電源電極，在位于電源電極與量子點排列中心的量子點之間以電荷載體不能夠移動的電容結(jié)耦合，在電源電極上加入電壓、使得量子點排列的電位分布以位于量子點排列中心的量子點為中心而形成波谷，設置在位于量子點排列中心的量子點上的電荷載體根據(jù)兩端的信息電極的電壓、利用熱波動向兩端的信息電極的某一方移動或者不移動。
如果依據(jù)上述第1結(jié)構(gòu)，利用由形成在MOSFET的柵極電極上的各個量子點和信息電極、電源電極構(gòu)成的單電子電路進行并行信息處理，通過把處理結(jié)果作為MOSFET的漏極電流取出，能夠由MOSFET綜合各個單電子電路的處理結(jié)果，進行宏信息處理。從而，能夠在一個MOSFET上進行多比特圖形的相似性計算。
這種情況下，由于各個單電子電路的功耗極低，同時，顯示出極高的集成性，因此能夠進行超并行動作，作為電路總體可以得到高速的處理速度。
另外，通過多個量子點的并行動作，不是進行嚴密的動作，而是進行概率的動作，因此即使在室溫下也能夠充分進行動作。
進而，通過多個量子點的并行動作，利用冗余結(jié)構(gòu)以及多數(shù)邏輯，作為電路總體能夠盡可能抑制偏置電荷的影響。
這種情況下，由于電源電極以及信息電極可對多個量子點共同提供同一的輸入信號，因此，由于與量子點的大小相比即使較大都行，故能夠利用以往的光刻布線來構(gòu)成。
另外，如果依據(jù)上述第2結(jié)構(gòu)，則與第1結(jié)構(gòu)同樣進行動作，同時，相似性(漢明距離)作為穩(wěn)定狀態(tài)的電荷載體的個數(shù)，能夠更明確地定量。
如果依據(jù)上述第3結(jié)構(gòu)，則能夠謀求提高動作溫度，即使在室溫下也能夠充分動作。
設置第2電源電極，使之與信息電極接觸，在該信息電極與第2電源電極之間構(gòu)成電荷載體能夠直接穿過的能量勢壘，電荷載體利用加入到該能量勢壘的電壓或者光能在信息電極與第2電源電極之間移動時，借助上述電壓或者光能的輔助，通過由信息電極放置、保存電荷載體，對于信息電極能夠容易地輸入信息。
圖1示出本發(fā)明的信息處理結(jié)構(gòu)體第1實施形態(tài)的結(jié)構(gòu)，(A)是概略斜視圖，(B)是剖面圖。
圖2示出包含圖1的信息處理結(jié)構(gòu)體的1對量子點的單電子電路的等效電路。
圖3示出本發(fā)明的信息處理結(jié)構(gòu)體第2實施形態(tài)的結(jié)構(gòu)，(A)是概略斜視圖，(B)是剖面圖。
圖4是示出圖3的信息處理結(jié)構(gòu)體中字長與電容器所需容量之的關系的曲線圖。
圖5是示出圖3的信息處理結(jié)構(gòu)體結(jié)構(gòu)的等效電路。
圖6是示出圖3的信息處理結(jié)構(gòu)體的動作原理的概略圖。
圖7示出圖3的信息處理結(jié)構(gòu)體的變形例的結(jié)構(gòu)，(A)是概略斜視圖，(B)是剖面圖。
圖8是示出圖7的信息處理結(jié)構(gòu)體結(jié)構(gòu)的等效電路。
圖9是示出本發(fā)明的信息處理結(jié)構(gòu)體第3實施形態(tài)的等效電路。
圖10是圖示地示出圖9的信息處理結(jié)構(gòu)體的概略圖。
圖11是示出圖9的信息處理結(jié)構(gòu)體的工作原理的概略圖。
圖12是示出圖9的信息處理結(jié)構(gòu)體中的勢壘的曲線圖。
圖13是示出圖9的信息處理結(jié)構(gòu)體的動作模擬的曲線圖。
圖14示出單電子晶體管的結(jié)構(gòu)，(A)是電路圖，(B)是示出動作的曲線圖。
圖15示出單電子晶體管對的邏輯電路的結(jié)構(gòu)，(A)是電路圖，(B)是示出動作的曲線圖。
圖16是示出把多個圖15的單電子晶體管對組合起來的單電子邏輯電路的概略圖。
圖1以及圖2示出本發(fā)明的信息處理結(jié)構(gòu)體的第1實施形態(tài)。
圖1中，信息處理結(jié)構(gòu)體10由形成在MOSFET11的柵極電極12的正上方的10nm至0.3nm大小的多個量子點13；從上方與各個量子點13接觸那樣形成在量子點13上的電源電極14；以及對于各個量子點13分別從兩側(cè)接觸那樣形成的信息電極15構(gòu)成。
各個量子點13沿著柵極電極12排成一列，例如是通過自組織化形成法形成的微小導電體或者微小半導體，相當于SET的孤立節(jié)點。
進而，各個量子點13對于柵極電極12構(gòu)成隧道結(jié)。另外，MOSFET11的柵極電容相當于上述的電容器Co。
上述電源電極14在圖示的情況下，形成片形使得從上方與所有的量子點13接觸，對于各個量子點13構(gòu)成隧道結(jié)。進而，對上述電源電極14供給電源電壓Vdd。
上述信息電極15由位于各個量子點13一側(cè)的接受輸入圖形的第1信息電極15a(Va)和位于另一側(cè)的接受參考圖形的第2信息電極15b(Vi)構(gòu)成，每一個都通過電容結(jié)對于量子點13進行耦合。
這種情況下，信息電極15例如通過基于光刻的布線圖形構(gòu)成，但也可以通過存儲電荷的量子點構(gòu)成。
進而，由于同一的輸入信號也可以共同地輸入到多個量子點13，因此與量子點13的大小相比較，信息電極15的布線圖形粗，或者其量子點大。
這樣，一對量子點13與兩對信息電極15a、15b一起構(gòu)成SET對，構(gòu)成圖2所示的等效電路。成為與圖15所示的單電子邏輯電路相同的結(jié)構(gòu)。
本發(fā)明的信息處理結(jié)構(gòu)體10如以上那樣構(gòu)成，在各個SET對中，在一對信息電極15a、15b上接受要進行比較的兩個數(shù)字圖形的各比特的輸入電壓Va、Vi，在另一對信息電極15a、15b上接受Va、Vi的翻轉(zhuǎn)電壓，由此，與圖15的單電子邏輯電路相同地進行信息處理，其結(jié)果電容器Co的電位Vco上升，進而作為MOSFET的漏極電流取出。
由此，與圖15所示的單電子邏輯電路相同，要進行比較的兩個數(shù)字圖形的相似性越大，則漢明距離越小，電容器Co的電位上升越快，因此根據(jù)其上升速度的比較能夠相對地決定漢明距離。
這種情況下，由于各個SET對的功耗極低，同時顯示出極高的集成性，因此通過進行超并行動作，作為電路總體可以得到高速的處理速度。
進而，通過多個量子點13的并行動作，利用冗余結(jié)構(gòu)以及多數(shù)邏輯，作為電路總體能夠盡可能抑制偏置電荷的影響。
這里，電源電極14例如可利用以往的光刻布線來構(gòu)成，因此能夠更簡單地以低成本形成并行結(jié)構(gòu)或者冗余結(jié)構(gòu)。
進而，在信息電極15由量子點構(gòu)成的情況下，由于信息電極15可以保持電子，因此能夠使信息存儲在信息電極15自身中，從而不需要對于信息電極15設置存儲信息的裝置。
其次，說明本發(fā)明的信息處理結(jié)構(gòu)體的第2實施形態(tài)。
圖3至圖6示出本發(fā)明的信息處理結(jié)構(gòu)體的第2實施形態(tài)。圖3中，信息處理結(jié)構(gòu)體20由形成在MOSFET11的柵極電極12正上方的多個量子點13；由從上方與各個量子點13接觸那樣形成在量子點13上的3個第2量子點12a組成的量子點列21；從上方與該量子點列21接觸那樣形成在量子點列21上的電源電極14；以及對于各個量子點列21兩端的第2量子點21a分別從兩側(cè)接觸那樣形成的作為信息電極的量子點22構(gòu)成。
另外，在與圖1所示的信息處理結(jié)構(gòu)體10中的構(gòu)成要素相同的構(gòu)成要素上標注相同的符號，省略其說明。
上述量子點列21中，在各個第2量子點21a之間構(gòu)成隧道結(jié)，同時，在兩端的第2量子點21a與信息電極22之間，而且在第2量子點21a與電源電極14之間，構(gòu)成電容結(jié)。
信息電極22分別設置在量子點列21的兩端，同時分別由量子點構(gòu)成。
這里，圖4是根據(jù)蒙特卡羅模擬法，把量子點的寄生電容也作為參數(shù)，計算該單電子邏輯電路為了進行動作所需要的上述電容器Co的容量范圍的圖。如圖4所示，由于在10-15F級下也能夠進行動作，因此作為MOSFET11，能夠利用柵極長度10nm級的微細MOSFET。
在這樣構(gòu)成的信息處理結(jié)構(gòu)體20中，一個量子點13與一組量子點列21、一對信息電極22一起，構(gòu)成圖5所示的等效電路。
而且，如圖6所示，在上述量子點列21的第2量子點21a(圖示的情況下，是中央的量子點21a)上放置電子eM。這可以通過在電源電極14上加入高電壓，例如利用福勒·諾德海姆·隧道現(xiàn)象，把電子提供給該量子點21a進行。
另外，在量子點列21的外側(cè)，還可以設置電容耦合的第2電源電極(未圖示)，在該第2電源電極上加入高電壓，同樣利用福勒·諾德海姆·隧道現(xiàn)象，把電子提供到該量子點21a。這種情況下，還可以在該部分上照射光，通過光能的輔助，使電子穿過。
如果這樣做，則不需要單獨配置用于放置電子的布線圖形，而且能夠直接使圖像數(shù)據(jù)等的數(shù)字圖形存儲在量子點中。
這里，在兩端的信息電極22的電位相等時，由于作用在電子eM上的庫侖力對稱，因此如圖6(B)所示，電子eM在中央的量子點21a穩(wěn)定。
與此相反，在兩個信息電極22的電位不相等時，如圖6(C)所示，電子eM脫離中央的量子點21a，移動并穩(wěn)定在某一個端部的量子點21a(圖示的情況是左端的量子點21a)。
由此，根據(jù)電子eM是否位于中央的量子點21a，能夠判斷2個信息電極22的數(shù)據(jù)是否相等。即，量子點列21成為作為判斷點列實現(xiàn)異邏輯。
這樣，在量子點列21中，通過電子eM根據(jù)2個信息電極22的電位而移動，能夠利用位于量子點13的電子eR檢測該電子eM。
即，如圖5所示，在電子eM位于量子點列21的中央的第2量子點21a時，量子點13的電子eM利用庫侖排斥力穿過電容器Co。由此，信息處理結(jié)構(gòu)體20實現(xiàn)比特比較器，即異邏輯(XOR)，與圖1的信息處理結(jié)構(gòu)體10的情況相同，通過共用電容器Co、把多個比特比較器連接，在電容器Co中存儲對應于漢明距離的個數(shù)的電子，能夠?qū)⑵渥鳛镸OSFET的漏極電流取出。這種情況下，漢明距離通過電容器Co的穩(wěn)定狀態(tài)作為電子的個數(shù)來檢測，因此能夠表示正確的漢明距離。
另外，經(jīng)過電容結(jié)對電子eM存在的量子點13加入偏置電壓，通過適當?shù)卣{(diào)整該偏置電壓使移動了的電子返回到電容器Co，來進行初始化。
在圖3所示的信息處理結(jié)構(gòu)體20中，與量子點列21的中央的第2量子點21a相對，設置量子點13，而也可以如圖7所示，對于量子點列21兩端的第2量子點21a，設置2個量子點13使得分別相對，在中央的第2量子點21a放置電子eM。這種情況下，2個量子點13與一組量子點列21一對信息電極22一起構(gòu)成圖8所示的等效電路。
如果依據(jù)這樣的結(jié)構(gòu)，則同樣在量子點列21中，通過電子eM根據(jù)2個信息電極22的電位而移動，能夠利用放置在量子點13的電子eR檢測該電子eM。
即，如圖8所示，在電子eM不位于量子點列21的中央的第2量子點21a的情況下，任何一方的量子點13的電子eR利用位于與其相對的第2量子點21a的電子eM之間的庫侖排斥力穿過電容器Co。由此，通過信息處理結(jié)構(gòu)體20實現(xiàn)比特比較器即實現(xiàn)異非(XNOR)，同樣，通過共用電容器Co、連接多個比特比較器，在電容器Co中存儲對應于漢明距離的個數(shù)的電子，可將其作為MOSFET的漏極電流取出。
其次，說明本發(fā)明的信息處理結(jié)構(gòu)體的第3實施形態(tài)。
圖9至圖13示出本發(fā)明信息處理結(jié)構(gòu)體的最佳的第3實施形態(tài)。
圖9中，信息處理結(jié)構(gòu)體30與圖3所示的信息處理結(jié)構(gòu)體20相比較，結(jié)構(gòu)上的不同點在于把構(gòu)成量子點列21的第2量子點21a例如增加到11個，同時，利用由3個量子點31a組成的量子點列31來構(gòu)成量子點13，進而，量子點列21的中央的第2量子點21a通過電容結(jié)(C3)接地。如果通過量子點、量子點間的距離以及量子點與電極間的距離模式地示出該結(jié)構(gòu)，則信息處理結(jié)構(gòu)體30成為圖10所示的結(jié)構(gòu)。
如果依據(jù)這樣結(jié)構(gòu)的信息處理結(jié)構(gòu)體30，則通過適當?shù)卦O定信息電極22的電位，如圖11(A)所示，在量子點列21總體中構(gòu)成勢壘，使得在中央部分電勢稍低，在兩端電勢為最低。
從而，在雙方的信息電極22的電位相等時，根據(jù)這樣的勢壘，位于中央的電子滯留在中央而不能夠移動。當然，如果溫度上升并且經(jīng)過長時間，通過熱能的輔助，即通過熱波動，位于中央的電子能夠越過兩側(cè)的勢壘移動到兩端的量子點21a。
與此不同，在雙方的信息電極22的電位不同時，如圖11(B)所示，由于量子點列21的一側(cè)(圖示的情況是右側(cè))的端部附近的勢壘最低，并且一直到該處勢壘都在降低，因此位于中央的電子可以向右端的量子點21a移動。圖12示出對電子存在的量子點的位置與系統(tǒng)總體的能量的關系進行模擬的結(jié)果。
這樣，在室溫附近某個時間范圍內(nèi)觀察時，在信息電極22、22的電位相同時，電子位于量子點列的中央的量子點，在信息電極的電位不同時，電子位于量子點列的某一個端部的量子點。
從而，與圖3所示的信息處理結(jié)構(gòu)體20的情況相同，通過共用電容器Co，連接多個圖9的結(jié)構(gòu)，在作為MOSFET的柵極電容的電容器Co中存儲對應于漢明距離的個數(shù)的電子，能夠把其作為MOSFET的漏極電流取出。
這種情況下，信息處理結(jié)構(gòu)體30通過由多個量子點21a構(gòu)成量子點列21，能夠利用熱波動進行概率性的動作，由此，即使在室溫下也能夠充分地進行動作。
例如，如果把電容器Co的容量取為100aF，隧道電阻取為5MΩ，在10-6秒左右的時間范圍內(nèi)進行觀測，則如圖13的模擬結(jié)果所示那樣，在室溫(300K)下，能夠進行大致正常的XOR動作。
另外，這種情況下由于信息處理結(jié)構(gòu)體30進行概率性的動作，因此雖然沒有成為嚴密的XOR動作，但是通過求適當時間中的平均電位，能夠提高動作精度，同時通過積極地利用概率性的動作，還能夠進行在現(xiàn)有的CMOS電路中不能夠?qū)崿F(xiàn)的智能處理。
在上述的實施形態(tài)中，說明了根據(jù)信息電極的電位而移動的電荷載體是電子的情況，但是并不限定于此，作為電荷載體顯然也可以是空穴。
另外，本發(fā)明對于例示的實施例進行了說明，而在不脫離本發(fā)明的宗旨以及范圍的情況下，可以進行實施例中的各種變更、省略和添加。從而，本發(fā)明并不是限定于上述的實施例，而必須理解為包括根據(jù)在權(quán)利要求的范圍內(nèi)所述的要素規(guī)定的范圍及其均等范圍。
產(chǎn)業(yè)上的可用性如從以上的說明所理解的那樣，本發(fā)明的信息處理結(jié)構(gòu)體利用包含在MOSFET的柵極電極上形成的10nm至0.3nm級大小的量子點的單電子電路進行并行信息處理，通過把其處理結(jié)果作為MOSFET的漏極電流取出，能夠利用MOSFET綜合各個單電子電路的處理結(jié)果進行宏信息處理。從而，能夠在一個MOSFET上進行多比特圖形的相似性計算。
在第1實施形態(tài)中說明的本發(fā)明的信息處理結(jié)構(gòu)體能夠以簡單的結(jié)構(gòu)比較圖形的相似性。在第2實施形態(tài)中說明的本發(fā)明的信息處理結(jié)構(gòu)體與第1實施形態(tài)相比較雖然稍稍復雜，但是具有能夠把相似性(漢明距離)作為穩(wěn)定狀態(tài)的電子的個數(shù)明確地定量化的優(yōu)點。另外，在第3實施形態(tài)中說明的本發(fā)明的信息處理結(jié)構(gòu)體能夠謀求提高動作溫度，在室溫下也能進行動作。
如以上那樣，如果依據(jù)本發(fā)明，則由于功耗極低、同時顯示出極高的集成性，因此通過進行超并行動作可以得到高速的處理速度。進而，根據(jù)由多個量子點進行的并行動作，利用冗余結(jié)構(gòu)以及多數(shù)邏輯，作為電路總體能夠盡可能抑制偏置電荷的影響。從而，本發(fā)明的信息處理結(jié)構(gòu)體能夠應用在利用圖形的相似性進行信息處理的裝置或者基于神經(jīng)網(wǎng)絡的智能處理機·學習機，以及聯(lián)想處理裝置等中。
這樣，如果依據(jù)本發(fā)明，則提供在室溫下通過單電子動作可以得到高速穩(wěn)定的動作的基于極其出色的單電子電路的信息處理結(jié)構(gòu)體。
權(quán)利要求
1.一種信息處理結(jié)構(gòu)體，該信息處理結(jié)構(gòu)體是在MOSFET的柵極電極的正上方設置多個由納米級的微小導電體或者微小半導體構(gòu)成的量子點，在該量子點與上述柵極電極之間，形成由電子或者空穴構(gòu)成的電荷載體能夠直接穿過的能量勢壘，利用在上述量子點與上述柵極電極之間移動的電荷載體的總數(shù)來表示信息，特征在于具有與上述量子點接觸的1個電源電極以及輸入信息的至少2個信息電極，在上述量子點與上述電源電極之間形成電荷載體能夠直接穿過的能量勢壘，在上述量子點與上述信息電極之間以電荷載體不能夠移動的電容結(jié)耦合，電荷載體根據(jù)由上述信息電極決定的電位，利用庫侖阻斷現(xiàn)象通過上述量子點，在上述電源電極與上述柵極電極之間移動。
2.一種信息處理結(jié)構(gòu)體，該信息處理結(jié)構(gòu)體是在MOSFET的柵極電極的正上方形成由多個納米級大小的微小導電體或者微小半導體構(gòu)成的第1量子點，在上述第1量子點與上述柵極電極之間，構(gòu)成由電子或者空穴構(gòu)成的電荷載體能夠直接穿過的能量勢壘，利用在上述第1量子點與上述柵極電極之間移動的電荷載體的總數(shù)來表示信息，特征在于排列與上述第1量子點接觸而與上述柵極電極不接觸的至少由3個以上的微小導電體或者微小半導體構(gòu)成的第2量子點，形成與該第2量子點排列兩端的量子點接觸來表示信息的信息電極，在上述第1量子點與上述第2量子點排列之間以及在該第2量子點排列與上述信息電極之間，以電荷載體不能夠移動的電容結(jié)耦合，根據(jù)由上述信息電極決定的電位，改變上述第2量子點排列中電荷載體的位置分布，由此，控制在上述第1量子點與上述柵極電極之間電荷載體的移動。
3.如權(quán)利要求2所述的信息處理結(jié)構(gòu)體，特征在于上述第1量子點由多個量子點的列構(gòu)成，在該量子點列的量子點之間形成電荷載體能夠直接穿過的能量勢壘。
4.如權(quán)利要求1至3的任一項中所述的信息處理結(jié)構(gòu)體，特征在于上述信息電極由微小導電體或者微小半導體構(gòu)成的至少一個第3量子點構(gòu)成，利用在該第3量子點中存儲的電荷載體的個數(shù)來表示信息。
5.如權(quán)利要求1至4的任一項中所述的信息處理結(jié)構(gòu)體，特征在于與由上述第3量子點構(gòu)成的信息電極接觸形成第2電源電極，在上述信息電極與上述第2電源電極之間形成電荷載體能夠直接穿過的能量勢壘，電荷載體利用加入在該能量勢壘上的電壓或者光能，在上述信息電極與上述第2電源電極之間移動。
6.一種信息處理結(jié)構(gòu)體，特征在于形成排列了多個微小導電體或者微小半導體的第1量子點列，在該第1量子點列的量子點間形成電荷載體能夠直接穿過的能量勢壘，與上述第1量子點列兩端的量子點接觸至少形成2個第1信息電極，上述第1信息電極與上述量子點列兩端的量子點以電荷載體不能夠移動的電容結(jié)耦合，與位于上述第1量子點列中心的量子點接觸形成電源電極，在該電源電極與位于上述第1量子點列中心的量子點間，以電荷載體不能夠移動的電容結(jié)耦合，與位于上述第1量子點列中心的量子點接觸，形成排列了多個微小導電體或者微小半導體的第2量子點列，在該第2量子點列的另一端形成第2信息電極，在上述第2量子點列的量子點間以及在上述第2量子點列與上述第2信息電極之間形成電荷載體能夠直接穿過的能量勢壘，位于上述第1量子點列中心的量子點與上述第2量子點列一端的量子點以電荷載體不能夠移動的電容結(jié)耦合，在上述電源電極上加入電壓，使得上述第1量子點列的電位分布以位于上述第1量子點列中心的量子點為中心形成波谷，設置在位于上述第1量子點排列中心的量子點上的電荷載體根據(jù)由上述第1信息電極的電壓決定的電位分布、利用熱波動向上述第1信息電極的某一方移動或者不移動。
7.如權(quán)利要求6所述的信息處理結(jié)構(gòu)體，特征在于上述第2信息電極是MOSFET的柵極電極。
全文摘要
本發(fā)明是通過單電子動作可以得到高速穩(wěn)定的動作的基于單電子電路的信息處理結(jié)構(gòu)體,該信息處理結(jié)構(gòu)體在微細的MOSFET(11)的柵極電極(12)的正上方,形成納米級大小的多個量子點(13),在量子點與柵極電極之間構(gòu)成電子能夠直接穿過的能量勢壘,利用在量子點與柵極電極之間移動的電子的總數(shù)來表示信息,構(gòu)成為設置成電源的一個電源電極,使之與量子點接觸,在量子點與電源電極(14)之間構(gòu)成電子能夠直接穿過的能量勢壘,設置2個信息電極(15),使之與量子點接觸,量子點與信息電極進行電容耦合,電子根據(jù)由信息電極決定的電位,利用庫侖阻斷現(xiàn)象通過量子點,在電源電極與柵極電極之間移動。
文檔編號H01L29/06GK1366712SQ01801126
公開日2002年8月28日 申請日期2001年3月27日 優(yōu)先權(quán)日2000年4月28日
發(fā)明者森江隆, 巖田穆, 永田真, 山中登志夫, 松浦知宏 申請人:科學技術(shù)振興事業(yè)團