專利名稱：減少去除光阻所致缺點形成高品質多厚度氧化物層的方法
技術領域：
本發(fā)明涉及集成電路裝置領域及其制法。本發(fā)明尤其涉及形成高品質的多重厚度氧化物層于一硅晶圓基板上。
背景技術：
非依電性內存裝置(non-volatile memory device)目前廣用于需要于電源切斷后仍保有信息的電子組件。非依電性內存裝置包括只讀存儲器(ROM)、可程序只讀存儲器(PROM)、可抹消可程序只讀存儲器(EPROM)、和可電抹消可程序只讀存儲器(EEPROM)裝置。EEPROM與其它非依電性內存裝置的差異在于其可藉電性程序規(guī)劃也可藉電性抹消?？扉WEEPROM裝置類似EEPROM裝置之處在于其存儲單元可藉電性程序規(guī)劃也可藉電性抹消。但快閃EEPROM裝置致使該裝置內的全部存儲單元使用單一電流脈沖抹消。
高電壓電路組件如程序規(guī)劃和抹消晶體管通常是形成于一帶有相對厚的柵氧化物層的晶圓基板上。通常需要此種相對較厚的柵氧化物層以防于此種高電壓環(huán)境下的晶體管電路崩潰。它方面，較佳低電壓電路是使用相對薄的柵氧化物層實施于晶圓基板上。此種薄型柵氧化物層典型加快此種具有相對短的柵長度的電路組件的速度，以及薄型氧化物層典型提供較高操作速度。
此外，隨著處理技術之朝向愈來愈短的柵長度發(fā)展，希望更一進步縮小柵氧化物層厚度俾達成更高的操作速度。但有些含于此種集成電路裝置的電路組件無法擴充。
非依電性內存裝置例如快閃EEPROM要求形成快閃存儲單元，其包括隧道氧化物層于晶圓基板上。此種隧道氧化物層可比于晶圓基板上的高電壓氧化物層更薄。但此種隧道氧化物層通常無法以低電壓氧化物層的相同方式縮小厚度。此種快閃存儲單元若隧道氧化物層過薄，典型有顯著耐用性和數(shù)據(jù)留存性問題。
因此非依電性內存裝置通?？捎捎谕黄A基板上形成具有不同氧化物層厚度而獲益。隨著制程技術的朝向更小型電路組件維度發(fā)展，具有相對較厚的選擇柵氧化物層的晶體管可配合高電壓程序規(guī)劃和抹消操作；而具有相對較薄柵氧化物層的邏輯晶體管則可獲得速度優(yōu)勢。此外，快閃存儲單元的隧道氧化物層厚度可依據(jù)可靠性而做縮放，而與高和低電壓晶體管的柵維度和氧化物層厚度無關。
一種形成高品質的多重厚度氧化物層的方法涉及多重掩膜與多個氧化物層形成步驟。舉例言之，第一氧化物層通常為最厚的氧化物層初步生長于晶圓基板上。隨后一層光阻層形成于第一氧化物層上。藉將光阻通過掩膜而曝光而形成圖案于光阻層上。然后光阻經(jīng)顯像與去除而留下部分曝光后的氧化物層。隨后第一氧化物層經(jīng)蝕刻，而剩余光阻被去除。然后第二層氧化物層生長于晶圓基板上。第二氧化物層形成薄氧化物層于晶圓基板上；而較厚的氧化物層是藉組合第一與第二氧化物層形成。此種方法可重復而形成整個處理流程有各種不同厚度的額外氧化物層。
于光阻層顯像過程中與顯像后，氧化物層的未經(jīng)掩膜或曝光部分變成受污染。舉例言之，目測檢視無法偵測得的薄膜形成于氧化物層的曝光部上。此張薄膜可能是由光阻殘質例如干顯像劑和未溶解的光阻片所組成。如此，通常氧化物層的未經(jīng)掩膜部分須接受清潔或去除光阻處理俾去除光阻殘質。氧化物層的未經(jīng)掩膜或曝光部分通常于滾桶氣相處理(barrel asher)器或下游單一晶圓氣相處理(wafer asher)器使用氧、氧/氮、或氧/氮-氫化學去除光阻或清潔。
雖然去光阻處理時間相當短以防對暴露的氧化物層造成任何表面損傷，但去光阻處理本身卻留下污染物于氧化物層上。污染物于高分辨率掃描電子顯微鏡(SEM)下方顯示為氧化物層上的深色點，如圖1所示。深色點分析顯示主要是由硫化合物與小型烴組成，最可能為來自光阻顯像留下的光活性化合物。于暴露的氧化物層表面上的深色點或缺陷與隨后的制程步驟交互作用，導致處理問題以及可靠度和良率低劣問題。
例如當于去光阻處理后施行濕氧化物蝕刻俾去除氧化物層的暴露部分時，深色點下方的氧化物層無法完全去除。如此深色點變成氧化物層暴露部分的顯微罩。由于深色點，因初步氧化物層未能完全去除，故造成隨后生長的氧化物層不均勻。
因此希望有一種當形成多重厚度柵和隧道氧化物層時可去除此等深色點的方法，俾達成可接受晶圓的較高總良率。

發(fā)明內容
本發(fā)明揭示一種藉由減少去光阻所致缺點以形成多重厚度氧化物層的方法。該方法包含反應性離子蝕刻(RIE)一半導體基板，該半導體基板包括一晶圓、一于晶圓上的氧化物層、和一于氧化物層上的顯像后的光阻掩膜。于反應性離子蝕刻基板后，氧化物層后蝕刻。
其它本發(fā)明的特色和優(yōu)點由發(fā)明的詳細說明部分將顯然自明。


圖1為去光阻處理后出現(xiàn)于晶圓基板上的非期望的深色點或缺陷的像片；圖2為形成于晶圓基板上的氧化物層的部分剖面圖；圖3為于形成光阻層于氧化物層上后的基板的部分剖面圖；圖4為光阻已經(jīng)顯像且基板已經(jīng)去光阻處理后的晶圓基板的部分剖面圖；圖5為氧化物層已經(jīng)蝕刻后的晶圓基板的部分剖面圖；圖6為光阻層已經(jīng)去除后的晶圓基板的部分剖面圖；圖7為新一層氧化物層已經(jīng)生長后的晶圓基板的部分剖面圖；圖8為于第一和第二氧化物層上形成浮動柵后的晶圓基板的部分剖面圖；圖9為光阻層形成與顯像后以及基板已經(jīng)去光阻處理后的晶圓基板的部分剖面圖；圖10為氧化物層已經(jīng)蝕刻后的晶圓基板的部分剖面圖；圖11為第三氧化物層已經(jīng)生長后的晶圓基板的部分剖面圖。
須了解為求說明簡單與清晰，附圖顯示的組件未照比例繪制。例如部分組件維度相對于彼此夸大表現(xiàn)以求清晰。
具體實施例方式
參照圖2，第一氧化物層2亦即選擇柵氧化物層形成而覆于半導體基板4表面上。較佳半導體基板4為單晶硅基板。半導體基板4有一上表面6，其事先經(jīng)處理而去除碎屑和天然氧化物。選擇柵氧化物層2較佳是藉于升高溫度正于周圍無水氧氣或水蒸氣存在下加熱氧化表面6形成。氧化處理較佳是于約700℃至約1400℃溫度進行。氧化過程形成較佳厚度約50至約150而更佳厚度約90-100的氧化硅層。氧化處理可于批次型熱氧化爐進行。
于形成第一氧化物層2后，基板經(jīng)處理而去除任何雜質，光阻層8形成而覆于第一氧化物層上，如圖3所示。較佳光阻層8為紫外光敏感性且為正性光阻。然后光阻層8的擇定部分經(jīng)掩膜曝光。曝光后的光阻隨后經(jīng)顯像與去除而留下部分10氧化物層暴露出。光阻層可藉業(yè)界一般已知方法顯像，包括但非限于浸沒、噴霧、和大桶技術。圖4顯示氧化物層2的暴露部分。
于光阻層8經(jīng)顯像且經(jīng)去除后，氧化物層的暴露部分10接受低功率反應性離子蝕刻，俾去除任何可能出現(xiàn)于氧化物層表面的有機殘質，例如干掉的顯像劑或未溶解的光阻。反應性離子蝕刻較佳是使用射頻偏壓。為了維持光阻層的完整性與確保圖案品質，去光阻處理時間相當短，且被去除的光阻層不超過30毫微米和1毫微米氧化物層。反應性離子蝕刻方法變量如下(1)RIE持續(xù)時間3-25秒；(2)氧/氮，氧/氮-氫，或氧/氦/氬化學；(3)射頻功率位準50-200瓦；(4)壓力25-300毫托耳；以及(5)晶圓溫度20-60℃。
RIE處理條件的更特定實例列舉于下表1。
表1晶圓溫度(℃) 功率位準(瓦) 壓力 化學 蝕刻時間(秒)(毫托耳) (sccm)25200 50 氧/氮 5200/20040200 2500 氧/氦/氬 375/225/100605025 氧1015060100 200氧/氦 20180/180發(fā)現(xiàn)使用低功率反應性離子蝕刻可滿意地去除光阻顯像留下的任何殘質。但不似下游去光阻處理，其通常是用來去除過量干掉的顯像劑及/或未溶解光阻。反應性離子蝕刻方法的優(yōu)點為以底電極施加偏壓的方向性蝕刻，方向性蝕刻可有效去除光阻殘質，但未留下任何深色點于氧化物層的暴露部10上。如此使用反應性離子蝕刻可消除任何使用習知氧去光阻處理時出現(xiàn)的可能的微掩膜。
于反應性離子蝕刻完成后，氧化物層的暴露部10被蝕刻或去除，如圖5所示。氧化物層可藉業(yè)界眾所周知的習知干和濕蝕刻氧化物層方法而蝕刻?？捎靡晕g刻氧化物層的暴露部的干蝕刻方法包括等離子體蝕刻、離子研磨蝕刻、和反應性離子蝕刻。濕蝕刻方法包括使用氫氟酸。較佳是使用氫氟酸、氟化銨和水的標準經(jīng)緩沖的氧化物蝕刻法而蝕刻氧化物層的暴露部。
于氧化物層2的暴露部分10經(jīng)蝕刻后，其余光阻8被去除，如圖6所示。半導體制造業(yè)界眾所周知的濕法和干法皆可用以去除剩余的光阻層8。此等方法包括但非限于使用硫酸和氧化劑溶液、和習知氧等離子體去除法。然后新氧化物層14生長于晶圓基板4上，如圖7所示，俾制造兩層厚度不同的氧化物層。隧道氧化物層形成薄氧化物層，而選擇柵氧化物層與隧道氧化物層組合形成較厚氧化物層。
可重復前述方法而形成有不等厚度的額外氧化物層。舉例言之，于生長隧道氧化物層14后，浮動柵16形成于氧化物層2和14上方，如圖8所示。然后光阻層18形成而覆于氧化物層2和14與柵結構16上。如圖9所示，光阻層18經(jīng)由掩膜曝光，而經(jīng)曝光后的光阻隨后被顯像與去除而留下部分15氧化物層2和14暴露出。于光阻經(jīng)顯像與去除后，基板使用反應性離子蝕刻以低功率進行去光阻處理。然后，氧化物層2和14的暴露部15被蝕刻去除，而其余光阻被去除，如圖10所示。如圖11所示，第三氧化物層20亦即周邊柵氧化物層是生長于晶圓基板4去面上，且具有與氧化物層2和14不同的厚度。
如此根據(jù)本發(fā)明揭示一種于一半導體裝置制造多重厚度一致均勻氧化物層的方法，該方法全然提供前述優(yōu)點。揭示的方法可加倍可接受晶圓用于進一步處理的良率。雖然已經(jīng)描述且參照特定具體實施例說明本發(fā)明，但絕非意圖囿限本發(fā)明于舉例說明的具體實施例。本領域技術人員將了解可未悖離本發(fā)明的精髓做出多種變化和修改。因此意欲于本發(fā)明涵蓋全部落入隨附的權利要求范圍及其相當范圍的變化與修改。
權利要求
1.一種形成半導體結構的方法，該方法的特征為于低功率反應性離子蝕刻基板，該基板的特征為具有(a)一晶圓(4)；(b)一位于晶圓上的第一氧化物層(2)；以及(c)一位于所述第一氧化物層上的經(jīng)顯像后的光阻層(8)；以及蝕刻第一氧化物層。
2.如權利要求1所述的方法，其特征在于進一步去除光阻層(8)。
3.如權利要求2所述的方法，其特征在于進一步生長第二氧化物層(14)于晶圓上。
4.如權利要求1所述的方法，其特征在于該反應性離子蝕刻使用射頻偏壓進行3至25秒時間。
5.一種制造半導體裝置的方法，其特征在于經(jīng)由如權利要求4所述的方法形成半導體結構；以及由該半導體結構制造半導體裝置。
6.一種制造半導體裝置的方法，該方法包括生長氧化物層(2)于半導體基板上，沉積一層光阻層(8)于氧化物層上，曝光與顯像該光阻層，氣相處理基板以去除任何光阻殘質，蝕刻氧化物層(2)，去除剩余光阻，以及生長新氧化物層(14)，其改進處特征為于低功率反應性離子蝕刻基板以替代氣相處理基板。
7.如權利要求6所述的方法，其中該反應性離子蝕刻使用射頻偏壓進行3至25秒時間。
8.一種形成半導體結構的方法，該方法的特征為于低功率反應性離子蝕刻基板，該基板的特征為(a)一晶圓(4)；(b)一位于晶圓上的第一氧化物層(2)；(c)一位于第一氧化物層(2)上的第二氧化物層；以及(d)一位于第二氧化物層上的經(jīng)顯像后的光阻掩膜(18)；蝕刻第二氧化物層(14)；去除所述光阻掩膜(18)；以及生長第三氧化物層(20)于基板上。
9.如權利要求8所述的方法，其中該反應性離子蝕刻系使用射頻偏壓進行3至25秒時間。
10.一種制造半導體裝置的方法，其特征為經(jīng)由如權利要求9所述的方法形成半導體結構；以及由該半導體結構制造半導體裝置。
全文摘要
一種藉由減少去除光阻所致缺點以形成具有不同厚度的高品質氧化物層的方法。半導體基板接受反應性離子蝕刻。該半導體基板包括一晶圓(4)，一氧化物層(2)于該晶圓上，以及一包封光阻掩膜(8)于該氧化物層上。然后氧化物層(2)經(jīng)蝕刻，而剩蝕的光阻掩膜(8)是于另一層氧化物層(14)生長于基板上之前被去除。
文檔編號H01L21/28GK1419710SQ01806969
公開日2003年5月21日 申請日期2001年3月20日 優(yōu)先權日2000年3月23日
發(fā)明者A·T·會, 小倉壽典 申請人:先進微裝置公司, 富士通株式會社