專利名稱：制造微電子電路的方法和微電子電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造微電子電路的方法和微電子電路。
背景技術(shù)：
一種微電子電路被揭示于文件[1]。此微電子電路為具電傳導(dǎo)組件(一種電感線圈)的集成半導(dǎo)體組件。
由現(xiàn)有技術(shù)已知此種電傳導(dǎo)組件的問題為它們的固有導(dǎo)電率非常低，這需要特別的操作條件，如低溫，或是在限定的操作條件下，如在限定的溫度下，這導(dǎo)致電傳導(dǎo)組件的低品質(zhì)因素，必然導(dǎo)致具該電傳導(dǎo)組件的集成半導(dǎo)體組件的低品質(zhì)因素。
而且，文件[2]敘述一種涂布于陶瓷襯底的線圈。
文件[3]敘述一種修護(hù)半導(dǎo)體內(nèi)存的方法。在具有保險(xiǎn)絲及冗余內(nèi)存胞元的半導(dǎo)體芯片(在正常內(nèi)存胞元為缺陷的情況下，冗余內(nèi)存胞元可代替正常內(nèi)存胞)中，保險(xiǎn)絲可被切斷以由此連接冗余內(nèi)存胞元，而非連接缺陷的正常內(nèi)存胞元。
文件[4]敘述一種制造在半導(dǎo)體芯片上的感應(yīng)組件或電容器組件的方法，在置于與芯片平面平行的預(yù)先決定形式的兩個(gè)金屬層間的電介體中，裝置至少一個(gè)金屬層長度的金屬塞，此金屬塞作動(dòng)金屬層的通鍍連接。
文件[5]敘述一種制造在微電子電路上的單芯片集成線圈的方法，其中線圈在微電子電路制造方法期間形成。一種型式化的介電層涂布于第一電傳導(dǎo)層(其涂布于襯底上)且一種型式化的第二電傳導(dǎo)層涂布于該介電層上。該第一及第二電傳導(dǎo)層經(jīng)由介電層彼此電接觸連接。

發(fā)明內(nèi)容
因此，本發(fā)明是基于改善微電子電路上的單芯片集成線圈的品質(zhì)因素的問題。
根據(jù)本發(fā)明，此問題可通過一種制造具有改善電傳導(dǎo)組件的微電子電路的方法解決。
根據(jù)本發(fā)明，一種具有改善單芯片集成線圈做為電傳導(dǎo)組件的微電子電路通過下列方法制造其中提供一個(gè)種具單芯片集成線圈及具位于至少該單芯片集成線圈上的保護(hù)層的已完成加工微電子電路；其中在該單芯片集成線圈上的至少一部份該保護(hù)層被移除；及其中一個(gè)金屬層以該金屬層電耦合至該單芯片集成線圈的方式被涂布在該單芯片集成線圈上。
該單芯片集成線圈是由電傳導(dǎo)物質(zhì)制造的。
本發(fā)明所基于的問題亦可通過具有根據(jù)本發(fā)明制造的至少一種單芯片集成線圈(做為電傳導(dǎo)組件)的微電子電路而被解決。
根據(jù)本發(fā)明方法，以一種金屬增厚在已完成加工微電子電路中一種已現(xiàn)存的電傳導(dǎo)、單芯片集成線圈，此金屬具有在該單芯片集成線圈的金屬相同的導(dǎo)電率或較高的導(dǎo)電率。與未增厚狀態(tài)相較，由于此單芯片集成線圈的增厚，更多的傳導(dǎo)物質(zhì)被涂布在該單芯片集成線圈的互相連接，且與未增厚狀態(tài)相較，此導(dǎo)致減少的阻抗。阻抗的減少是通過由微電子電路的受影響的單芯片集成線圈的導(dǎo)電率之相對(duì)應(yīng)增加而完成。
結(jié)果，本發(fā)明有利地達(dá)到微電子電路上的電傳導(dǎo)組件的改良品質(zhì)因素。
根據(jù)本發(fā)明方法的更進(jìn)一步優(yōu)點(diǎn)為該方法依循已完成加工微電子電路的制造。
應(yīng)理解表示名稱“已完成加工”是表示在微電子電路進(jìn)入制造市場(chǎng)的下一個(gè)更高階段時(shí)，微電子電路的狀態(tài)。在本發(fā)明上下文中，產(chǎn)品被認(rèn)為是已完成加工，例如若計(jì)算機(jī)組件的制造商僅必須并入此微電子電路互計(jì)算機(jī)組件而不需以任何方式改變微電子電路的本質(zhì)，且微電子電路能執(zhí)行計(jì)劃功能，及因此計(jì)算機(jī)組件本身亦能執(zhí)行計(jì)劃功能。
因此，在本發(fā)明上下文中，已完成加工微電子電路為一種電路，其在已知制造后的狀態(tài)為完成的且以可正常功能性地完成此電路所預(yù)定目的的方式而結(jié)束，且在制造方法中不需進(jìn)行進(jìn)一步的方法步驟。
根據(jù)本發(fā)明方法的更進(jìn)一步優(yōu)點(diǎn)為所涂布金屬層的厚度可依所欲被采用于相同方法步驟上下文中的特定要求。此表示根據(jù)本發(fā)明方法關(guān)于所涂布金屬層的結(jié)構(gòu)有高度的彈性，且不需必要的額外方法步驟。
根據(jù)本發(fā)明方法的一個(gè)具體實(shí)施例，在涂布金屬層前，電傳導(dǎo)輔助層可至少在微電子電路的單芯片集成線圈上額外被涂布，故金屬層接著被涂布于輔助層上。
依厚度、電傳導(dǎo)輔助層的結(jié)構(gòu)及本質(zhì)而定，后者可被用于不同目的。
通過實(shí)施例，在金屬層及單芯片集成線圈間的差的黏著及/或金屬層及未被移除之微電子電路的保護(hù)層區(qū)域間的差的黏著的情況下，可使用電傳導(dǎo)輔助層以改良該黏著。因此可確定金屬層可固定地黏著在至少微電子電路的單芯片集成線圈的表面上。
然而，該輔助層亦固有地具擴(kuò)散阻隔功能，由此確保涂布于其上的金屬層之金屬原子不會(huì)擴(kuò)散至保護(hù)層的未被移除區(qū)域且因而污染后者。該輔助層的此屏蔽功能為非常重要的，例如在當(dāng)銅被用做金屬層的金屬之情況下，此是重要的因?yàn)殂~原子傾向于在相當(dāng)長時(shí)間擴(kuò)散至二氧化硅(此為常用做保護(hù)層的材料)。通過使用該輔助層的擴(kuò)散阻隔功能，基本上可防止銅原子進(jìn)入保護(hù)層的此種擴(kuò)散。
該輔助層可被涂布于微電子電路的電傳導(dǎo)組件，或微電子電路的電傳導(dǎo)組件及保護(hù)層的可能未被移除區(qū)域。
做為根據(jù)本發(fā)明方法的靈活性的一個(gè)實(shí)例，金屬層及/或輔助層的區(qū)域可通過濕或干蝕刻方法彼此獨(dú)立或一起被移除。做為實(shí)例，在單芯片集成線圈上保護(hù)層的至少一部份之移除后，金屬層被涂布于微電子電路的整個(gè)面積，且此金屬層再以至少在其下的單芯片集成線圈上產(chǎn)生所欲型式的方式通過濕或干蝕刻方法就地被蝕刻。在此情況下，未使用任何輔助層。
在使用輔助層的情況下，在該單芯片集成線圈上保護(hù)層的至少一部份之移除后，該輔助層可被涂布于微電子電路表面的整個(gè)面積。由此制造狀態(tài)開始進(jìn)行，則在更進(jìn)一步制造的前后關(guān)系特別有兩種可能性。
第一種可能性為該金屬層可被涂布于該輔助層的整個(gè)面積上，且該金屬層及其下的輔助層可一起被移除，亦即以單一步驟，其系通過以目前增厚的單芯片集成線圈上產(chǎn)生所欲型式的方式通過濕或干蝕刻方法而被移除。
第二種可能性為在涂布該輔助層后，后者可被就地蝕刻以形成所欲型式，且該金屬層可再被涂布于已型式化的該輔助層。之后，該金屬層可以產(chǎn)生該金屬層所欲結(jié)構(gòu)的方式通過第二蝕刻方法而被就地移除。做為實(shí)例，該金屬層可被蝕刻以使該金屬層僅位于已以該輔助層區(qū)段覆蓋的電傳導(dǎo)組件的這些點(diǎn)上的方式進(jìn)行蝕刻。然而，亦較佳可能的是，由于此種驚人的該蝕刻方法，亦即，由于該輔助層及該金屬層之移除的連續(xù)涂布，所有關(guān)于層與層間的本質(zhì)及相對(duì)位置之可能層組合皆可能為對(duì)導(dǎo)電率為重要的金屬層。
如此，由該輔助層及該金屬層的蝕刻方法之此種連續(xù)涂布而形成的影響為個(gè)別微電子電路被形成，故該金屬層例如；直接位于微電子電路的單芯片集成線圈上；位于至少一個(gè)輔助層區(qū)域，其固有地直接位于微電子電路的單芯片集成線圈上；直接位于保護(hù)層的未被移除區(qū)域；或位于至少一個(gè)輔助層區(qū)域，其固有地直接位于保護(hù)層的未被移除區(qū)域上。
以上可能性顯示制造具至少一種單芯片集成線圈的微電子電路的本發(fā)明方法之彈性，其中該電路的品質(zhì)因素因減少單芯片集成線圈的固有阻抗而被改良。
應(yīng)注意保護(hù)層區(qū)域的移除-在方法開始時(shí)進(jìn)行-亦可采用濕或干蝕刻方法而進(jìn)行。而且，保護(hù)層的特定區(qū)域，金屬層及/或輔助層可在已知光蝕刻方法的幫助下以如上所說明的靶材方式被移除。
金屬層及輔助層可利用電著方法、無電著方法、氣相沉積方法、濺鍍方法、電著方法或等離子體CVD方法(CVD＝化學(xué)氣相沉積)而涂布。
根據(jù)本發(fā)明，金屬層以0.5微米至10微米的厚度形成，較佳為以3微米至6微米的厚度。金屬層可由符合電傳導(dǎo)組件的金屬或是與電傳導(dǎo)組件的金屬不同之金屬形成，根據(jù)本發(fā)明，當(dāng)形成金屬層，使用高導(dǎo)電率金屬，如導(dǎo)電率超過單芯片集成線圈金屬的導(dǎo)電率之金屬?？捎糜诟鶕?jù)本發(fā)明方法的此種金屬實(shí)例為銅、金、銀、鉑、鋁或其大多數(shù)。
應(yīng)理解名稱“其大多數(shù)”表示個(gè)別使用大多數(shù)金屬，以使微電子電路的不同區(qū)域皆以不同金屬涂覆，或是使用許多金屬做為均相合金，以涂覆微電子電路的整個(gè)面積。
應(yīng)注意任何具高導(dǎo)電率的所欲金屬可被用于根據(jù)本發(fā)明方法中。
該輔助層(若存在)較佳為以0.5微米至20微米的厚度形成，更佳為以5微米至10微米的厚度。為形成輔助層，較佳為使用傳導(dǎo)材料，例如硅化鎢、鈦、鉑、鎳、鉻、鎳-鉻合金、鉬、鈀或銠。
本發(fā)明亦包括具根據(jù)本發(fā)明方法所制造的至少一種單芯片集成線圈的微電子電路。


本發(fā)明示例具體實(shí)施例被說明于附圖中且更詳細(xì)說明于下文。
附圖中圖1a至1d顯示已完成加工單芯片集成線圈的圖標(biāo)截面視圖，根據(jù)本發(fā)明示例具體實(shí)施例的順序，其中金屬層被直接涂布于線圈的互相連接；圖2a至2d顯示已完成加工單芯片集成線圈的圖標(biāo)截面視圖，根據(jù)本發(fā)明方法示例具體實(shí)施例的順序，其中輔助層及金屬層被涂布于線圈的互相連接，在相同方法步驟中輔助層及金屬層被蝕去；圖3a至3d顯示已完成加工單芯片集成線圈的圖標(biāo)截面視圖，根據(jù)本發(fā)明方法示例具體實(shí)施例的順序，其中輔助層及金屬層被涂布于線圈的互相連接，在彼此獨(dú)立的方法步驟中輔助層及金屬層被蝕去；及圖4a至4c顯示根據(jù)本發(fā)明更進(jìn)一步可行的示例具體實(shí)施例，其中金屬層不僅位于線圈的互相連接上方亦以具或不具插入輔助層的方式位于保護(hù)層的未被移除區(qū)域。
具體實(shí)施例方式
圖1a顯示微電子電路的圖標(biāo)截面視圖，其具襯底100、保護(hù)層101及被認(rèn)為是電傳導(dǎo)組件的線圈之互相連接處102。在圖1a所示的已完成加工的微電子電路之情況，互相連接處102皆以保護(hù)層101的一部份覆蓋。
圖1b顯示圖1a的微電子電路的圖標(biāo)截面視圖，其中在互相連接處102上方的保護(hù)層101之區(qū)域已彼移除，結(jié)果為經(jīng)移除的區(qū)域103在單芯片集成線圈的個(gè)別互相連接處上形成。
圖1c顯示金屬層104在微電子電路表面的整體面積涂布之結(jié)果。金屬層104的金屬較佳為具固有導(dǎo)電率高于互相連接處102的金屬的導(dǎo)電率之金屬。此金屬層104與線圈互相連接處102及與保護(hù)層101的未被移除區(qū)域皆直接接觸。而且，金屬層104與在第1b圖所示的經(jīng)移除的區(qū)域103的側(cè)壁接觸，此側(cè)壁通過位于線圈互相連接處102上方的保護(hù)層101的這些區(qū)域之移除而產(chǎn)生。
圖1d顯示自圖1c金屬層104的特定區(qū)域之移除的結(jié)果，移除方式為僅留下在個(gè)別線圈互相連接處102上方的金屬層104的金屬，以使其與該互相連接處直接電連接。如此，與線圈互相連接處102的原先狀態(tài)相較，線圈互相連接處102被增厚，此使得互相連接處102的固有導(dǎo)電率增加。此增加的導(dǎo)電率結(jié)果得到改善的線圈品質(zhì)因素。
在更進(jìn)一步步驟(未示出)中，保護(hù)層101的表面及線圈互相連接處102(此處的互相連接處現(xiàn)在已由金屬層104增厚)皆以更進(jìn)一步的保護(hù)層涂覆以保護(hù)免受外界影響。
圖2a顯示在圖1b制造狀態(tài)的微電子電路，其中位于線圈個(gè)別互相連接處202上方的保護(hù)層201的區(qū)域已被移除。
圖2b顯示輔助層203在微電子電路表面的整體面積涂布的結(jié)果。在此情況下，未被移除的保護(hù)層201的所有區(qū)域及線圈互相連接處202皆以輔助層203涂覆。而且，保護(hù)層201至線圈個(gè)別互相連接處202側(cè)壁的區(qū)域(此區(qū)域因通過位于互相連接處202上方的保護(hù)層201的這些區(qū)域的移除而為未被覆蓋的)皆以輔助層涂覆。
應(yīng)注意圖2c所顯示的說明為截面圖，亦即互相連接處202系皆自紙面向外延伸且自紙的背面進(jìn)入，結(jié)果為因保護(hù)層201的移除而為未被覆蓋的區(qū)域?yàn)樵诒Ｗo(hù)層201表面為延長的，溝槽形式的圖案?；诖嗽颍o密依附于這些圖案的輔助層203亦被假設(shè)為延長的，溝槽形式的結(jié)構(gòu)。
圖2c顯示金屬層204在輔助層203的涂布結(jié)果。
圖2d顯示金屬層204及輔助層203的移除結(jié)果，移除方式為在移除方法后僅保留保護(hù)層201及位于線圈互相連接處202上方的輔助層203及金屬層204的這些區(qū)域。結(jié)果，根據(jù)本示例具體實(shí)施例，金屬層204通過輔助層203而與線圈的個(gè)別互相連接處202分開。如上所解釋的，因輔助層203具一種電導(dǎo)電率，其使得個(gè)別互相連接處202及金屬層204間的電接觸連接是確保的。
在圖2所說明的示例具體實(shí)施例的情況下，應(yīng)注意金屬層204及輔助層203的移除可以單一步驟進(jìn)行，例如采用濕或干蝕刻。
在更進(jìn)一步步驟(未示出)中，保護(hù)層201表面及線圈互相連接處202(此處的互相連接處現(xiàn)在已由金屬層204增厚)皆以更進(jìn)一步的保護(hù)層涂覆以保護(hù)免受外界影響。
由圖1b開始，圖3a顯示輔助層303在微電子電路的整體面積涂布的結(jié)果。在此情況下，未被覆蓋的線圈互相連接處202及因保護(hù)層301部份的起始作動(dòng)移除而未被覆蓋的線圈互相連接處202的這些區(qū)域，及未被移除的保護(hù)層301的這些區(qū)域皆以輔助層303涂覆。
圖3b顯示輔助層303移除后微電子電路的制造狀態(tài)，移除方式為僅留下直接位于線圈個(gè)別互相連接處302上方的輔助層303的這些區(qū)域。輔助層通過如濕或干蝕刻方法蝕去。
之后，金屬層304被涂布在微電子電路的整體面積，金屬層304僅與保護(hù)層301的最頂部區(qū)域及直接位于線圈個(gè)別互相連接處302上方的輔助層303的這些區(qū)域接觸。
圖3d顯示金屬層304區(qū)域移除后結(jié)果，移除方式為僅留下在輔助層303區(qū)段已存在的這些區(qū)域上的金屬層304。
在圖3所說明的方法示例具體實(shí)施例中，應(yīng)注意輔助層303及金屬層304的移除可以兩個(gè)彼此分開的方法步驟進(jìn)行。
在更進(jìn)一步步驟(未示出)中，保護(hù)層301的未被覆蓋表面及線圈互相連接處302(此處的互相連接處現(xiàn)在已由金屬層304增厚)皆以更進(jìn)一步的保護(hù)層涂覆以保護(hù)免受外界作用。
在圖4a所顯示的示例具體實(shí)施例先自圖1c的制造狀態(tài)開始，其中金屬層104被涂布(無輔助層)在微電子電路表面的整體面積。自圖1c開始，金屬層104再以一種直接位于線圈個(gè)別互相連接處402上方及直接位于保護(hù)層401的未被覆蓋區(qū)域的區(qū)域皆被留下的方式被移除。結(jié)果，例如于保護(hù)層401區(qū)域的任何留下區(qū)域可被用來發(fā)展已現(xiàn)存線圈。
在更進(jìn)一步步驟(未示出)中，保護(hù)層401的經(jīng)移除區(qū)域及線圈互相連接處402(此處的互相連接處現(xiàn)在已由金屬層403增厚)皆以更進(jìn)一步的保護(hù)層涂覆以保護(hù)免受外界作用。
在圖4b自圖2c的制造狀態(tài)開始，其中輔助層203及金屬層204皆連續(xù)涂布在微電子電路的表面。圖4b顯示直接位于線圈個(gè)別互相連接處402上方的金屬層403(對(duì)應(yīng)于第2c圖的金屬層204)及位于保護(hù)層401未被移除區(qū)域上方的輔助層的金屬層403的其它區(qū)域之移除結(jié)果。
圖4c顯示在輔助層404上沒有金屬層403的這些輔助層404的區(qū)域之移除后的最終結(jié)果。
應(yīng)注意的是金屬層403的移除及輔助層404的移除可以兩個(gè)彼此分開的方法步驟進(jìn)行或是做為單一方法步驟。
在更進(jìn)一步步驟(未示出)中，保護(hù)層401的經(jīng)移除區(qū)域及線圈互相連接處402(此處的互相連接處現(xiàn)在已由金屬層403增厚)皆以更進(jìn)一步的保護(hù)層涂覆以保護(hù)免受外界作用。
要了解在圖4所顯示的本發(fā)明示例具體實(shí)施例，采用實(shí)例使線圈及關(guān)于金屬及輔助層相對(duì)裝置的微電子電路的多個(gè)不同構(gòu)造通過金屬層及輔助層的移除步驟的分離而為可行的作用。
圖5顯示本發(fā)明更進(jìn)一步示例具體實(shí)施例，其顯示襯底500、保護(hù)層501、線圈的互相連接處502之區(qū)段視圖，金屬層503及光致抗蝕劑層504。在第5a圖中，光致抗蝕劑層504首先被涂布于保護(hù)層501且其在位于線圈的互相連接處502上方部份的保護(hù)層501位置的上方處被光蝕刻地蝕刻。。
圖5b顯示位于互相連接處502上方的保護(hù)層501區(qū)域蝕刻后之結(jié)果。
在圖5c中，再將微電子電路置于電著方法，結(jié)果為金屬層503成長如同“自動(dòng)”在互相連接處。由此達(dá)成的作用為光致抗蝕劑層504用做光罩，其決定金屬成長的局部特性。
光致抗蝕劑層503再接著被移除以得到圖5d所示結(jié)果。此最終結(jié)果對(duì)應(yīng)于圖1d的結(jié)果。
圖6顯示本發(fā)明更進(jìn)一步示例具體實(shí)施例，其顯示襯底600、保護(hù)層601、線圈的互相連接處602之區(qū)段視圖，電傳導(dǎo)輔助層603、金屬層604及致抗蝕劑層605。圖6a對(duì)應(yīng)于圖1b的制造狀態(tài)，其中位于線圈的互相連接處602上方的保護(hù)層601的那些區(qū)域已被蝕去。
在圖6b中，光致抗蝕劑層605首先被涂布于保護(hù)層601且其在位于線圈的互相連接處602上方部份的電傳導(dǎo)輔助層603位置的上方處被光蝕刻地蝕刻。
在圖6c中，再將微電子電路置于電著方法，結(jié)果為金屬層604成長如同“自動(dòng)”在互相連接處。由此達(dá)成的作用為光致抗蝕劑層605用做光罩，其決定金屬成長的局部特性。
光致抗蝕劑層605再接著被移除以得到圖6d所示結(jié)果。此最終結(jié)果對(duì)應(yīng)于圖2d的結(jié)果。
下列出版物被引用于此文件[1]歐洲專利551735[2]美國專利第4 613 843號(hào)[3]德國專利197 21 310 A1[4]德國專利197 37 294 A1[5]WO 95/05678
權(quán)利要求
1.一種制造具有至少一個(gè)單芯片集成線圈的微電子電路的方法，其中提供一個(gè)具有單芯片集成線圈及具有位于至少該單芯片集成線圈上的保護(hù)層的已完成加工微電子電路其中在該單芯片集成線圈上的保護(hù)層的至少一部份被移除；及其中一個(gè)金屬層以該金屬層電耦合至該單芯片集成線圈的方式被涂布在該單芯片集成線圈上。
2.根據(jù)權(quán)利要求1的方法，其中一個(gè)電傳導(dǎo)輔助層被至少涂布在該單芯片集成線圈上，及其中該金屬層被涂布于該輔助層上。
3.根據(jù)權(quán)利要求2的方法，其中該輔助層的區(qū)域在該金屬涂布前以一種方式被移除，使移除后，該輔助層位于該單芯片集成線圈上或該單芯片集成線圈上及該保護(hù)層的未被移除區(qū)域上。
4.根據(jù)權(quán)利要求1至3的其中之一的方法，其中該金屬層的區(qū)域以該金屬層直接位于該單芯片集成線圈上方的方式被移除。
5.根據(jù)權(quán)利要求2或3的方法，其中該金屬層的區(qū)域以該金屬層直接位于該輔助層上方的方式被移除。
6.根據(jù)權(quán)利要求1至5的其中之一的方法，其中該保護(hù)層的移除及/或該金屬層的移除可通過濕或干蝕刻方法進(jìn)行。
7.根據(jù)權(quán)利要求2至5的其中之一的方法，其中該輔助層通過濕或干蝕刻方法被移除。
8.根據(jù)權(quán)利要求1至7的其中之一的方法，其中該金屬層的涂布是采用電著方法，無電著方法，濺鍍方法，氣相沉積方法，電著方法，或等離子體CVD方法。
9.根據(jù)權(quán)利要求2至7的其中之一的方法，其中該輔助層通過權(quán)利要求8所列方法中的任一項(xiàng)涂布。
10.根據(jù)權(quán)利要求1至9的其中之一的方法，其中該金屬層以0.5微米至10微米的厚度形成。
11.根據(jù)權(quán)利要求10的方法，其中該金屬層以3微米6微米的厚度形成。
12.根據(jù)權(quán)利要求1至11的其中之一的方法，其中該金屬層由符合該單芯片集成線圈的金屬，或是與該單芯片集成線圈的金屬不同的金屬而形成。
13.根據(jù)權(quán)利要求1至12的其中之一的方法，其中該金屬層由下列金屬形成Cu，Au，Ag，Pt，Al或其中的多種。
14.根據(jù)權(quán)利要求2至13的其中之一的方法，其中用于該輔助層的材料為WSi，Ti，Pt，NiCrMo，Pd，或Rh。
15.根據(jù)權(quán)利要求2至14的其中之一的方法，其中該輔助層以0.5微米20微米的厚度形成。
16.一種微電子電路，其具有根據(jù)權(quán)利要求1至16的其中之一所制造的至少一種單芯片集成線圈。
全文摘要
本發(fā)明涉及制造微電子電路的方法及微電子電路。本發(fā)明提供一種制造微電子電路的方法，其具有至少一種單芯片集成線圈做為電傳導(dǎo)組件。根據(jù)該方法，提供一種具有該電傳導(dǎo)組件及位于該電傳導(dǎo)組件上的保護(hù)層之已完成制造的微電子電路；在該電傳導(dǎo)組件上的保護(hù)層的至少一部份被移除；以及一個(gè)金屬層，以該金屬層被電耦合至該電傳導(dǎo)組件的方式被涂布在該電傳導(dǎo)組件頂部上。
文檔編號(hào)H01F41/04GK1468442SQ01816841
公開日2004年1月14日 申請(qǐng)日期2001年10月4日 優(yōu)先權(quán)日2000年10月4日
發(fā)明者C·勞特巴奇, C·保魯斯, C 勞特巴奇, 乘 申請(qǐng)人:因芬尼昂技術(shù)股份公司