專利名稱：封裝的管芯封裝件上的直接增加層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于封裝微電子管芯的設備和過程。尤其是，本發(fā)明涉及一種封裝技術(shù)，其可在封裝的微電子管芯和覆蓋微電子管芯的封裝材料上制造增加層。
背景技術(shù)：
計算機工業(yè)的當前目標是更高性能、更低成本、更小型化的集成電路元件和更大封裝密度的集成電路。隨著實現(xiàn)這些目的，微電子管芯變得更小。當然，更大封裝密度的目標要求這個微電子管芯封裝件等于微電子管芯自身的大小或只比它稍大(約10％到30％)。這種微電子管芯封裝稱為“芯片尺寸封裝”或“CSP”。
如圖8所示，真正的CSP包括直接在微電子管芯202的有效表面204上制造增加層。增加層可包含直接設在微電子管芯有效表面204上的介電層206。導電軌跡208可以形成在介電層206上，其中，每個導電軌跡208的一部分與微電子管芯有效表面204上的至少一個觸點212接觸?？梢灾圃煊糜谂c外部元件(未示出)接觸的諸如焊球或?qū)щ娨€的外部觸點，與至少一個導電軌跡208電接觸。圖8說明了由介電層206上的焊接掩模材料216圍繞的作為焊球214的外部觸點。然而，在這種真正的CSP中，由微電子管芯有效表面204所提供的表面面積通常沒有為接觸某些類型微電子管芯(即，邏輯電路)的外部元件(未示出)所需的所有外部觸點提供足夠的表面。
可以用內(nèi)插器，諸如基板(主要是剛硬材料)或撓曲組件(主要是柔軟材料)提供附加的表面面積。圖9說明了基板內(nèi)插器222，它具有通過小焊球228附著于基板內(nèi)插器222的第一表面226且與之電接觸的微電子管芯224。小焊球228在微電子管芯224上的觸點232和基板內(nèi)插器第一表面226上的導電軌跡234之間延伸。導電軌跡234經(jīng)通路242與基板內(nèi)插器222的第二表面238上的焊盤236分立地電接觸，通路242伸過基板內(nèi)插器222。外部觸點244(顯示為焊球)形成在焊盤236上。利用外部觸點244實現(xiàn)微電子管芯224和外部電氣系統(tǒng)(未示出)之間的電連通。
使用基板內(nèi)插器222要求多個處理步驟。這些處理步驟增加了封裝的成本。另外，即使使用小焊球228也會出現(xiàn)許多問題，可導致小焊球228之間短路，并難以在微電子管芯224和基板內(nèi)插器222之間嵌入用來防止污染和提供機械穩(wěn)定性的底層填料。
圖10說明了撓曲元件內(nèi)插器252，其中，微電子管芯256的有效表面254用一層粘接劑262附著到撓曲元件內(nèi)插器252的第一表面258上。微電子管芯256封裝在封裝材料264中。用激光打孔通過撓曲元件內(nèi)插器252到達微電子管芯有效表面254上的觸點266以及撓曲元件內(nèi)插器252內(nèi)所選的金屬焊盤268，在撓曲組件內(nèi)插器252中形成開口。在撓曲組件內(nèi)插器252的第二表面272上和開口中形成導電材料層。用標準光掩模/腐蝕過程圖形化導電材料層，以便形成導電通路274和導電軌跡276。在導電軌跡276(顯示為導電軌跡276附近的焊接掩模材料282所圍繞的焊球278)上形成外部觸點。
使用撓曲元件內(nèi)插器252形成撓曲元件內(nèi)插器252的粘結(jié)材料層，還需要把撓曲元件內(nèi)插器252粘結(jié)到微電子管芯256上。這些粘結(jié)過程相對困難，增加了封裝的成本。此外，發(fā)現(xiàn)得到的封裝可靠性差。
因而，要開發(fā)新的設備和技術(shù)用來提供附加的表面面積，以便形成在CSP應用中使用的軌跡，同時可應用商業(yè)上可利用的廣泛地進行應用的半導體制造技術(shù)。


本說明由權(quán)利要求書概括，權(quán)利要求書尤其指出和明確要求本發(fā)明的有關(guān)權(quán)利，但結(jié)合附圖閱讀本發(fā)明的以下描述，更容易確定本發(fā)明的優(yōu)點圖1a-1j是根據(jù)本發(fā)明形成微電子封裝件的過程的第一實施例的側(cè)視截面圖；圖2a-2d是根據(jù)本發(fā)明形成包括散熱裝置的微電子封裝件的過程的另一實施例的側(cè)視截面圖；圖3a-3f是根據(jù)本發(fā)明的管芯對準、附著和模制微電子封裝件的方法的側(cè)視截面圖；圖4a-4e是根據(jù)本發(fā)明的管芯對準、附著和模制微電子封裝件的另一方法的側(cè)視截面圖；
圖5a-5f是根據(jù)本發(fā)明的管芯對準、附著和模制微電子封裝件的又一方法的側(cè)視截面圖；圖6a-6e是根據(jù)本發(fā)明的管芯對準、附著和模制微電子封裝件的替換方法的側(cè)視截面圖；圖7a-7e是根據(jù)本發(fā)明的管芯對準、附著和模制微電子封裝件的又一替換方法的側(cè)視截面圖；圖8是現(xiàn)有技術(shù)已知的微電子裝置的實際的CSP的截面圖；圖9是現(xiàn)有技術(shù)已知的利用基板內(nèi)插器的微電子裝置的CSP的截面圖；和圖10是現(xiàn)有技術(shù)已知的利用撓曲元件內(nèi)插器的微電子裝置的CSP的截面圖。
具體實施例方式
雖然圖1a-1j、2a-2d、3a-3f、4a-4e、5a-5f、6a-6e和7a-7e說明了本發(fā)明的多個視圖，但是這些圖不是準確詳細地描繪微電子組件。這些圖以更清晰實行本發(fā)明原理的方式說明了半導體組件。另外，這些圖中共同的部件用相同的標號來表示。
本發(fā)明涉及一種封裝技術(shù)，在封裝的微電子管芯和覆蓋微電子管芯的封裝材料上制造增加層。例舉的微電子封裝件包含微電子管芯，微電子管芯有有效表面和至少一個側(cè)面。與微電子管芯側(cè)面相鄰設置封裝材料，其中，封裝材料包含至少一個基本與微電子管芯有效表面相平的表面。第一介電材料層可以設在微電子管芯有效表面和封裝材料表面的至少一部分上。然后在第一介電材料層上設置至少一個導電軌跡。導電軌跡與微電子管芯有效表面電接觸。至少一個導電軌跡鄰近微電子管芯有效表面和鄰近封裝材料表面伸展。
圖1a-1j說明了形成本發(fā)明的微電子封裝件的過程的第一實施例。如圖1a所示，保護膜104與微電子管芯102的有效表面106相接以便保護微電子管芯有效表面106不受污染。微電子管芯有效表面106上設有至少一個觸點108。觸點108與微電子管芯102內(nèi)的集成電路(未示出)電接觸。保護膜104最好是聚酰亞胺材料，可以有諸如硅酮等弱粘接劑，它附著到微電子管芯有效表面106上?？梢栽诎盐㈦娮庸苄?02放在用于封裝過程的模具或其它這種設備中之前應用該粘接型膜。保護膜104也可以是非粘接膜，諸如ETFE(乙烯-四氟乙烯)或Teflon膜，它在封裝過程期間由模具或其它這種設備的內(nèi)表面保持在微電子管芯有效表面106上。
然后，用如圖1b所示覆蓋微電子管芯102的后表面114和側(cè)面116的封裝材料112，諸如塑料、樹脂、環(huán)氧樹脂等封裝微電子管芯102?？梢杂萌魏我阎^程來實現(xiàn)微電子管芯102的封裝，包含傳送和壓縮模制和分散，但不限于此。封裝材料112提供機械剛性，保護微電子管芯102不受污染，提供用于形成軌跡層的表面面積。
封裝之后，去除保護膜104，如圖1c所示，暴露微電子管芯有效表面106。也如圖1c所示，封裝材料112最好模制為形成至少一個表面110，表面110基本對微電子管芯有效表面106相平。在進一步的制造步驟中利用封裝材料表面110作為用于形成增加層(諸如介電材料層和導電軌跡)的附加的表面面積。
在微電子管芯有效表面106、觸點108和封裝材料表面110上設置第一介電層118，諸如環(huán)氧樹脂、聚酰亞胺、二苯并環(huán)丁烯等，如圖1d所示。本發(fā)明的介電層最好用可從Ibiden U.S.A.Corp.，SantaClara，California，U.S.A.和Avjinomoto U.S.A.，Inc.，Paramus，New Jersey，U.S.A.獲得的環(huán)氧樹脂來填充。第一介電層118的形成可以通過任何已知過程來實現(xiàn)，包含膜層疊、旋涂、輥涂(roll-coating)和噴射淀積等，但不限于這些。
如圖1e所示，然后通過第一介電層118形成多個通路122?？梢杂矛F(xiàn)有技術(shù)中任何的已知方法形成多個通路122，包含但不限于以下方法激光打孔、光刻，如果第一介電層118是光敏的，就用與現(xiàn)有技術(shù)中已知的光刻過程中制造光刻膠掩模相同的方式形成多個通路122。
在第一介電層118上形成多個導電軌跡124，如圖1f所示，其中，每個導電軌跡124的一部分伸入所示多個通路122的至少一個中，與觸點108電接觸。多個導電軌跡124可以由任何一種可用的導電材料制成，諸如銅、鋁及其合金。如圖1f所示，至少一個導電軌跡鄰近微電子管芯有效表面106和鄰近封裝材料表面110伸展。
可以用任何已知技術(shù)形成多個導電軌跡124，包含半添加鍍覆和光刻技術(shù)，但不限于這些。例舉的半添加鍍覆技術(shù)可以包括淀積籽層，諸如第一介電層118上的濺射淀積或無電淀積金屬。然后在諸如鈦/銅合金的籽層上圖形化抗蝕層，之后在圖形化的抗蝕層中開口區(qū)域所暴露的籽層上電解電鍍諸如銅的一層金屬。剝離圖形化的抗蝕層，腐蝕掉其上未鍍有金屬層的籽層的部分。對本領(lǐng)域的技術(shù)人員，顯然有其它方法形成多個導電軌跡124。
如圖1g所示，第二介電層126設置在多個導電軌跡124和第一介電層118上。第二介電層126的形成可以由任何已知過程來實現(xiàn)，包含膜層疊、輥涂和噴射淀積，但不限于這些。
如圖1h所示，然后通過第二介電層126形成多個第二通路128?？梢杂矛F(xiàn)有技術(shù)的任何已知方法形成多個第二通路128，包含但不限于以下方法激光打孔，如果第二介電層126是光敏的，就用與現(xiàn)有技術(shù)中已知的光刻過程中制成光刻膠掩模相同的方式形成多個第二通路128。
如果多個導電軌跡124不能把多個第二通路128放在適當?shù)奈恢?，那么，就在多個第二通路128中和第二介電層126上形成其它部分的導電軌跡，在其上形成另一介電層，在該介電層上形成另外多個通路，如圖1f-1h所述?？梢灾貜托纬山殡妼雍托纬蓪щ娷壽E直到在適當位置形成通路。這樣，一個導電軌跡的各部分可以由其多個部分形成并可位于不同的介電層上。
可以形成第二多個導電軌跡132，其中，每個第二多個導電軌跡132的一部分伸入多個第二通路128的至少一個中。第二多個導電軌跡132均包含連接焊盤134(用虛線140分界的軌跡上的放大區(qū)域)，如圖1i所示。
一旦第二多個導電軌跡132和連接焊盤134形成，它們就可用于形成導電互連，諸如焊塊、焊球、引線等，用于與外部元件(未示出)連通。例如，焊接掩模材料136可以設在第二介電層126和第二多個導電軌跡132和連接焊盤134上。然后在焊接掩模材料136中形成多個通路以便暴露每個連接焊盤134的至少一部分。可以例如是通過絲網(wǎng)印刷焊錫膏，然后再用回流過程或已知鍍覆技術(shù)，在每個連接焊盤134的暴露部分上形成諸如焊塊等多個導電塊138如圖1j所示。
圖2a-2d說明了包括散熱裝置的本發(fā)明的另一實施例。如圖2a所示，把導熱散熱裝置(諸如熱片152)附著到微電子管芯后表面114上，最好用的是導熱膠(未示出)附著。熱片152應當有接近微電子管芯102的CTE(熱膨脹系數(shù))以減小熱應力。例如，對于由硅材料形成的微電子管芯102，諸如鉬和鋁/硅/碳合金的導熱材料應該與硅材料的CTE很匹配。
保護膜104與微電子管芯有效表面106鄰接，如圖2b所示。如上所述，保護膜104可以是有粘接性或無粘接性的。然后把微電子管芯102和熱片152封裝在覆蓋微電子管芯側(cè)面116和熱片152的側(cè)面154的封裝材料112中，如圖2c所示。最好不用封裝材料112覆蓋熱片152的后表面156，使得從微電子管芯102進入熱片152的熱能可以從熱片后表面156散發(fā)到周圍環(huán)境中，或者可以在熱片后表面156上附著附加散熱裝置。如圖2d所述，封裝之后，去除保護膜104，制造至少一個介電層(顯示為第一介電層118和第二介電層126)、導電軌跡124和連接焊盤134，如圖1c-1i所述。
本發(fā)明還包含用于管芯對準、附著和模制的方法。圖3a-3f說明了一個這種方法。多個微電子管芯102的有效表面106對準并附著到保護膜104上，保護膜104最好是背面是膠的箔，它在剛性框架162(最好是金屬框架)之間伸展，如圖3a所示?？梢杂帽Ｗo膜104上的基準標志(未示出)來實現(xiàn)多個微電子管芯102的對準。如圖3b所示，然后把導熱散熱裝置，諸如熱片164用導熱膠附著到多個微電子管芯102上。熱片164可以是實心板或網(wǎng)樣結(jié)構(gòu)，如圖3c的俯視圖所示。把熱片164附著到多個微電子管芯102上之后，在微電子管芯102和熱片164周圍模制封裝材料112，如圖3d所示。封裝之后，如圖3e所示，去除保護膜104而暴露多個微電子管芯102的有效表面106。如圖3e所示，制造至少一個介電層(顯示為第一介電層118和第二介電層126)、導電軌跡124和132以及連接焊盤134，如圖1c-1i所述。當然，要知道，可以在制造多個介電層、導電軌跡和導電焊盤之前或之后將多個微電子管芯102及熱片164的相關(guān)部分分成單個。
圖4a-4e說明了用于管芯對準、附著和模制的方法。如圖4a所示，多個微電子管芯102的后表面114對準熱片164并用導熱膠附著到熱片164上。而且，熱片164可以是實心板或網(wǎng)樣結(jié)構(gòu)，如圖3c的俯視圖所示?？梢杂脽崞?64上的基準標志(未示出)來實現(xiàn)多個微電子管芯102的對準。把諸如非粘接性材料的保護膜104裝到平板166上，平板166例如是模具的內(nèi)表面。然后把保護膜104壓到多個微電子管芯102的有效表面106上，如圖4b所示。在微電子管芯102和熱片164周圍模制封裝材料112，如圖4c所示。封裝之后，如圖4d所示，去除平板166也就去除了保護膜104以便暴露多個微電子管芯102的有效表面106。如圖4e所示，制造至少一個介電層(顯示為第一介電層118和第二介電層126)、導電軌跡124和132以及連接焊盤134，如圖1c-1i所示。而且，要知道，可以在制造多個介電層、導電軌跡和導電焊盤之前或之后將多個微電子管芯102及熱片164的相關(guān)部分分成單個。
圖5a-5f說明了用于管芯對準、附著和模制的又一方法。如圖5a所示，諸如通過研磨等使微電子管芯后表面114變薄，以形成薄的微電子管芯172。多個微電子管芯172的后表面174對準起散熱裝置作用的硅晶片176并用導熱膠(未示出)粘接到上面，如圖5b所示。可以用硅晶片176上的基準標志(未示出)來實現(xiàn)多個微電子管芯172的對準。諸如非粘接性材料等保護膜104裝到平板166上，平板166諸如是模具的內(nèi)表面。然后把保護膜104壓到多個微電子管芯172的有效表面178上，如圖5c所示。把封裝材料112模制在微電子管芯172和硅晶片176周圍，如圖5d所示。封裝之后，如圖5e所示，去除平板166也就去除了保護膜104，從而暴露了多個薄微電子管芯172的有效表面178。如圖5f所述，制造至少一個介電層(顯示為第一介電層118和第二介電層126)、導電軌跡124和132以及連接焊盤134，如圖1c-1i所述。而且，要知道，可以在制造多種介電層、導電軌跡和導電焊盤之前或之后將多個微電子管芯172及硅晶片176的相關(guān)部分分成單個。
圖6a-6e說明了用于管芯對準、附著和模制的另一方法。如圖6a所示，把多個微電子管芯102對準在第一保護膜182上并附著到上面，第一保護膜182最好是背面是膠的箔，它在剛性框架162(最好是金屬框架)之間伸展，如圖3a所示?？梢杂玫谝槐Ｗo膜182上的基準標志(未示出)來實現(xiàn)多個微電子管芯102的對準。把諸如非粘接性材料的第二保護膜184裝到平板166上，平板166諸如是模具的內(nèi)表面。然后把第二保護膜184壓到多個微電子管芯102的有效表面106上，如圖6b所示。把封裝材料112模制在微電子管芯102周圍，如圖6c所示。封裝之后，如圖6d所示，去除平板166也就去除了第二保護膜184，暴露了多個微電子管芯102的有效表面106。如圖6e所述，制造至少一個介電層(顯示為第一介電層118和第二介電層126)、導電軌跡124和132以及連接焊盤134，如圖1c-1i所述。此外，也如圖6d所示，去除第一保護膜182，以暴露微電子管芯后表面114。然后可以把露出的微電子管芯后表面114附著到散熱裝置上。而且，要知道，可以在制造多種介電層、導電軌跡和導電焊盤之前或之后將多個微電子管芯102分成單個。
圖7a-7e說明了用于管芯對準、附著和模制的方法。如圖7a所示，最好用導熱膠(未示出)把多個熱片152附著到多個微電子管芯102的后表面114上。把多個熱片152的后表面156對準在第一保護膜182上并附著到上面，第一保護膜182最好是背面是膠的箔，它在剛性框架162(最好是金屬框架)之間伸展?？梢杂玫谝槐Ｗo膜182上的基準標志(未示出)來實現(xiàn)對準。如圖7b所示，把諸如非粘性材料的第二保護膜184裝到平板166上，平板166諸如是模具的內(nèi)表面。然后把第二保護膜184壓到多個微電子管芯102的有效表面106上。在微電子管芯102周圍模制封裝材料112，如圖7c所示。封裝之后，如圖7d所示，去除第一保護膜182也就去除了平板166，還去除了第二保護膜184以便暴露多個微電子管芯102的有效表面106。如圖7e所示，制造至少一個介電層(顯示為第一介電層118和第二介電層126)、導電軌跡124和132以及連接焊盤134，如圖1c-1i所述。
這樣描述了本發(fā)明的詳細實施例，要知道，所附的權(quán)利要求書限定的本發(fā)明不限于上述特殊細節(jié)，在不背離本發(fā)明的精神或范圍的情況下可以進行許多明顯的變化。
權(quán)利要求
1.一種微電子封裝件，包括微電子管芯，其具有有效表面和至少一個側(cè)面；封裝材料，其鄰近所述至少一個微電子管芯側(cè)面，其中，所述封裝材料包含至少一個與所述微電子管芯有效表面基本相平的表面；第一介電材料層，其設在所述微電子管芯有效表面和所述封裝材料表面的至少一部分上；至少一個導電軌跡，其設在所述第一介電材料層上且與所述微電子管芯有效表面電接觸，其中，所述至少一個導電軌跡鄰近所述微電子管芯有效表面和所述封裝材料表面伸展。
2.根據(jù)權(quán)利要求1所述的微電子封裝件，還包含設在所述至少一個導電軌跡和所述第一介電材料層上的至少一個附加介電材料層。
3.根據(jù)權(quán)利要求2所述的微電子封裝件，其中，所述至少一個導電軌跡的至少一部分伸過所述至少一個附加介電材料層并存在于其上。
4.根據(jù)權(quán)利要求1所述的微電子封裝件，其中，所述微電子管芯還包括后表面，還包括與所述微電子管芯后表面熱接觸的至少一個散熱裝置。
5.一種制造微電子封裝件的方法，包括提供具有有效表面和至少一個側(cè)面的至少一個微電子管芯；把保護膜靠接在所述至少一個微電子管芯有效表面上；用封裝材料鄰近所述至少一個微電子管芯側(cè)面裝封裝所述至少一個微電子管芯，其中，所述封裝材料提供與所述微電子管芯有效表面基本相平的所述封裝材料的至少一個表面；去除所述保護膜。
6.根據(jù)權(quán)利要求5所述的方法，還包含在所述微電子管芯有效表面和所述封裝材料表面的至少一部分上形成至少一個介電材料層；經(jīng)所述至少一個介電材料層形成通路，以暴露所述微電子管芯有效表面的一部分；和在所述至少一個介電材料層上形成伸入所述通路從而與所述微電子管芯有效表面電接觸的至少一個導電軌跡，其中，所述至少一個導電軌跡鄰近所述微電子管芯有效表面并鄰近所述封裝材料表面伸展。
7.根據(jù)權(quán)利要求5所述的方法，還包含形成設在所述至少一個導電軌跡和所述至少一個介電材料層上的至少一個附加介電材料層。
8.根據(jù)權(quán)利要求7所述的方法，其中，在所述至少一個介電層上形成所述至少一個導電軌跡還包括把所述至少一個導電軌跡的至少一部分形成為伸過所述至少一個附加介電材料層并存在于其上。
9.根據(jù)權(quán)利要求5所述的方法，還包括使散熱裝置與所述微電子管芯的后表面熱接觸。
10.一種制造微電子封裝件的方法，包括提供懸置在大致剛性的框架上的粘接保護膜；把至少一個微電子管芯的有效表面附著到所述粘接膜上；用封裝材料鄰近所述微電子管芯的至少一個側(cè)面封裝所述至少一個微電子管芯，其中，所述封裝材料提供與所述微電子管芯有效表面基本相平的所述封裝材料的至少一個表面；和去除所述粘接保護膜。
11.根據(jù)權(quán)利要求10所述的方法，還包括在所述微電子管芯有效表面和所述封裝材料表面的至少一部分上形成至少一個介電材料層；經(jīng)所述至少一個介電材料層形成通路，以暴露所述微電子管芯有效表面的一部分；和在所述至少一個介電材料層上形成伸入所述通路從而與所述微電子管芯有效表面電接觸的至少一個導電軌跡，其中，所述至少一個導電軌跡鄰近所述微電子管芯有效表面并鄰近所述封裝材料表面伸展。
12.根據(jù)權(quán)利要求10所述的方法，還包括形成設在所述至少一個導電軌跡和所述至少一個介電材料層上的至少一個附加介電材料層。
13.根據(jù)權(quán)利要求12所述的方法，其中，在所述至少一個介電層上形成所述至少一個導電軌跡還包含把所述至少一個導電軌跡的至少一部分形成為伸過所述至少一個附加介電材料層并存在于其上。
14.根據(jù)權(quán)利要求10所述的方法，還包括使一散熱裝置與所述微電子管芯的后表面熱接觸。
15.一種制造微電子封裝件的方法，包括提供至少一個微電子管芯，它具有有效表面、后表面和至少一個側(cè)面；把所述至少一個微電子管芯后表面附著到一散熱裝置上；使保護膜與所述至少一個微電子管芯有效表面靠接；用封裝材料封裝所述至少一個微電子管芯和所述散熱裝置，其中，所述封裝材料提供與所述微電子管芯有效表面基本相平的所述封裝材料的至少一個表面；和去除所述保護膜。
16.根據(jù)權(quán)利要求15所述的方法，還包括在所述微電子管芯有效表面和所述封裝材料表面的至少一部分上形成至少一個介電材料層；經(jīng)所述至少一個介電材料層形成通路，以暴露所述微電子管芯有效表面的一部分；和在所述至少一個介電材料層上形成伸入所述通路從而與所述微電子管芯有效表面電接觸的至少一個導電軌跡，其中，所述至少一個導電軌跡鄰近所述微電子管芯有效表面并鄰近所述封裝材料表面伸展。
17.根據(jù)權(quán)利要求15所述的方法，還包括形成設在所述至少一個導電軌跡和所述至少一個介電材料層上的至少一個附加介電材料層。
18.根據(jù)權(quán)利要求17所述的方法，其中，在所述至少一個介電層上形成所述至少一個導電軌跡還包含把所述至少一個導電軌跡的至少一部分形成為伸過所述至少一個附加介電材料層并存在于其上。
19.根據(jù)權(quán)利要求15所述的方法，還包括在把所述至少一個微電子管芯后表面附著到散熱裝置上之前，使所述至少一個微電子管芯變薄。
20.一種制造微電子封裝件的方法，包括提供懸置在大致剛性的框架上的粘接保護膜；把至少一個微電子管芯的后表面附著到所述粘接膜上；使保護膜與所述至少一個微電子管芯的有效表面靠接；用封裝材料鄰近所述微電子管芯的至少一個側(cè)面封裝所述至少一個微電子管芯，其中，所述封裝材料提供與所述微電子管芯有效表面基本相平的所述封裝材料的至少一個表面；去除所述保護膜；去除所述粘接保護膜。
21.根據(jù)權(quán)利要求20所述的方法，還包含在所述微電子管芯有效表面和所述封裝材料表面的至少一部分上形成至少一個介電材料層；經(jīng)所述至少一個介電材料層形成通路，以暴露所述微電子管芯有效表面的一部分；在所述至少一個介電材料層上形成伸入所述通路從而與所述微電子管芯有效表面電接觸的至少一個導電軌跡，其中，所述至少一個導電軌跡鄰近所述微電子管芯有效表面并鄰近所述封裝材料表面伸展。
22.一種制造微電子封裝件的方法，包括提供懸置在大致剛性的框架上的粘接保護膜；把至少一個微電子管芯的后表面附著到至少一個散熱裝置上；把所述至少一個散熱裝置的后表面附著到所述粘接膜上；使保護膜與所述至少一個微電子管芯的有效表面靠接；用封裝材料鄰近所述微電子管芯的至少一個側(cè)面封裝所述至少一個微電子管芯，其中，所述封裝材料提供與所述微電子管芯有效表面基本相平的所述封裝材料的至少一個表面；去除所述保護膜；和去除所述粘接保護膜。
23.根據(jù)權(quán)利要求22所述的方法，還包括在所述微電子管芯有效表面和所述封裝材料表面的至少一部分上形成至少一個介電材料層；經(jīng)所述至少一個介電材料層形成通路，以暴露所述微電子管芯有效表面的一部分；在所述至少一個介電材料層上形成伸入所述通路從而與所述微電子管芯有效表面電接觸的至少一個導電軌跡，其中，所述至少個一導電軌跡鄰近所述微電子管芯有效表面并鄰近所述封裝材料表面伸展。
全文摘要
一微電子封裝件，包括具有有效表面的微電子管芯和至少一個側(cè)面。封裝材料鄰近微電子管芯側(cè)設置，其中，封裝材料包含至少一個基本與微電子管芯有效表面相平的表面。第一介電材料層可以設在微電子管芯有效表面和封裝材料表面的至少一部分上。然后在第一介電材料層上設有至少一個導電軌跡。導電軌跡與微電子管芯有效表面電接觸。至少一個導電軌跡鄰近微電子管芯有效表面和封裝材料表面伸展。
文檔編號H01L21/68GK1535479SQ01817394
公開日2004年10月6日 申請日期2001年8月10日 優(yōu)先權(quán)日2000年8月16日
發(fā)明者X·-C·穆, X -C 穆, Q·馬, H·福吉莫托 申請人:英特爾公司