專利名稱：溝槽式肖特基勢壘整流器及其制作方法
技術(shù)領域：
本發(fā)明涉及整流裝置，更確切地說，涉及溝槽式肖特基勢壘整流器(trench Schottky barrier rectifiers)和制作該裝置的方法。
背景技術(shù)：
整流器在電流前向方向上呈現(xiàn)出相對較低的電阻而在與電流相反的方向上呈現(xiàn)出高電阻。溝槽式肖特基勢壘整流器是整流器的一類，其用于開關式電源和其它高速電開關設備(如電機驅(qū)動器)的輸出整流器。這些裝置能夠傳送大的正向電流和承受大的反向阻斷電壓。
由Mehrotra等提出的美國專利NO.5,365,102，題目為“SchottkyBarrier Rectifier with MOS Trench”，該專利公開的全部內(nèi)容因此并入說明中，公開了溝槽式肖特基勢壘整流器，其擊穿電壓比理想的陡峭型平行平面P-N結(jié)(abrupt parallel plane P-N junction)的理論值還高。圖1中表示出了所述整流器的一個實施例的橫截面圖。在圖中，整流器10包括第一導電類型(first conductivity)(典型的N型導電性)的半導體襯底12，其具有第一表面12a和相反方向上的第二表面12b。襯底12包含與第一表面12a鄰接的相對高摻雜的陰極區(qū)12c(用N+表示)，從陰極區(qū)12c延伸到第二表面12b的第一導電類型(用N表示)的漂移區(qū)12d。因而，陰極區(qū)12c的摻雜濃度(doping concentration)大于漂移區(qū)12d的摻雜濃度。臺面(mesa)14形成于漂移區(qū)12d內(nèi)，具有由相對的兩側(cè)14a和14b定義的橫截面寬度“Wm”。該臺面可以是條紋形、矩形、圓柱形或其它類似的幾何形狀。臺面的側(cè)面上還提供有絕緣區(qū)16a和16b(描述為SiO2)。該整流器還包括在絕緣區(qū)域16a，16b上的陽極18。該陽極18在第二表面12b上與臺面14形成肖特基整流接觸(Schottky rectifying contact)。在陽極/臺面交界面形成的肖特基墊壘的高度依賴于使用的電極金屬和半導體的類型(例如，Si，Ge，GaAs和SiC)，也依賴于臺面14中的摻雜濃度。最后，陰極20被提供在第一表面12a與陰極區(qū)鄰接。陰極20與陰極區(qū)12c歐姆接觸(ohmically contact)。
在美國專利NO.5,365,102描述的工藝中，漂移區(qū)12d是通過在襯底12c上外延生長來提供的。然后通過光致抗蝕劑(photoresist)構(gòu)圖的氮化物層來蝕刻該溝槽，以形成具有抗熱氧化氮化物帽(thermaloxidation resistant nitride caps)的不連續(xù)臺面14。因為氮化物區(qū)(nitrideregion)的存在，絕緣區(qū)16(優(yōu)選為二氧化硅)形成于溝槽側(cè)壁和底部22b上，但不包括臺面14的頂部(表面12b)。然后消除氮化物區(qū)(以及任何應力消除(stress relief)的氧化區(qū)，如果有的話)，并在陽極18和陰極20鍍上金屬。需要進一步的信息，可看美國專利No.5,365,102。
本發(fā)明涉及對美國專利No.5,365,102中相關的溝槽式肖特基勢壘整流器的改進，以及制造這種溝槽式肖特基勢壘整流器的工藝，將在下面進行更充分的討論。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例，提供了一種形成溝槽式肖特基勢壘整流器的方法。該方法包括(a)形成一個具有第一表面和相對的第二表面的半導體區(qū)，該半導體區(qū)包含一個與第一表面鄰接的第一導電類型的漂移區(qū)和與第二表面鄰接的所述第一導電類型的陰極區(qū)。該漂移區(qū)具有比陰極區(qū)關聯(lián)的凈(net)摻雜濃度低的凈摻雜濃度。
(b)形成多個從第一表面延伸進入半導體區(qū)的溝槽，這些溝槽在半導體區(qū)內(nèi)定義出多個臺面并在多個位置形成了溝槽交叉點。
(c)提供一個氧化物層，其在對應于溝槽底部和溝槽側(cè)壁較低部分的位置覆蓋在半導體區(qū)上；(d)提供一個多晶硅區(qū)，布置在溝槽內(nèi)的氧化物層上；(e)在溝槽交叉點處的氧化物層上提供絕緣區(qū)；以及(f)提供一個鄰接于所述漂移區(qū)并與其形成肖特基整流接觸的陽極。
需要時，可以在半導體區(qū)的第二表面上為整流器提供一個陰極。
優(yōu)選的，該半導體為硅半導體和N型導電性。優(yōu)選的，該絕緣區(qū)為硼磷酸鹽玻璃區(qū)(borophosphosilicate glass regions)。
形成半導體區(qū)的步驟優(yōu)選的包括提供一個對應于所述陰極區(qū)的半導體襯底，以及隨后在襯底上生長一個對應于所述漂移區(qū)的外延半導體層(epitaxial semiconductor layer)。
形成所述溝槽的步驟優(yōu)選的包括在半導體區(qū)第一表面上形成一個構(gòu)圖的掩模層(masking layer)，并通過該掩模層蝕刻溝槽。在一些實施例中，溝槽可以被蝕刻進漂移區(qū)內(nèi)，但不進入陰極區(qū)。在另一些實施例中，溝槽被蝕刻得足夠深以致該蝕刻通過漂移區(qū)延伸進入陰極區(qū)。
形成氧化物層、多晶硅區(qū)和絕緣區(qū)的步驟優(yōu)選的進一步包括如下步驟(a)在半導體區(qū)的第一表面上和溝槽內(nèi)形成一個氧化物層，例如，通過熱生長或通過氧化物沉積工藝；(b)在氧化物層上形成一個多晶硅層；(c)蝕刻多晶硅層使氧化物層的一部分暴露于所述第一表面，氧化物層的一部分暴露于溝槽側(cè)壁的上部；(d)在氧化物層和蝕刻后的多晶硅層上形成一個絕緣層；(e)在溝槽交叉點處的絕緣層上形成一個構(gòu)圖的抗蝕刻層；以及(f)蝕刻未被構(gòu)圖的抗蝕刻層覆蓋的絕緣層和氧化物層。
根據(jù)本發(fā)明的另一實施例，提供了一種溝槽式肖特基勢壘整流器。該整流器包括(a)一個具有第一表面和相對的第二表面的半導體區(qū)，該半導體區(qū)包括一個與第一表面鄰接的第一導電類型的漂移區(qū)和一個與第二表面鄰接的第一導電類型的陰極區(qū)。該漂移區(qū)具有比陰極區(qū)低的凈摻雜濃度。
(b)多個從第一表面延伸進入半導體區(qū)的溝槽，該溝槽在半導體區(qū)內(nèi)定義出多個臺面，以及這些溝槽形成了多個溝槽交叉點。
(c)在溝槽底部和溝槽側(cè)壁的較低部分覆蓋于半導體區(qū)上的氧化物層。
(d)在溝槽內(nèi)的氧化物層上布置的一個多晶硅區(qū)。
(e)在溝槽交叉點的絕緣區(qū)，其覆蓋于多晶硅區(qū)的一部分和氧化物層的一部分。
(f)一個鄰接于漂移區(qū)并與其形成肖特基整流接觸的陽極。
可以有許多種溝槽交叉角度。在一個優(yōu)選的例子中，溝槽以直角相互交叉。溝槽交叉處的絕緣區(qū)可以有許多種結(jié)構(gòu)。在一個優(yōu)選的例子中，從溝槽上方看去時，該絕緣區(qū)為矩形。
本發(fā)明的一個優(yōu)點是，由于在溝槽交叉區(qū)改進的工藝控制，這種單元由交叉溝槽定義的溝槽式肖特基勢壘整流器可以高產(chǎn)量地形成。
本發(fā)明的另一個優(yōu)點是，這樣形成的溝槽式肖特基勢壘整流器沒有惡化溝槽交叉區(qū)處“修剪(pinch off)”效應的實質(zhì)危險。這種惡化會導致反向偏置擊穿電壓的降低和增加泄露電流。
通過回顧下面公開的內(nèi)容，本領域的普通技術(shù)的人將很容易明白本發(fā)明的這些或其它實施例和優(yōu)點。


圖1是依照現(xiàn)有技術(shù)的溝槽式肖特基勢壘整流器的局部橫截面視圖；圖2是與本發(fā)明相關的溝槽式肖特基勢壘整流器的局部橫截面視圖；圖3A-3G是沿著圖5的A-A’線得到的局部橫截面圖，表示了制作圖2的溝槽式肖特基勢壘整流器的一種方法。
圖4A-4G是沿著圖5的B-B’線得到的局部橫截面圖，表示了制作圖2的溝槽式肖特基勢壘整流器的一種方法。
圖5是溝槽式肖特基勢壘整流器的局部平面圖，表示了圖3A-3G和4A-4G的橫截面的相對位置。
圖6A和6B是溝槽式肖特基勢壘整流器的局部平面圖，表示了本發(fā)明一個實施例的相對于整流器溝槽和臺面的保護性特性的位置。
圖7A-7C是沿著圖6B的B-B’線得到的局部橫截面圖，表示了制作依照本發(fā)明實施例的溝槽式肖特基勢壘整流器的方法。
圖8是溝槽交叉區(qū)的局部視圖，提供了多晶硅蝕刻后多晶硅和溝槽壁接觸區(qū)域的二維透視圖。
和這些圖的通常情形一樣，上述圖是不按比例的。
具體實施例方式
現(xiàn)在將參照附圖對本發(fā)明進行更充分的描述，附圖中顯示了發(fā)明的優(yōu)選實施例。然而，本發(fā)明可以用不同的方式實施，不應解釋為局限于在這里所闡明的實施方式。
普通轉(zhuǎn)讓的公開美國專利No.09/653,084的描述了一種整流器的設計，其能夠提供低正向偏置電壓降、低反向偏置泄漏電流和高擊穿電壓。圖2顯示了這種整流器的一種實施例的局部橫截面。整流器10包括一個第一導電類型(典型的N型導電性)的半導體12，其具有第一表面12a和相對的第二表面12b。襯底半導體區(qū)12優(yōu)選的包含與第一表面12a鄰接的相對高摻雜的陰極區(qū)12c(用N+表示)。在所示的30V硅裝置中，陰極區(qū)12c被摻雜至約5×1019/cm3的摻雜濃度。第一導電類型(用N表示)的漂移區(qū)12d優(yōu)選的從陰極區(qū)12c延伸到第二表面12b。對所示的裝置，漂移區(qū)12d被摻雜至約3.3×1016/cm3的摻雜濃度。漂移區(qū)12D和陰極區(qū)12C形成了非整流(non-rectifying)N+/N結(jié)。
臺面(mesa)14(僅示出了一部分)在漂移區(qū)12d內(nèi)被已知技術(shù)中相對的溝槽定義出。對所示裝置，臺面寬度的典型值是1微米量級，而溝槽深度的典型值是在3微米量級。所示的溝槽延伸進入了漂移區(qū)12d，但也可以進一步延伸進入陰極區(qū)12C。臺面14在三維方向上延伸(未示出)，并可以是條紋形、矩形、圓柱形或其它類似的幾何形狀。絕緣區(qū)16形成于溝槽內(nèi)，沿著半導體/溝槽分界面的較低部分和半導體區(qū)12鄰接，在此例中，絕緣區(qū)16是氧化物層，更具體是氧化硅層，其能熱生長或淀積。該絕緣區(qū)16的典型厚度為約700至2000埃的量級。多晶硅導電區(qū)19位于臺面14之間的溝槽內(nèi)的絕緣區(qū)16上。
陽極18沿著表面12b和半導體/溝槽分界面的上部14a直接與漏區(qū)12d鄰接。陽極18還直接與絕緣區(qū)16和多晶硅區(qū)19的上部鄰接。陽極18與半導體漏區(qū)12d接觸處，也就是沿著上部14a和第二表面12b，形成了肖特基墊壘整流結(jié)(rectifying junction)。
陰極20在第一表面12a與陰極區(qū)12c鄰接。該陰極優(yōu)選的與陰極區(qū)12c形成歐姆接觸(ohmic contact)。
圖2所示裝置提供了改進的電壓降特性、反向偏置擊穿電壓和泄漏電流。不希望為理論所限，可以相信該設計與圖1的設計相比，提供了改進的正向壓降特性，因為通過將接觸區(qū)域延伸超出第二表面12b并進入上部14a，使陽極18和漂移區(qū)12d之間的肖特基整流接觸(schottky rectifying contact)的表面區(qū)域增加了。同時，絕緣區(qū)16鄰接于較低部14b引起電荷耦合在陽極18和臺面14之間發(fā)生，因而隨著發(fā)生的電荷耦合的耗盡(depletion)產(chǎn)生了期望的“修剪(pinch off)”效應。這種友好的效應影響了臺面結(jié)構(gòu)中的電壓形態(tài)(voltageprofiles)，提供了高的反向偏置擊穿電壓和低的泄漏電流。
現(xiàn)在將結(jié)合圖3A-G和4A-G，描述制作如圖2所示的溝槽式肖特基墊壘整流器的一個方案。如圖5所示，其表示位于臺面14之間的兩個溝槽21的交叉點的平面視圖。該圖中與圖3A-3G關聯(lián)的橫截面的位置用虛線A-A’來表示，它位于所示水平溝槽和下一個水平溝槽(未示出)的中間。與圖4A-4G關聯(lián)的橫截面的位置用虛線B-B’來表示，它直接與溝槽相接。
現(xiàn)在參考圖3A-G和4A-G，一個N型摻雜的外延層(epitaxiallayer)(對應于漂移區(qū)12d)生長在常規(guī)的N+摻雜的襯底上(對應于陰極區(qū)12c)。外延層12d典型厚度約7微米。下一步，利用光致抗蝕劑掩模(masking)處理形成掩模(masking)部分(未示出)，它定義了溝槽21的位置。溝槽21優(yōu)選的采用反應離子蝕刻(reactive ionetching)對掩模部分之間的開口進行干蝕刻，典型地達到的深度約為3微米。然后去除掩模部分，得到圖3A(遠離溝槽交叉點)和圖4A(與溝槽交叉點鄰接)中的結(jié)構(gòu)。這些結(jié)構(gòu)在工藝的這一步實質(zhì)上是相同的。
然后將絕緣層(優(yōu)選的為氧化物層16)形成在結(jié)構(gòu)的表面上(例如，用熱氧化)，如圖3B和4B所示。對于熱氧化物層16，典型的厚度接近于約700到2000埃。圖3B和圖4B的結(jié)構(gòu)在工藝的這一步實質(zhì)上還是相同的。
隨后使用已知技術(shù)，例如化學氣相沉積法(CVD)，將一個多晶硅層(也就是，多晶的硅)19覆蓋在裝置上，就提供了圖3C和圖4C中所示的結(jié)構(gòu)。從這些圖中看出，在溝槽交叉區(qū)(圖4C)的多晶硅層19比遠離溝槽交叉點(圖3C)的多晶硅層要淺。多晶硅層19典型采用N型摻雜以降低它的電阻系數(shù)。N型摻雜例如可以在CVD時使用磷的氯化物來實現(xiàn)或者用砷或磷摻雜來實現(xiàn)。
如圖3D和4D所示，然后對多晶硅層19進行各向同性的蝕刻(isotropically etched)(例如，用反應離子蝕刻)以沿著表面12b和上部14a暴露出氧化物層16的一部分。氧化物層16沿著下部14b的部分仍覆蓋有多晶硅19。因為蝕刻前靠近溝槽交叉區(qū)的多晶硅比較淺(比較上述的圖4C與圖3C)，蝕該后該區(qū)域的多晶硅還是相對較淺(比較圖4D和圖3D)。圖8是溝槽交叉區(qū)的局部視圖，示出了溝槽21和臺面14。圖8中還顯示了蝕刻步驟后多晶硅19和溝槽壁接觸的二維圖。
然后，例如，用等離子增強化學氣相沉積法(PECVD)，將一個硼磷酸鹽玻璃(BPSG，borophosphosilicate glass)層15形成于整個表面上，并在終端區(qū)域(termination regions)提供了一個構(gòu)圖的光致抗蝕劑層。(為了方便，終端區(qū)域內(nèi)的BPSG層的布置顯示于這些序列圖中。)得到的結(jié)構(gòu)顯示在圖3E和圖4E中。
對該結(jié)構(gòu)進行蝕刻，典型的是采用反應離子蝕刻，導致沒有被光致抗蝕劑保護的BPSG被去除。蝕刻后保留的BPSG區(qū)15部分位于漂移區(qū)12d之上的外部(看圖3F)。這些區(qū)域作為場板(field plates)，避免工作時整流器產(chǎn)生電場。然后將光致抗蝕劑去除，得到圖3F和圖4F的結(jié)構(gòu)。
除BPSG之外，在這一蝕刻步驟中對多晶硅結(jié)構(gòu)19的腐蝕，使一定數(shù)量的多晶硅也從結(jié)構(gòu)中被去除。結(jié)果，在溝槽交叉區(qū)(看圖4E)原來淺的多晶硅區(qū)19在這些步驟后變得更淺(看圖4F)。
沒有被BPSG或多晶硅19覆蓋的氧化物，也在這一蝕刻步驟中被去除。結(jié)果，在漂移區(qū)12d的上表面部分，以及與這些區(qū)域關聯(lián)的溝槽壁的上部14a的氧化物16被去除?？拷鼫喜劢徊纥c的區(qū)域，由于這些區(qū)域內(nèi)的多晶硅19厚度淺，氧化物16可充分地蝕刻至溝槽底部，如圖4F所示。
然后在結(jié)構(gòu)上提供一個金屬接觸層18以生成裝置的陽極，以及提供一個金屬接觸層20以生成裝置的陰極。
因為氧化物在靠近溝槽交叉區(qū)處被如此深深地蝕刻，該陽極可以充分地沿著整個溝槽側(cè)壁與漏區(qū)接觸(并且，在許多情況下，與溝槽底部的一部分)。事情的這種情況的一個結(jié)果是，上面討論的所期望的“修剪”效應被大大地弱化了。結(jié)果，裝置的反向偏置擊穿電壓被降低，泄漏電流升高，損害了性能和產(chǎn)量。
依照本發(fā)明的一個實施例，提供了一個保護工藝(protectiveprocess)和結(jié)構(gòu)來避免這種不期望的結(jié)果。這種保護工藝通過在溝槽交叉區(qū)上形成保護區(qū)以修正上述在溝槽交叉區(qū)附近的工藝。這種保護區(qū)優(yōu)選的為抗蝕刻氧化物(oxide-etch-resistant)區(qū)，例如BPSG區(qū)，但也可以用其它材料。
為了使下面的討論更明顯，在保護工藝中，與圖5(圖3A-3G)A-A’線位置對應的橫截面基本上沒有改變。
然而，由于保護區(qū)的形成，對應于B-B’線位置的橫截面有變化。更確切地說，保護工藝一直到多晶硅層被蝕刻(看圖4D)的步驟都和上述工藝是相同的。
在上述工藝中，BPSG層15在這一步被形成，并在結(jié)構(gòu)的終端區(qū)域(termination region)內(nèi)提供了光致抗蝕劑特性(看圖4E，可回憶起這些光致抗蝕劑特性并沒有出現(xiàn)在該圖中，而是出現(xiàn)在圖3E中)。
相反，在本發(fā)明的保護工藝中，在形成BPSG層15之后，提供了一個不僅保護未端區(qū)域內(nèi)的BPSG層，而且保護交叉點處的BPSG層的構(gòu)圖的光致抗蝕劑層17。結(jié)果，提供了一個如圖7A中所示的BPSG層15被光致抗蝕劑特性17保護的結(jié)構(gòu)，而不是得到如圖4E中所示的溝槽的結(jié)構(gòu)。
表示這種光致抗蝕劑特性的部分平面視圖如圖6A和6B所示，其中圖6A給出了比圖6B更大比例的BPSG特性的透視圖。(圖6A和6B表示了裝置靠近中間的部分，因而沒有表示出終端區(qū)域的BPSG特性。)。顯示了與定義出半導體臺面區(qū)14的溝槽21關聯(lián)的光阻材料面罩17的排列。請注意雖然顯示的是矩形臺面，但本發(fā)明適用于用交叉溝槽形成的臺面的任何設計。也請注意，如圖所示，這些區(qū)域稍稍地延伸出了溝槽交叉區(qū)。這里所用的“溝槽交叉區(qū)”(這里也指“溝槽交叉點”)是那些被兩個或更多個溝槽所共用的溝槽區(qū)域。作為具體例子，圖5中的溝槽交叉區(qū)是指被虛線定義出的矩形11所包圍的區(qū)域。
繼續(xù)這一工藝，和上述圖4F中一樣，在去除光致抗蝕劑后，進行BPSG蝕刻步驟。得到了和圖7B一樣的結(jié)構(gòu)。從該圖中可以看出的，由于靠近溝槽交叉區(qū)的BPSG特性15的存在防止了氧化物16被充分地蝕刻到溝槽的底部，避免了上述不期望的“修剪”效應的弱化。雖然在這個具體實施例中形成了矩形的BPSG保護掩模，熟知本技術(shù)的人可很快明白也可以采用其它幾何形狀，只要能避免溝槽交叉區(qū)附近溝槽內(nèi)的氧化物被過蝕刻就可以了。
然后在結(jié)構(gòu)上提供金屬接觸層18和20(如上面的圖4G)，作為裝置的陽極和陰極。得到如圖7C所示的結(jié)構(gòu)。
再者，在保護工藝中作出的主要變化是在溝槽交叉區(qū)。因而，圖7A-7C的橫截面與圖4E-4G的橫截面大不相同。然而，在非溝槽交叉區(qū)，橫截面(未示出)實質(zhì)上和圖3E-3G的橫截面相同。
雖然已描述了本發(fā)明的幾個有代表性的實施例，對熟知本技術(shù)的人來說，上述實施例的許多其它變化是顯而易見的?？梢岳斫膺@些變化包含在本發(fā)明的教授中，只能用該附屬的權(quán)利要求來限定。
權(quán)利要求
1.一種形成溝槽式肖特基勢壘整流器的方法，包括形成一個具有第一表面和相對的第二表面的半導體區(qū)，所述半導體區(qū)包含一個與第一表面鄰接的第一導電類型的漂移區(qū)和與第二表面鄰接的所述第一導電類型的陰極區(qū)，所述漂移區(qū)具有比所述陰極區(qū)低的凈摻雜濃度；形成多個從所述第一表面延伸進入所述半導體區(qū)的溝槽，所述溝槽在所述半導體區(qū)內(nèi)定義出多個臺面，且所述溝槽在多個位置形成了溝槽交叉點；形成一個氧化物層，所述氧化物層在對應于溝槽底部和溝槽側(cè)壁較低部分的位置覆蓋在所述半導體區(qū)上；形成一個多晶硅區(qū)，所述多晶硅區(qū)布置在所述溝槽內(nèi)所述氧化物層上；在所述溝槽交叉點的氧化物層上形成絕緣區(qū)；以及形成一個鄰接于所述漂移區(qū)并與其形成肖特基整流接觸的陽極。
2.如權(quán)利要求1所述的方法，進一步包括提供一個在所述半導體區(qū)的所述第二表面上的陰極。
3.如權(quán)利要求1所述的方法，其中所述的形成所述半導體區(qū)的步驟包括提供一個半導體襯底，所述半導體襯底對應于所述陰極區(qū)；以及在所述襯底上生長一個外延半導體層，所述外延層對應于所述漂移區(qū)。
4.如權(quán)利要求1所述的方法，其中所述形成所述溝槽的步驟包括在半導體區(qū)第一表面上形成一個構(gòu)圖的掩模層以及通過所述掩模層蝕刻所述溝槽的步驟。
5.如權(quán)利要求4所述的方法，其中所述溝槽被蝕刻得足夠深以使他們延伸通過所述漂移區(qū)并進入所述陰極區(qū)。
6.如權(quán)利要求4所述的方法，其中所述溝槽被蝕刻進入所述漂移區(qū)，但不進入所述陰極區(qū)。
7.如權(quán)利要求1所述的方法，其中形成所述氧化物層、所述多晶硅區(qū)和所述絕緣區(qū)的步驟進一步包括在所述半導體區(qū)的所述第一表面上和所述溝槽內(nèi)形成一個氧化物層；在所述氧化物層上形成一個多晶硅層；蝕刻所述多晶硅層，以使所述氧化物層的一部分暴露于所述第一表面，以及所述氧化物層的一部分暴露于所述溝槽側(cè)壁的上部；在所述氧化物層和所述蝕刻的多晶硅層上形成一個絕緣層；在所述溝槽交叉點處的絕緣層上形成一個構(gòu)圖的抗蝕刻層；以及蝕刻未被所述構(gòu)圖的抗蝕刻層覆蓋的所述絕緣層和所述氧化物層。
8.如權(quán)利要求7所述的方法，其中所述的氧化物層是熱生長的。
9.如權(quán)利要求7所述的方法，其中所述的氧化物層是沉積形成的。
10.如權(quán)利要求7所述的方法，其中所述絕緣層是硼磷酸鹽玻璃層。
11.如權(quán)利要求1所述的方法，其中所述半導體是硅半導體。
12.如權(quán)利要求1所述的方法，其中所述第一導電類型是N型導電性。
13.如權(quán)利要求1所述的方法，其中所述絕緣區(qū)是硼磷酸鹽玻璃區(qū)。
14.一種形成溝槽式肖特基勢壘整流器的方法，包括在N型硅襯底上生長N型導電性的硅外延層，所述襯底和所述外延層形成了具有第一表面和相對的第二表面的半導體區(qū)，所述外延層對應于與所述第一表面鄰接的漂移區(qū)，所述半導體襯底對應于與所述第二表面鄰接的陰極區(qū)，以及所述漂移區(qū)具有比所述陰極區(qū)凈摻雜濃度低的凈摻雜濃度；形成多個從所述第一表面延伸進入所述半導體區(qū)的溝槽，所述溝槽在所述半導體區(qū)內(nèi)定義出多個臺面，且所述溝槽在多個位置形成了溝槽交叉點；在所述半導體區(qū)的第一表面上和所述溝槽內(nèi)形成一個氧化物層；在所述氧化物層上形成一個多晶硅層；蝕刻所述多晶硅層，以使所述氧化物層的一部分暴露于所述第一表面和所述溝槽側(cè)壁的上部；在所述氧化物層和所述蝕刻后的多晶硅層上形成絕緣層；在所述溝槽交叉點處的絕緣層上形成構(gòu)圖的抗蝕刻層；以及蝕刻未被所述構(gòu)圖的抗蝕刻層覆蓋的所述絕緣層和所述氧化物層；以及形成一個鄰接于所述半導體區(qū)域的所述漂移區(qū)并與其形成肖特基整流接觸的陽極。
15.如權(quán)利要求14所述的方法，其中所述的氧化物層是熱生長的。
16.如權(quán)利要求14所述的方法，其中所述的氧化物層是沉積形成的。
17.如權(quán)利要求14所述的方法，其中所述絕緣區(qū)是硼磷酸鹽玻璃區(qū)。
18.一種溝槽式肖特基勢壘整流器，包括一個具有第一表面和相對的第二表面的半導體區(qū)，所述半導體區(qū)包括一個與第一表面鄰接的第一導電類型的漂移區(qū)和一個與第二表面鄰接的所述第一導電類型的陰極區(qū)，所述漂移區(qū)具有比所述陰極區(qū)凈摻雜濃度低的凈摻雜濃度；多個從所述第一表面延伸進入所述半導體區(qū)的溝槽，所述溝槽在所述半導體區(qū)內(nèi)定義出多個臺面，且所述溝槽形成了多個溝槽交叉點；氧化物層，所述氧化物層在所述溝槽底部和所述溝槽側(cè)壁的較低部分覆蓋于所述半導體區(qū)上；在所述溝槽內(nèi)的所述氧化物層上布置的一個多晶硅區(qū)；在所述溝槽交叉點的絕緣區(qū)，所述絕緣區(qū)覆蓋于所述多晶硅區(qū)的一部分和所述溝槽交叉點處的氧化物層的一部分；以及一個鄰接于所述漂移區(qū)并與其形成肖特基整流接觸的陽極。
19.如權(quán)利要求18所述的溝槽式肖特基勢壘整流器，其中所述第一導電類型是N型導電性。
20.如權(quán)利要求18所述的溝槽式肖特基勢壘整流器，其中所述溝槽被蝕刻進入所述漂移區(qū)，但不進入所述陰極區(qū)。
21.如權(quán)利要求18所述的溝槽式肖特基勢壘整流器，其中所述溝槽延伸出所述漂移區(qū)并進入了所述陰極區(qū)。
22.如權(quán)利要求18所述的溝槽式肖特基勢壘整流器，其中所述半導體是硅半導體。
23.如權(quán)利要求18所述的溝槽式肖特基勢壘整流器，其中所述氧化物是二氧化硅。
24.如權(quán)利要求18所述的溝槽式肖特基勢壘整流器，其中所述絕緣區(qū)是硼磷酸鹽玻璃區(qū)。
25.如權(quán)利要求18所述的溝槽式肖特基勢壘整流器，其中所述溝槽以直角度相互交叉。
26.如權(quán)利要求25所述的溝槽式肖特基勢壘整流器，其中當從所述溝槽上方看時，所述溝槽交叉點處的所述絕緣區(qū)是矩形的。
全文摘要
一種溝槽式肖特基勢壘整流器和制作這種整流器的方法。該整流器包括(a)一個具有第一表面和相對的第二表面的半導體區(qū)，該半導體區(qū)包括一個與第一表面鄰接的第一導電類型的漂移區(qū)和一個與第二表面鄰接的第一導電類型的陰極區(qū)，該漂移區(qū)具有比所述陰極區(qū)低的凈摻雜濃度。(b)多個從第一表面延伸進入半導體區(qū)的溝槽。該溝槽在所述半導體區(qū)內(nèi)定義出多個臺面，這些溝槽形成了多個溝槽的交叉點。(c)在溝槽底部和溝槽側(cè)壁的較低部分覆蓋于半導體區(qū)上的氧化物層。(d)在溝槽內(nèi)的氧化物層上布置的一個多晶硅區(qū)；(e)在溝槽交叉點的絕緣區(qū)，其覆蓋于所述多晶硅區(qū)的一部分和氧化物層的一部分。
文檔編號H01L29/872GK1529912SQ01820669
公開日2004年9月15日 申請日期2001年12月13日 優(yōu)先權(quán)日2000年12月15日
發(fā)明者石甫淵, 蘇根政, 約翰E·阿馬托, ぐ⒙磽 申請人:通用半導體公司