專(zhuān)利名稱(chēng)：包含非易失性半導(dǎo)體存儲(chǔ)器的半導(dǎo)體集成電路裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲(chǔ)器、特別是涉及將對(duì)于1個(gè)字柵具有2個(gè)電荷蓄積區(qū)的非易失性半導(dǎo)體存儲(chǔ)器配置成陣列狀的半導(dǎo)體集成電路裝置的制造方法。
背景技術(shù)：
作為非易失性半導(dǎo)體存儲(chǔ)器的一種類(lèi)型，有在溝道與柵之間的柵絕緣層由氧化硅層和氮化硅層的層疊體構(gòu)成、在上述氮化硅層中俘獲電荷的MONOS(金屬氧化物氮化物氧化物半導(dǎo)體)型。
作為MONOS型的非易失性半導(dǎo)體存儲(chǔ)器，已知有圖16中示出的器件(文獻(xiàn)Y.Hayashi，et al，2000 Symposium on VLSI TechnologyDigest of Technical Papers p.122-p.123)。
在該MONOS型的存儲(chǔ)單元100中，在半導(dǎo)體襯底10上經(jīng)第1柵絕緣層12形成了字柵14。而且，在字柵14的兩側(cè)，分別配置了側(cè)壁狀的第1控制柵20和第2控制柵30。在第1控制柵20的底部與半導(dǎo)體襯底10之間存在第2柵絕緣層22，在第1控制柵20的側(cè)面與字柵14之間存在側(cè)絕緣層24。同樣，在第2控制柵30的底部與半導(dǎo)體襯底10之間存在第2柵絕緣層32，在第2控制柵30的側(cè)面與字柵14之間存在側(cè)絕緣層34。而且，在相鄰的存儲(chǔ)單元的相向的控制柵20與控制柵30之間的半導(dǎo)體襯底10中形成了構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層16、18。
這樣，一個(gè)存儲(chǔ)單元100在字柵14的側(cè)面上具有2個(gè)MONOS型存儲(chǔ)元件。而且，這2個(gè)MONOS型存儲(chǔ)元件可獨(dú)立地控制，因而，存儲(chǔ)單元100可存儲(chǔ)2位的信息。
該MONOS型的存儲(chǔ)單元的工作如以下所述那樣來(lái)進(jìn)行。通過(guò)將另一方的控制柵偏置成超越(override)電壓，存儲(chǔ)單元100的一方的控制柵可分別獨(dú)立地選擇寫(xiě)入和讀出。
關(guān)于寫(xiě)入(程序)，使用對(duì)圖16中示出的CG[i+1]的左側(cè)的第2柵絕緣膜(ONO膜)32注入電子的情況來(lái)說(shuō)明。此時(shí)，位線(雜質(zhì)擴(kuò)散層)18(D[i+1])被偏置成4～5V的漏電壓。為了將熱電子注入到控制柵30(CG[i+1])的左側(cè)的第2柵絕緣層32，將控制柵30(CG[i+1])偏置成5～7V。為了將寫(xiě)入電流限定于規(guī)定值(～10μA)，將與字柵14(Gw[i]和Gw[i+1])連接的字線偏置成比字柵的閾值稍高的電壓。將控制柵20(CG[i])偏置成超越電壓。利用該超越電壓，可與存儲(chǔ)狀態(tài)無(wú)關(guān)地使控制柵20(CG[i])下的溝道導(dǎo)通。左側(cè)的位線16(D[i])被偏置成接地電壓。而且，其它未被選擇的存儲(chǔ)單元的控制柵和擴(kuò)散層被設(shè)定為接地電壓。
在擦除中，利用熱空穴的注入來(lái)擦除已被蓄積的電荷(電子)?？稍谖粩U(kuò)散層18的表面上利用B-B隧道效應(yīng)來(lái)產(chǎn)生熱空穴。此時(shí)，控制柵的電壓Vcg被偏置成負(fù)電壓(-5～-6V)，位擴(kuò)散層的電壓被偏置成5～6V。
在該文獻(xiàn)中記載了，按照上述的MONOS型的存儲(chǔ)單元，在一個(gè)存儲(chǔ)單元內(nèi)具有可獨(dú)立地控制的2個(gè)編程部位，可達(dá)到3F2的位密度(bitdensity)。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種半導(dǎo)體集成電路裝置的制造方法，該制造方法是包含具有2個(gè)控制柵的MONOS型的非易失性半導(dǎo)體存儲(chǔ)器的半導(dǎo)體集成電路裝置的制造方法，特別是在側(cè)壁狀的控制柵的接觸結(jié)構(gòu)的形成方面具有特征。
本發(fā)明的半導(dǎo)體集成電路裝置的制造方法是具有在多個(gè)行和列中將非易失性半導(dǎo)體存儲(chǔ)器排列成網(wǎng)格狀的存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置的制造方法，其特征在于，包含以下的工序(a)至(k)。
(a)在半導(dǎo)體層的表面上形成元件隔離區(qū)的工序；(b)在上述半導(dǎo)體層上形成具有第1柵絕緣層和該第1柵絕緣層上被配置的字柵用的第1導(dǎo)電層的層疊體的工序，其中，該層疊體具有在第1方向上延伸的多個(gè)開(kāi)口部；(c)在上述半導(dǎo)體層上且以與上述第1柵絕緣層的兩側(cè)鄰接的方式形成第2柵絕緣層的工序；(d)在上述字柵用的第1導(dǎo)電層的兩側(cè)形成側(cè)絕緣層的工序；(e)在該結(jié)構(gòu)體的表面的整個(gè)面上以覆蓋在上述工序(a)～(d)中已被形成的結(jié)構(gòu)體的方式形成第2導(dǎo)電層的工序；(f)在上述第2導(dǎo)電層上且在至少形成共用接觸部的區(qū)域上形成第1掩模層的工序；(g)形成控制柵和共用接觸部的工序，其中，通過(guò)利用各向異性刻蝕在整個(gè)面上刻蝕上述第2導(dǎo)電層，在上述側(cè)絕緣層的兩側(cè)形成在上述第1方向上連續(xù)的側(cè)壁狀的第1和第2控制柵，而且，至少在形成共用接觸部的區(qū)域上形成接觸用導(dǎo)電層，對(duì)于與上述第1方向交叉的第2方向，與相鄰的1組第1和第2控制柵連續(xù)地形成一個(gè)上述接觸用導(dǎo)電層；(h)在位于上述第1和第2控制柵之間的上述半導(dǎo)體層中摻入雜質(zhì)以形成構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層的工序；(i)形成覆蓋上述第1和第2控制柵的絕緣層的工序；(j)在形成上述共用接觸部的區(qū)域上形成第2掩模層的工序；以及(k)對(duì)上述字柵用的第1導(dǎo)電層進(jìn)行構(gòu)圖的工序。
按照該半導(dǎo)體集成電路裝置的制造方法，特別是在可不使工序數(shù)增加的情況下，與上述側(cè)壁狀的控制柵一起形成上述共用接觸部。而且，可用構(gòu)圖時(shí)的上述第1和第2掩模層來(lái)規(guī)定上述共用接觸部的尺寸或形狀，可確保充分的接觸面積。因而，通過(guò)上述共用接觸部能可靠地取得寬度小的控制柵的導(dǎo)電性的連接。
按照該制造方法，可得到具有以下的結(jié)構(gòu)的半導(dǎo)體集成電路裝置，該半導(dǎo)體集成電路裝置是具有在多個(gè)行和列中將非易失性半導(dǎo)體存儲(chǔ)器排列成網(wǎng)格狀的存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置。
該非易失性半導(dǎo)體存儲(chǔ)器包含在半導(dǎo)體層上經(jīng)第1柵絕緣層形成的字柵；在上述半導(dǎo)體層中形成的、構(gòu)成源區(qū)和漏區(qū)的雜質(zhì)擴(kuò)散層；以及沿上述字柵的一個(gè)側(cè)面和另一側(cè)面分別形成的、側(cè)壁狀的第1和第2控制柵，上述第1控制柵對(duì)于上述半導(dǎo)體層經(jīng)第2柵絕緣層被配置，而且對(duì)于上述字柵經(jīng)側(cè)絕緣層被配置，上述第2控制柵對(duì)于上述半導(dǎo)體層經(jīng)第2柵絕緣層被配置，而且對(duì)于上述字柵經(jīng)側(cè)絕緣層被配置，上述第1和第2控制柵分別在第1方向上連續(xù)地被配置，
而且，對(duì)于與上述第1方向交叉的第2方向，相鄰的1組第1和第2控制柵被連接到共用接觸部上。
本發(fā)明的制造方法可采取以下的形態(tài)。
(A)構(gòu)成控制柵和共用接觸部用的上述第2導(dǎo)電層由摻雜多晶硅層構(gòu)成。
(B)可依次對(duì)第1氧化硅層、氮化硅層和第2氧化硅層成膜來(lái)形成上述第2柵絕緣層。而且，可在與該工序相同的工序中形成上述側(cè)絕緣層和上述共用接觸部的絕緣層。
(C)在上述工序(b)中，在上述字柵用的第1導(dǎo)電層上還包含形成化學(xué)機(jī)械研磨(CMP)用的中止層的工序，在上述工序(i)中，在上述工序(a)～(h)中已被形成的結(jié)構(gòu)體的整個(gè)面上形成了絕緣層后，利用化學(xué)機(jī)械研磨除去該絕緣層直到上述中止層露出為止，以形成覆蓋上述第1和第2控制柵的絕緣層。以下，將這樣地形成的絕緣層稱(chēng)為「埋入絕緣層」。
(D)這樣來(lái)形成上述中止層，使其上表面處于比上述控制柵的上端高的位置上。再者，此時(shí)這樣來(lái)形成上述側(cè)絕緣層，使其上端處于與上述中止層的上表面相同的位置上。其結(jié)果是，上述側(cè)絕緣層的上端相對(duì)于上述半導(dǎo)體層處于比上述控制柵高的位置上。利用這樣的結(jié)構(gòu)，可防止上述控制柵與在該控制柵上經(jīng)埋入絕緣層而形成的字柵的布線層的短路和電流的漏泄。
(E)可與上述雜質(zhì)擴(kuò)散層的端部鄰接地設(shè)置上述共用接觸部。再者，對(duì)于已被排列的多個(gè)上述雜質(zhì)擴(kuò)散層，可在該雜質(zhì)擴(kuò)散層的一側(cè)的端部和另一側(cè)的端部交替地設(shè)置上述共用接觸部。
(F)可將上述存儲(chǔ)單元陣列分割成多個(gè)塊來(lái)形成。此時(shí)在上述工序(a)后，在上述半導(dǎo)體層中形成接觸用雜質(zhì)擴(kuò)散層，可經(jīng)該接觸用雜質(zhì)擴(kuò)散層連接在第1方向上相鄰的塊的上述雜質(zhì)擴(kuò)散層。
(G)在上述工序(f)中，可與形成上述共用接觸部的區(qū)域?qū)?yīng)地形成上述第1掩模層。
或者，在上述工序(f)中，上述第1掩模層可并排在上述第2方向上，以覆蓋形成多個(gè)上述共用接觸部的區(qū)域的方式連續(xù)地被形成。此時(shí)，在上述工序(g)中，利用上述第1掩模層以包含形成多個(gè)上述共用接觸部的區(qū)域的方式形成連續(xù)的導(dǎo)電層。再者，在上述工序(k)中，與上述第1導(dǎo)電層一起對(duì)該導(dǎo)電層進(jìn)行構(gòu)圖，從而與上述字柵一起形成上述接觸用導(dǎo)電層。


圖1是示意性地示出本發(fā)明的實(shí)施例的半導(dǎo)體集成電路裝置的布局的平面圖。
圖2是示意性地示出沿圖1的A-A線的部分的剖面圖。
圖3是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖4是示出在圖3中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的平面圖。
圖5是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖6是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖7是示出在圖6中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的平面圖。
圖8是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖9是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖10是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖11是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖12是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖13是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖14是示出在圖1和圖2中示出的半導(dǎo)體集成電路裝置的制造方法的一道工序的剖面圖。
圖15是示出本發(fā)明的半導(dǎo)體集成電路裝置的制造方法的一道工序的變例的平面圖。
圖16是示出眾所周知的MONOS型存儲(chǔ)單元的剖面圖。
具體實(shí)施例方式
圖1是示意性地示出由本發(fā)明的制造方法得到的、包含非易失性半導(dǎo)體存儲(chǔ)器的半導(dǎo)體集成電路裝置的布局的平面圖。圖2是示意性地示出沿圖1的A-A線的部分的剖面圖。
在該半導(dǎo)體集成電路裝置中，在多個(gè)行和列中將上述的眾所周知的非易失性半導(dǎo)體存儲(chǔ)器(存儲(chǔ)單元)100排列成網(wǎng)格狀，構(gòu)成了存儲(chǔ)單元陣列。
(器件的結(jié)構(gòu))首先，一邊參照?qǐng)D1，一邊說(shuō)明半導(dǎo)體集成電路裝置的布局。
在圖1中，示出了第1塊B1和與之鄰接的第2塊B2。利用在行方向(X方向)上延伸的元件隔離區(qū)300隔離了第1塊B1與第2塊B2。在各塊B1、B2中，設(shè)置了在行方向(X方向，第2方向)上延伸的多條字線50(WL)和在列方向(Y方向，第1方向)上延伸的多條位線60(BL)。字線50與字柵14連接而被設(shè)置，位線60由雜質(zhì)擴(kuò)散層16、18構(gòu)成。
第1和第2控制柵20、30由分別在列方向上、即沿字柵14的側(cè)面延伸的連續(xù)的導(dǎo)電層40構(gòu)成。在本實(shí)施例中，以包圍各雜質(zhì)擴(kuò)散層16、18的方式形成了構(gòu)成第1和第2控制柵20、30的導(dǎo)電層40。第1和第2控制柵20、30的一個(gè)端部連續(xù)，另一個(gè)端部連接到1個(gè)共用接觸部200上。因而，各第1和第2控制柵20、30具有存儲(chǔ)單元的控制柵的功能和作為連接在列方向上排列的各控制柵的布線的功能。
單一的存儲(chǔ)單元100具有1個(gè)字柵14、處于該字柵14的兩側(cè)的第1和第2控制柵20、30和處于該控制柵20、30的外側(cè)的半導(dǎo)體襯底10內(nèi)的雜質(zhì)擴(kuò)散層16、18。而且，雜質(zhì)擴(kuò)散層16、18分別被相鄰的存儲(chǔ)單元100共有。
在列方向上鄰接的塊B1和B2中，在沒(méi)有共用接觸部200的一側(cè)，利用在半導(dǎo)體襯底內(nèi)形成的接觸用雜質(zhì)擴(kuò)散層400連接了雜質(zhì)擴(kuò)散層16。在該接觸用雜質(zhì)擴(kuò)散層400上形成與位線60的接點(diǎn)250。同樣，利用未圖示的接觸用雜質(zhì)擴(kuò)散層連接了在列方向上鄰接的雜質(zhì)擴(kuò)散層18。
其次，一邊參照?qǐng)D2，一邊說(shuō)明半導(dǎo)體集成電路裝置的剖面結(jié)構(gòu)。
存儲(chǔ)單元100具有在半導(dǎo)體襯底10的主表面上經(jīng)第1柵絕緣層12形成的字柵14；在半導(dǎo)體襯底10內(nèi)形成的、構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層16、18；以及分別沿字柵14的兩側(cè)形成的、側(cè)壁狀的第1和第2控制柵20、30。在該例中，半導(dǎo)體襯底10具有N型的第1阱10a和在該第1阱10a內(nèi)形成的P型的第2阱10b。第1阱10a具有將第2阱10b與半導(dǎo)體襯底10的其它區(qū)域?qū)щ娦缘馗綦x的功能。
第1控制柵20相對(duì)于半導(dǎo)體襯底10的第2阱10b經(jīng)第2柵絕緣層22被配置，而且，相對(duì)于字柵14的一個(gè)側(cè)面經(jīng)側(cè)絕緣層24被配置。同樣，第2控制柵30相對(duì)于半導(dǎo)體襯底10的第2阱10b經(jīng)第2柵絕緣層22被配置，而且，相對(duì)于字柵14的另一個(gè)側(cè)面經(jīng)側(cè)絕緣層24被配置。而且，第2柵絕緣層22和側(cè)絕緣層24由第1氧化硅層22a、氮化硅層22b和第2氧化硅層22c構(gòu)成。第2柵絕緣層22起到電荷的蓄積區(qū)的功能。而且，第1氧化硅層22a主要起到載流子(例如電子)通過(guò)的隧道膜的功能，氮化硅層22b主要起到俘獲載流子的電荷蓄積層的功能。
再者，在字柵14的兩側(cè)形成的側(cè)絕緣層24、24具有分別導(dǎo)電性地隔離字柵14與控制柵20、30的功能。因此，如果側(cè)絕緣層24具有這樣的功能，則其結(jié)構(gòu)不作特別限定。在該例中，側(cè)絕緣層24和第2柵絕緣層22在相同的成膜工序中被形成，具有相同的層結(jié)構(gòu)。再者，將側(cè)絕緣層24形成為其上端相對(duì)于半導(dǎo)體襯底10位于控制柵20、30之上。而且，在相鄰的存儲(chǔ)單元100中，在鄰接的第1控制柵20與第2控制柵30之間，形成了埋入絕緣層70。該埋入絕緣層70覆蓋了控制柵20、30，至少使其不露出。
共用接觸部200是用來(lái)對(duì)控制柵20、30施加電壓的部分，由在元件隔離區(qū)300上形成的絕緣層210、導(dǎo)電層220和間隙層230構(gòu)成。絕緣層210在與第2柵絕緣層22和側(cè)絕緣層24相同的工序中被形成，由第1氧化硅層22a、氮化硅層22b和第2氧化硅層22b的層疊體構(gòu)成。導(dǎo)電層220在與第1、第2控制柵20、30相同的工序中被形成。而且，導(dǎo)電層220與控制柵20、30連續(xù)，而且具有與控制柵20、30相同的材料。再者，間隙層230例如由氮化硅層等的絕緣層構(gòu)成。間隙層230在控制柵20、30和導(dǎo)電層220的構(gòu)圖中起到掩模層(第2掩模層)的功能。
在形成了存儲(chǔ)單元100和共用接觸部200的半導(dǎo)體襯底10上形成了層間絕緣層72。而且，在層間絕緣層72中，在到達(dá)接觸部200的導(dǎo)電層220的接觸孔內(nèi)充填了導(dǎo)電層82，該導(dǎo)電層82與在層間絕緣層72上形成的布線層80連接。
按照該例的半導(dǎo)體集成電路裝置，由于每一組側(cè)壁狀的控制柵20、30與焊區(qū)狀的與控制柵20、30連續(xù)的共用接觸部200連接，故能可靠地取得與控制柵的導(dǎo)電性的連接。即，本發(fā)明的控制柵具有側(cè)壁狀的形狀，其寬度通常小于0.1微米，因而，確保與這樣的控制柵的導(dǎo)電性的連接成為重要的課題。在該例的半導(dǎo)體集成電路裝置中，利用上述共用接觸部能以必要的最小限度的面積來(lái)確保與控制柵的導(dǎo)電性的接觸。
(半導(dǎo)體集成電路裝置的制造方法)其次，一邊參照?qǐng)D3～圖14，一邊說(shuō)明本實(shí)施例的半導(dǎo)體集成電路裝置的制造方法。各剖面圖與沿圖1的A-A線的部分相對(duì)應(yīng)。在圖3～圖14中，對(duì)與圖1中示出的部分實(shí)質(zhì)上相同的部分標(biāo)以相同的符號(hào)，其重復(fù)的記載從略。
(1)如圖3和圖4中所示，首先，利用LOCOS法或槽隔離法等，在半導(dǎo)體襯底10的表面上形成元件隔離區(qū)300。接著，形成深的N型的第1阱10a和比第1阱10a淺的P型的第2阱10b。接著，在半導(dǎo)體襯底10內(nèi)形成接觸用雜質(zhì)擴(kuò)散層400，該接觸用雜質(zhì)擴(kuò)散層400用來(lái)形成位線60用的接點(diǎn)210(參照?qǐng)D1)。
接著，在半導(dǎo)體襯底10的表面上形成由第1柵絕緣層12和摻雜多晶硅構(gòu)成的字柵層(第1導(dǎo)電層)140和在以后的CMP工序中的中止層S100。作為中止層S100，例如可使用氮化硅層等。
如圖4中所示，字柵層140與中止層S100的層疊體，除了開(kāi)口部160、180外，在半導(dǎo)體襯底10的整個(gè)面上被形成。開(kāi)口部160、180大致與由以后的離子注入形成雜質(zhì)擴(kuò)散層16、18的區(qū)域相對(duì)應(yīng)。圖4中的A-A線與圖1的A-A線相對(duì)應(yīng)。而且，在以后的工序中，沿開(kāi)口部160、180的邊緣部形成側(cè)絕緣層和控制柵。
(2)如圖5中所示，在形成了字柵層140和中止層S100的層疊體的半導(dǎo)體襯底10的整個(gè)面上依次淀積第1氧化硅層22a、氮化硅層22b和第2氧化硅層22c。例如可使用熱氧化法對(duì)第1氧化硅層22a成膜。例如在氨氣氛中進(jìn)行了退火處理后，可利用CVD法等對(duì)氮化硅層22b成膜。可使用CVD法、例如高溫氧化法對(duì)第2氧化硅層22c成膜。最好在對(duì)這些各層成膜后進(jìn)行退火處理，以使各層致密化。
這些第1氧化硅層22a、氮化硅層22b和第2氧化硅層22c，利用以后的構(gòu)圖，如圖2中所示，構(gòu)成控制柵20、30用的第2柵絕緣層22和側(cè)絕緣層24以及共用接觸部200的絕緣層210。
(3)如圖6中所示，在第2氧化硅層22c的整個(gè)面上形成摻雜多晶硅層(第2導(dǎo)電層)20a(30a)。摻雜多晶硅層20a(30a)在以后被構(gòu)圖，構(gòu)成其控制柵20、30被構(gòu)成的導(dǎo)電層40(參照?qǐng)D1)和共用接觸部200的導(dǎo)電層220(參照?qǐng)D2)。
接著，在形成共用接觸部的區(qū)域(以下，稱(chēng)為「共用接觸部的形成區(qū)」)200a上形成抗蝕劑層(第1掩模層)R100。在本實(shí)施例中，該抗蝕劑層R100如圖7中所示，被設(shè)置在與共用接觸部的形成區(qū)200a對(duì)應(yīng)的位置上。
(4)如圖8中所示，通過(guò)用各向異性刻蝕法在整個(gè)面上對(duì)摻雜多晶硅層20a進(jìn)行刻蝕，形成第1和第2控制柵20、30和共用接觸部用的導(dǎo)電層220a。即，在該工序中，沿字柵層140的開(kāi)口部160、180(參照?qǐng)D4)的側(cè)面，在使側(cè)絕緣層24介入的狀態(tài)下，在第2柵絕緣層22上形成側(cè)壁狀的控制柵20、30。然后，與此同時(shí)，在被抗蝕劑層R100掩蔽的部分上形成與控制柵20、30連續(xù)的、供共用接觸部用的導(dǎo)電層220a。接著，用溶解或灰化等的方法除去抗蝕劑層R100。
(5)如圖9中所示，通過(guò)在整個(gè)面上注入雜質(zhì)、例如N型雜質(zhì)離子，在第2阱10b內(nèi)形成構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層16、18。再有，根據(jù)需要，可除去形成雜質(zhì)擴(kuò)散層16、18的區(qū)域上的第2絕緣層。然后，可在雜質(zhì)擴(kuò)散層16、18的露出部分上形成鈦、鈷等的硅化物層。
(6)如圖10中所示，在半導(dǎo)體襯底10上形成了第1、第2控制柵20、30和導(dǎo)電層220a等的結(jié)構(gòu)體的整個(gè)面上形成氧化硅、氮化氧化硅等的絕緣層70a。
(7)如圖11中所示，使用CMP法對(duì)絕緣層70a進(jìn)行平坦化，直到露出中止層S100為止。此時(shí)，在字柵層140和中止層S100的側(cè)面上形成的側(cè)絕緣層24以突出于控制柵20、30之上的狀態(tài)被保留。而且，在夾入控制柵20、30而相對(duì)的側(cè)絕緣層24、24之間形成埋入絕緣層70。利用該工序，第1、第2控制柵20、30完全被埋入絕緣層70覆蓋，同時(shí)露出構(gòu)成共用接觸部的導(dǎo)電層220的至少一部分。
(8)如圖12中所示，在形成了埋入絕緣層70和中止層S100的結(jié)構(gòu)體的整個(gè)表面上形成氮化硅層等的絕緣層230a。接著，如圖13中所示，在共用接觸部的形成區(qū)200上形成抗蝕劑層R200，通過(guò)將其作為掩模對(duì)絕緣層230a進(jìn)行構(gòu)圖，形成間隙層(第2掩模層)230。接著，用眾所周知的方法除去抗蝕劑層R200。
(9)如圖14中所示，在形成了由摻雜多晶硅層、金屬層或硅化物等的合金層構(gòu)成的導(dǎo)電層后，形成抗蝕劑層R300，通過(guò)對(duì)上述導(dǎo)電層進(jìn)行構(gòu)圖，形成字線50。再者，在抗蝕劑層R300或字線50為金屬層的情況下，將其作為掩模，通過(guò)對(duì)由摻雜多晶硅構(gòu)成的字柵層140進(jìn)行構(gòu)圖，形成排列成陣列狀的字柵14。
接著，如圖2中所示，在用眾所周知的方法形成了層間絕緣層72后，形成與共用接觸部200連接的導(dǎo)電層82和布線層80。
利用以上的工序，可制造圖1中示出的半導(dǎo)體集成電路裝置。
按照該制造方法，可與側(cè)壁狀的控制柵20、30一起形成共用接觸部200而不特意增加工序數(shù)。而且，共用接觸部200可具有至少接近于雜質(zhì)擴(kuò)散層16、18的寬度的尺寸，可確保充分大的接觸面積。因而，在本發(fā)明中，即使是難以取得充分的接觸區(qū)的側(cè)壁狀的控制柵20、30，也可經(jīng)共用接觸部200取得可靠的導(dǎo)電性的連接。
(變例)其次，參照?qǐng)D15說(shuō)明上述實(shí)施例的變例。圖15示出上述實(shí)施例的的工序(3)中的平面圖，相當(dāng)于圖7。在圖15中，對(duì)與圖7中示出的部分實(shí)質(zhì)上相同的部分標(biāo)以相同的符號(hào)，其說(shuō)明從略。
在圖7中示出的例子中，只在與共用接觸部的形成區(qū)200a對(duì)應(yīng)的部分上形成了抗蝕劑層R100。與此不同，在圖1 5中示出的例子中，使用了連續(xù)的抗蝕劑層(第1掩模層)R400以便覆蓋在行方向上存在的多個(gè)共用接觸部的形成區(qū)200a。通過(guò)使用這樣的連續(xù)的抗蝕劑層R400，與在圖7中示出的分離的抗蝕劑層R100的情況相比，可緩和光刻中的光的接近效應(yīng)的影響，在能更準(zhǔn)確的構(gòu)圖方面是有利的。
在該例的情況下，在共用接觸部的形成區(qū)200a以外的部分上也留下?lián)诫s多晶硅層20a(30a)，但在上述實(shí)施例的工序(9)中對(duì)字柵14進(jìn)行構(gòu)圖時(shí)，以間隙層(第2掩模層)230為掩模，可同時(shí)除去不需要的部分。
以上敘述了本發(fā)明的實(shí)施例，但本發(fā)明不限定于此，在本發(fā)明的發(fā)明要旨的范圍內(nèi)，可采取各種形態(tài)。例如，在上述實(shí)施例中，使用了本體狀的半導(dǎo)體襯底作為半導(dǎo)體層，但也可使用SOI襯底的半導(dǎo)體層。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置的制造方法，該制造方法是具有在多個(gè)行和列中將非易失性半導(dǎo)體存儲(chǔ)器排列成網(wǎng)格狀的存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置的制造方法，其特征在于，包含以下的工序(a)至(k)(a)在半導(dǎo)體層的表面上形成元件隔離區(qū)的工序；(b)在上述半導(dǎo)體層上形成具有第1柵絕緣層和該第1柵絕緣層上被配置的字柵用的第1導(dǎo)電層的層疊體的工序，其中，該層疊體具有在第1方向上延伸的多個(gè)開(kāi)口部；(c)在上述半導(dǎo)體層上且以與上述第1柵絕緣層的兩側(cè)鄰接的方式形成第2柵絕緣層的工序；(d)在上述字柵用的第1導(dǎo)電層的兩側(cè)形成側(cè)絕緣層的工序；(e)在該結(jié)構(gòu)體的表面的整個(gè)面上以覆蓋在上述工序(a)～(d)中已被形成的結(jié)構(gòu)體的方式形成第2導(dǎo)電層的工序；(f)在上述第2導(dǎo)電層上且在至少形成共用接觸部的區(qū)域上形成第1掩模層的工序；(g)形成控制柵和共用接觸部的工序，其中，通過(guò)利用各向異性刻蝕在整個(gè)面上刻蝕上述第2導(dǎo)電層，在上述側(cè)絕緣層的兩側(cè)形成在上述第1方向上連續(xù)的側(cè)壁狀的第1和第2控制柵，而且，至少在形成共用接觸部的區(qū)域上形成接觸用導(dǎo)電層，對(duì)于與上述第1方向交叉的第2方向，與相鄰的1組第1和第2控制柵連續(xù)地形成一個(gè)上述接觸用導(dǎo)電層；(h)在位于上述第1和第2控制柵之間的上述半導(dǎo)體層中摻入雜質(zhì)以形成構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層的工序；(i)形成覆蓋上述第1和第2控制柵的絕緣層的工序；(j)在形成上述共用接觸部的區(qū)域上形成第2掩模層的工序；以及(k)對(duì)上述字柵用的第1導(dǎo)電層進(jìn)行構(gòu)圖的工序。
2.如權(quán)利要求1中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于由摻雜多晶硅層構(gòu)成上述控制柵用的第2導(dǎo)電層。
3.如權(quán)利要求1或2中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于依次對(duì)第1氧化硅層、氮化硅層和第2氧化硅層成膜來(lái)形成上述第2柵絕緣層。
4.如權(quán)利要求3中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在與上述第1氧化硅層、上述氮化硅層和上述第2氧化硅層的成膜相同的工序中形成上述側(cè)絕緣層。
5.如權(quán)利要求3中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于上述共用接觸部具有在上述半導(dǎo)體層上已被形成的絕緣層，在與上述第1氧化硅層、上述氮化硅層和上述第2氧化硅層的成膜相同的工序中形成該絕緣層。
6.如權(quán)利要求1至5的任一項(xiàng)中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在上述工序(b)中，在上述字柵用的第1導(dǎo)電層上還包含形成化學(xué)機(jī)械研磨用的中止層的工序，在上述工序(i)中，在上述工序(a)～(h)中已被形成的結(jié)構(gòu)體的整個(gè)面上形成了絕緣層后，利用化學(xué)機(jī)械研磨除去該絕緣層直到上述中止層露出為止，以形成覆蓋上述第1和第2控制柵的絕緣層。
7.如權(quán)利要求6中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于這樣來(lái)形成上述中止層，使其上表面處于比上述控制柵的上端高的位置上。
8.如權(quán)利要求7中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于這樣來(lái)形成上述側(cè)絕緣層，使其上端處于與上述中止層的上表面相同的位置上。
9.如權(quán)利要求1至8的任一項(xiàng)中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于與上述雜質(zhì)擴(kuò)散層的端部鄰接地設(shè)置上述共用接觸部。
10.如權(quán)利要求9中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于對(duì)于已被排列的多個(gè)上述雜質(zhì)擴(kuò)散層，在該雜質(zhì)擴(kuò)散層的一側(cè)的端部和另一側(cè)的端部交替地設(shè)置上述共用接觸部。
11.如權(quán)利要求1至10的任一項(xiàng)中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于將上述存儲(chǔ)單元陣列分割成多個(gè)塊來(lái)形成。
12.如權(quán)利要求11中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在上述工序(a)后，在上述半導(dǎo)體層中形成接觸用雜質(zhì)擴(kuò)散層，經(jīng)該接觸用雜質(zhì)擴(kuò)散層連接相鄰的塊的上述雜質(zhì)擴(kuò)散層。
13.如權(quán)利要求1至12的任一項(xiàng)中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在上述工序(f)中，與形成上述共用接觸部的區(qū)域?qū)?yīng)地形成上述第1掩模層。
14.如權(quán)利要求1至12的任一項(xiàng)中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在上述工序(f)中，上述第1掩模層并排在上述第2方向上，以覆蓋形成多個(gè)上述共用接觸部的區(qū)域的方式連續(xù)地被形成。
15.如權(quán)利要求14中所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在上述工序(g)中，利用上述第1掩模層以包含形成多個(gè)上述共用接觸部的區(qū)域的方式形成連續(xù)的導(dǎo)電層，在上述工序(k)中，與上述第1導(dǎo)電層一起對(duì)該導(dǎo)電層進(jìn)行構(gòu)圖，與上述字柵一起形成上述接觸用導(dǎo)電層。
全文摘要
本發(fā)明的課題是一種具有非易失性半導(dǎo)體存儲(chǔ)器的半導(dǎo)體集成電路裝置的制造方法,包含以下的工序(a)至(k)。(a)形成元件隔離區(qū)300的工序;(b)形成具有第1柵絕緣層12和字柵用的第1導(dǎo)電層并具有在第1方向上延伸的多個(gè)開(kāi)口部的層疊體的工序;(c)形成第2柵絕緣層22的工序;(d)在第1導(dǎo)電層的兩側(cè)形成側(cè)絕緣層24的工序;(e)在整個(gè)面上形成第2導(dǎo)電層的工序;(f)在至少形成共用接觸部的區(qū)域上形成第1掩模層的工序;(g)通過(guò)利用各向異性刻蝕以刻蝕上述第2導(dǎo)電層來(lái)形成側(cè)壁狀的第1和第2控制柵、而且至少在形成共用接觸部的區(qū)域上形成接觸用導(dǎo)電層的工序;(h)形成構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層的工序;(i)形成覆蓋控制柵的埋入絕緣層70的工序;(j)在形成共用接觸部的區(qū)域上形成第2掩模層230的工序;以及(k)對(duì)上述字柵用的第1導(dǎo)電層進(jìn)行構(gòu)圖的工序。
文檔編號(hào)H01L29/788GK1369908SQ0210320
公開(kāi)日2002年9月18日 申請(qǐng)日期2002年1月30日 優(yōu)先權(quán)日2001年1月30日
發(fā)明者蝦名昭彥, 丸尾豐 申請(qǐng)人:精工愛(ài)普生株式會(huì)社, 哈羅Lsi設(shè)計(jì)及裝置技術(shù)公司