專利名稱：堆棧閘極快閃存儲裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明設(shè)計半導(dǎo)體晶體管制造技術(shù)，尤其是一種可在控制閘極與浮接閘極中形成尖端部(tip)的堆棧閘極(stacking gate)快閃存儲裝置的制造方法，該方法可提高內(nèi)存寫入與抹除速度，降低控制閘極所需的偏壓。
背景技術(shù)：
圖1A～圖1C顯示了一傳統(tǒng)堆棧閘極快閃存儲裝置的結(jié)構(gòu)，其中圖1A為上視圖，而圖1B及圖1C分別為沿線XX’及YY’的剖面圖。傳統(tǒng)堆棧閘極快閃存儲裝置包括一硅基底10、汲極摻雜區(qū)101、源極摻雜區(qū)102、絕緣氧化層11、做為浮接閘極用的多晶硅層12、做為控制閘極用的多晶硅層13，用以連接源極摻雜區(qū)102的接觸插塞(contact)14、用以連接汲極摻雜區(qū)101的金屬層15、用以做為淺溝隔離的氧化層16及淺溝隔離凹槽中的襯氧化層17(lining oxide)。
在上述傳統(tǒng)堆棧閘極快閃存儲裝置中，具有以下缺點1.控制閘極13與浮接閘極12相鄰處不論在圖1A的XX’或YY’上均成一平面，不利于在進(jìn)行寫入與讀取時的熱電子運動，而導(dǎo)致需要在控制閘極13上施加較大的偏壓值。
2.每一列存儲單元的源極摻雜區(qū)102系藉由接觸插塞14連接，接觸插塞14的存在將導(dǎo)致存儲單元間的間距增加，造成電路面積縮小時的瓶頸。
3.汲極摻雜區(qū)101位于浮接閘極12的側(cè)下方，其電位不易耦合至浮接閘極12上，在進(jìn)行寫入與抹除動作時無法有效幫助熱電子運動，僅能由控制閘極13的電位決定，亦使控制閘極需要較大的偏壓且亦造成抹除時僅能一次抹除一行存儲單元的限制。
本發(fā)明的一目的在于提供一種堆棧閘極快閃存儲裝置的制造方法，包括以下步驟提供一基底。在該基底上依序沉積一第一及第二沉積層。在該第二、第一沉積層及該基底中形成一深及該基底中的第一凹槽。形成一填滿該第一凹槽的第一絕緣層。移除該第二沉積層而露出該第一絕緣層側(cè)壁。蝕刻該第一沉積層及該第一絕緣層，而在該第一絕緣層形成一梯狀側(cè)壁，并移除該第一沉積層而形成一曝露該基底的第二凹槽。在該曝露的基底表面形成一第二絕緣層。沉積一第一閘極層并回蝕而使該第一閘極層位于該第二凹槽中且在該第一閘極層中間及側(cè)邊分別形成一凹陷部及尖端部。蝕刻該第一絕緣層而使該第一閘極層的尖端部露出。在該第一閘極層表面形成一第三絕緣層。沉積一第二閘極層填滿該第二凹槽。
藉此，本發(fā)明在控制閘極與浮接閘極中形成相對的尖端部與凹陷部，有利于熱電子由浮接閘極穿隧到控制閘極(抹除時)或由控制閘極穿隧到浮接閘極(寫入時)的運動；同時，將汲極摻雜區(qū)擴大至浮接閘極下方，使其電位可耦合至浮接閘極，幫助控制閘極產(chǎn)生吸引熱電子運動的電場，降低控制閘極需要的偏壓值，亦因此可以藉由汲極摻雜區(qū)電位的不同，可以一次僅抹除一個存儲單元。


圖1A～圖1C顯示了一傳統(tǒng)堆棧閘極快閃存儲裝置的結(jié)構(gòu)；圖2A～圖9C顯示了本發(fā)明一實施例中堆棧閘極快閃存儲裝置的制造方法。符號說明10、20～硅基底；101、201～汲極摻雜區(qū)；102、202～源極摻雜區(qū)；11、16、17、21、23、25、26、27、29、31～氧化層；12、28～浮接閘極；13、30～控制閘極；14～接觸插塞；15、32～金屬層；22、24～氮化層；261、262～凹槽；302、303～凹孔；281～浮接閘極尖端部；282～浮接閘極凹陷部；301～控制閘極突出部；311～介層孔。
首先，如圖2A、2B及2C所示，提供一硅基底20，在硅基底20上依序沉積一氧化層21、氮化層22、氧化層23、氮化層24，并蝕刻該些沉積層及硅基底20而形成深及硅基底20中、做為淺溝隔離(STI)用的凹槽261。沿凹槽261的底部及側(cè)壁生成一襯氧化層(lining oxide)25，并在以凹槽261中填滿絕緣用的氧化層26。
接著，如圖3A、3B、3C所示，利用蝕刻步驟移除氮化層24及氧化層23，由于在進(jìn)行氧化層23的蝕刻時，氧化層26亦會被蝕刻，因此部份氧化層26的側(cè)壁同時被移除。如此，使得氧化層26在YY’方向的剖面上形成一梯狀側(cè)壁。
然后，如圖4A、4B、4C所示，再利用蝕刻步驟將氮化層22、氧化層21移除，形成曝露主動區(qū)(active area)硅基底20表面的凹槽262，而完成一具有梯狀側(cè)壁氧化層的淺溝隔離結(jié)構(gòu)。
再來，如圖5A、5B、5C所示，在被曝露的硅基底20表面生成一閘極氧化層27。再沉積一多晶硅層28。由于氧化層26的梯狀側(cè)壁，使得多晶硅層28在凹槽262上方形成「v」字型的凹陷。
接著，如圖6A、6B、6C所示，回蝕多晶硅層28，僅殘留部份于凹槽262中，做為浮接閘極的用。由于多晶硅層28在凹槽262上方有「v」型凹陷，使得回蝕的結(jié)果，將使位于凹槽262中的浮接閘極在YY’方向剖面上，其中間形成凹陷部282而兩側(cè)則突出形成尖端部281。
然后，如圖7A、7B、7C所示，對氧化層26進(jìn)行蝕刻，再將部份側(cè)壁移除而使多晶硅層28的尖端部281露出。在多晶硅層28表面生成一閘極氧化層29，沉積一多晶硅層30，以做為控制閘極的用。由于多晶硅層28中間具有凹陷部282，因此在控制閘極的相對處會形成突出部301。對堆棧的浮接、控制閘極進(jìn)行蝕刻，而形成曝露硅基底20表面的凹孔302及303，以將每一條堆棧閘極切割。
再來，如圖8A、8B、8C所示，對氧化層26及隔離淺溝261中的襯氧化層25進(jìn)行蝕刻，使同一行的凹孔302連通形成一條曝露硅基底20表面的凹槽302’。利用離子植入法，在凹槽302’、凹孔303底部的硅基底20中分別形成多條共同源極摻雜區(qū)201、及多個汲極摻雜區(qū)202。其中，汲極摻雜區(qū)202再經(jīng)過一回火(anneal)步驟，使其摻雜離子向外擴散至浮接閘極28的下方。
最后，如圖9A、9B、9C所示，沉積一介電層(氧化層)31，并在介電層31中形成介層孔311。沉積并定義一做為導(dǎo)線及插塞用的金屬層32，使同一列存儲單元的汲極摻雜區(qū)電性連接。
在本實施的堆棧閘極快閃存儲裝置中，具有以下的優(yōu)點1.如圖9C所示，在控制閘極30與浮接閘極28相鄰處，兩者均具有突出的尖端部，可加強兩者間的電場強度，使得熱電子更容易由浮接閘極穿隧到控制閘極(抹除時)或由控制閘極穿隧到浮接閘極(寫入時)，在控制閘極30上的偏壓即可降低。
2.如圖9A所示一行存儲單元的共同源極摻雜區(qū)201系直接于基底20中一體形成，不需藉由接觸插塞連接，使存儲單元間的間距縮短，而減小電路面積。
3.如圖9B所示，汲極摻雜區(qū)202擴展至浮接閘極28的下方，其電位可以耦合至浮接閘極28上，在進(jìn)行寫入與抹除動作時可增加控制閘極與浮接閘極間的電位差而有效加大電場強度以幫助熱電子運動，降低控制閘極所需的偏壓值；同時，亦使得熱電子的運動方向可由控制閘極與汲極間的電位共同決定，如此即可在抹除時藉由控制閘極(行)與汲極(列)的電位選擇一個存儲單元進(jìn)行抹除。
雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種堆棧閘極快閃存儲裝置的制造方法，其特征是包括以下步驟提供一基底；在該基底上依序沉積一第一及第二沉積層；在該第二、第一沉積層及該基底中形成一深及該基底中的第一凹槽；形成一填滿該第一凹槽的第一絕緣層；移除該第二沉積層而露出該第一絕緣層側(cè)壁；蝕刻該第一沉積層及該第一絕緣層，而在該第一絕緣層形成一梯狀側(cè)壁，并移除該第一沉積層而形成一曝露該基底的第二凹槽；在該曝露的基底表面形成一第二絕緣層；沉積一第一閘極層并回蝕而使該第一閘極層位于該第二凹槽中且在該第一閘極層中間及側(cè)邊分別形成一凹陷部及尖端部；蝕刻該第一絕緣層而使該第一閘極層的尖端部露出；在該第一閘極層表面形成一第三絕緣層；以及沉積一第二閘極層填滿該第二凹槽。
2.如權(quán)利要求1所述的堆棧閘極快閃存儲裝置的制造方法，其特征是更包括以下步驟依序蝕刻該第二閘極層、該第三絕緣層、該第一閘極層及該第二絕緣層，形成曝露該基底的復(fù)數(shù)第三凹槽；以及在被該些第三凹槽曝露的該基底中形成一汲極及源極摻雜區(qū)，而形成至少一列存儲單元，其中該汲極摻雜區(qū)擴散至該第一閘極層下方的該基底中。
3.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是更包括以下步驟蝕刻該第一絕緣層，使該些第三凹槽連通；以及在該些連通的第三凹槽曝露的該基底中形成該源極摻雜區(qū)。
4.如權(quán)利要求2所述的堆棧閘極快閃存儲裝置的制造方法，其特征是更包括以下步驟沉積一介電層；在該介電層中形成一對準(zhǔn)該汲極摻雜區(qū)的介層孔；以及沉積一導(dǎo)電層填滿該介層孔。
5.如權(quán)利要求4所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該導(dǎo)電層為金屬層。
6.如權(quán)利要求1所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該基底為一硅基底。
7.如權(quán)利要求1所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第一及第二閘極層為多晶硅層。
8.如權(quán)利要求1所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第一沉積層為氧化層。
9.如權(quán)利要求1所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第二沉積層為氮化層。
10.如權(quán)利要求1所述的堆棧閘極快閃存儲裝置的制造方法，其特征是該第一、第二及第三絕緣層為氧化層。
全文摘要
一種堆棧閘極快閃存儲裝置的制造方法，包括以下步驟提供一基底；在基底上依序沉積一第一及第二沉積層；在第二、第一沉積層及基底中形成一深及基底中的第一凹槽；形成一填滿第一凹槽的第一絕緣層；移除第二沉積層而露出第一絕緣層側(cè)壁；蝕刻第一沉積層及第一絕緣層，而在第一絕緣層形成一梯狀側(cè)壁，并移除第一沉積層而形成一曝露基底的第二凹槽；在曝露的基底表面形成一第二絕緣層；沉積一第一閘極層并回蝕而使第一閘極層位于第二凹槽中且在第一閘極層中間及側(cè)邊分別形成一凹陷部及尖端部；蝕刻第一絕緣層而使第一閘極層的尖端部露出；在第一閘極層表面形成一第三絕緣層；沉積一第二閘極層填滿第二凹槽。
文檔編號H01L21/8239GK1437251SQ02103499
公開日2003年8月20日 申請日期2002年2月6日 優(yōu)先權(quán)日2002年2月6日
發(fā)明者謝佳達(dá) 申請人:臺灣積體電路制造股份有限公司