專利名稱：一種改善淺槽隔離可靠度的方法
技術領域：
本發(fā)明提供一種改善淺槽隔離(shallow trench isolation，STI)可靠度的方法，尤其提供一種利用一ISSG(原位蒸汽產(chǎn)生(in-situ steam generation))膜作為一界面強化(interface reinforcement)層以保護淺槽邊角(STI edge)的淺槽隔離工藝方法，利用本發(fā)明方法能夠有效避免酸侵蝕縫隙(acid corroded seam)現(xiàn)象的發(fā)生。
背景技術：
隨著半導體元件的微型化，傳統(tǒng)的VLSI半導體前期工藝中所使用的局部氧化隔離技術(local oxidation of silicon，LOCOS)已經(jīng)逐漸不能滿足目前的ULSI工藝。這是由于LOCOS技術的鳥嘴效應(bird′s beak)現(xiàn)象，使其不適合應用于高密度晶片的工藝上，取而代之的是一種稱為淺槽隔離(STI)的元件隔離技術。然而，近來由于缺陷探測工程的進步，發(fā)現(xiàn)現(xiàn)有STI元件隔離技術存在隨機位故障(random bit failure)現(xiàn)象，造成元件的漏電流增加，以及STI隔離效果減弱。如此一來，將嚴重影響產(chǎn)品的可靠度。
請參閱圖1至圖7，圖1至圖7為現(xiàn)有淺槽隔離方法的示意圖。如圖1所示，現(xiàn)有方法首先在一襯底101上蝕刻出一槽區(qū)域102。形成槽區(qū)域102的方法是利用一掩蔽層106在襯底101表面上定義出槽區(qū)域102的位置，然后利用一干法蝕刻工藝，例如反應離子蝕刻(reactive ion etching，RIE)工藝，蝕刻襯底101，以形成槽區(qū)域102。此處的掩蔽層106是指由一緩沖氧化層103、一氮化硅層104以及一介電防反射涂層(dielectric anti-reflection coating，DARC)層105所構成的堆疊層。DARC層105一般是由SiON所構成。定義掩蔽層106的方法利用傳統(tǒng)的黃光以及蝕刻工藝，在此不再贅述。
如圖2所示，接著進行一熱氧化工藝，利用氧氣為反應氣體，在950℃的高溫下，氧化槽區(qū)域102內(nèi)的襯底101表面，形成一厚度約為200埃(angstrom，)的襯墊層107。形成襯墊層107的主要目的在于修補在形成槽區(qū)域102的干法蝕刻過程中所造成的襯底晶格破壞。隨后，進行一高密度等離子體化學氣相沉積(high-density plasma chemical vapor deposition，HDPCVD)工藝，以沉積一HDP氧化層108，覆蓋在掩蔽層106上，并填滿槽區(qū)域102。
接著，如圖3所示，利用一光致抗蝕劑層110，或稱為反HDP氧化層掩膜(reverse HDP oxide mask)，以遮蔽槽區(qū)域102，并進行一HDP氧化層蝕刻，以蝕刻槽區(qū)域102以外的部分的HDP氧化層108。反HDP氧化層掩膜以及HDP氧化層蝕刻的目的在于避免后續(xù)的化學機械拋光(chemicalmechanical polishing，CMP)工藝造成槽區(qū)域102發(fā)生明顯的淺碟(dishing)效應。在去除光致抗蝕劑層110之后，如圖4所示，隨后進行一CMP工藝，以平坦化HDP氧化層108。CMP工藝的終點停止于氮化硅層104表面上。此時，氮化硅層104的剩余厚度約為1300埃左右。
接著，如圖5所示，進行一STI轉(zhuǎn)角圓滑化(STI corner rounding)步驟，利用一濕式氧化方法，在1075℃左右的高溫下，氧化STI轉(zhuǎn)角區(qū)域114的襯底101。接下來，如圖6所示，進行一酸液浸泡步驟，利用一50∶1的稀氫氟酸溶液在室溫下清洗襯底101表面約數(shù)分鐘的時間，以同時去除殘留在氮化硅層104表面的氧化硅，以及蝕刻槽區(qū)域102內(nèi)一預定厚度的HDP氧化層108。一般而言，為了使槽區(qū)域102內(nèi)的HDP氧化層108的高度不至于過高，通常會蝕刻掉約數(shù)百埃的HDP氧化層108。然而，不幸的是，稀氫氟酸溶液也同時侵蝕STI轉(zhuǎn)角區(qū)域114的HDP氧化層108，形成小空隙，或稱為邊角空隙(edge void)116。根據(jù)觀察的結果，HDP氧化層108在STI轉(zhuǎn)角區(qū)域114非常容易受到HF的侵襲。其詳細機理尚未完全明了，但是推測有可能是由于HDP氧化層108與氮化硅層104表面的結合力不足以抵抗酸液侵蝕所致，以至于產(chǎn)生酸滲透(acid penetration)現(xiàn)象。
接著，如圖7所示，利用一熱磷酸溶液清除氮化硅層104。之后再利用一100∶1的稀氫氟酸溶液在室溫下清洗襯底101表面約數(shù)分鐘的時間。此時，由于先前產(chǎn)生的邊角空隙116造成酸液累積現(xiàn)象，并且繼續(xù)沿著邊角空隙116向下侵蝕HDP氧化層108，因而形成一細縫缺陷(seam defect)118。細縫缺陷118將嚴重影響到STI的隔離效果，并造成漏電流的增加。
由此可知，現(xiàn)有STI方法由于必須使用數(shù)次酸液浸泡步驟，以達到清潔表面以及去除氧化硅的目的，因而受到酸液侵蝕的挑戰(zhàn)。除了STI的制作過程中需使用酸液浸泡之外，后續(xù)的氧化層形成過程中，也需要多次酸液清洗，如此一來更加加劇了酸滲透的現(xiàn)象。而且，邊角空隙116以及細縫缺陷118的形成是隨機發(fā)生的缺陷，因此很難利用額外的補救措施進行工藝改善。此外，從元件電學功能方面來考慮，邊角空隙116以及細縫缺陷118使得半導體元件導電性不正常，例如Id/Vg曲線產(chǎn)生一不好的雙峰(double hump)變異。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種具有高可靠度的淺槽隔離方法，以解決上述問題。
本發(fā)明的另一目的在于提供一種利用ISSG膜作為一界面強化(interfacereinforcement)層以保護淺槽邊角(STI edge)的淺槽隔離工藝方法，以降低淺槽邊角受到酸液滲透的幾率。
依據(jù)本發(fā)明的優(yōu)選實施例，本發(fā)明方法包含有下列步驟在該襯底表面形成一經(jīng)構圖的掩蔽層，該掩蔽層是包含有一緩沖氧化層以及一氮化硅層形成于該緩沖氧化層上；蝕刻未被該掩蔽層覆蓋的該襯底，以形成一槽區(qū)域；同時氧化該槽區(qū)域表面以及該氮化硅層表面以形成一ISSG膜；沉積一介電層，該介電層填滿該槽區(qū)域，并覆蓋該掩蔽層；平坦化該介電層，直至暴露出該氮化硅層；以及去除該氮化硅層。
其中該ISSG膜可強化該介電層與該襯底的界面，避免該介電層與襯底的界面在該酸液浸泡工藝過程中產(chǎn)生酸侵蝕縫隙(acid corroded seam)現(xiàn)象。


圖1至圖7為現(xiàn)有淺槽隔離方法的示意圖；以及圖8至圖14為本發(fā)明淺槽隔離方法的示意圖。
其中，附圖標記說明如下101 襯底102 槽區(qū)域103 緩沖氧化層 104 氮化硅層
105 DARC層 106 掩蔽層107 襯墊層 108 HDP氧化層110 光致抗蝕劑層 114 STI轉(zhuǎn)角區(qū)域116 邊角空隙 118 細縫缺陷201 襯底 202 槽區(qū)域203 緩沖氧化層 204 氮化硅層205 DARC層 206 堆疊掩蔽層207 ISSG膜 208 HDP氧化層210 光致抗蝕劑層 214 STI轉(zhuǎn)角區(qū)域發(fā)明內(nèi)容請參閱圖8至圖14，圖8至圖14顯示本發(fā)明淺槽隔離方法優(yōu)選實施例的剖面示意圖。以下將配合圖8至圖14詳細說明本發(fā)明以一ISSG膜作為一界面強化層以保護淺槽邊角的淺槽隔離工藝方法。首先如圖8所示，提供一硅襯底201。在本發(fā)明優(yōu)選實施例中，硅襯底201是一P型摻雜的具有<100>晶格排列方向的單晶硅襯底。然而本發(fā)明并不限定于此，硅襯底201也可以為一絕緣體上硅膜(silicon-on-insulator，SOI)襯底、外延(epitaxy)硅襯底或其它具有不同晶格排列方向的硅襯底。接著在一溫度900℃的氧氣/氫氣環(huán)境中，以熱氧化方式于硅襯底201表面上形成一厚度約100至300埃的緩沖氧化層203。在本發(fā)明的優(yōu)選實施例中，緩沖氧化層203的厚度約為200埃。
接著利用化學氣相沉積法，例如低壓化學氣相沉積(low pressurechemical vapor deposition，LPCVD)法，于緩沖氧化層203上沉積一厚度約為1800至2000埃的氮化硅層204。氮化硅層204是以二氯硅烷(dichlorosilane，SiH2Cl2)以及氨氣為反應氣體，在壓力約為0.3乇，溫度約為750℃下沉積而成。隨后，可選擇性地于氮化硅層204上涂布一防反射層，或者稱為介電層防反射涂層(dielectric anti-reflection coating，DARC)205。DARC層205的厚度約為500埃，一般可以由SiON所構成。緩沖氧化層203、氮化硅層204以及DARC層205構成一堆疊掩蔽層206，用來定義淺槽絕緣區(qū)域。
仍然如圖8所示，接著利用一黃光以及蝕刻工藝，于硅襯底201表面蝕刻出一槽區(qū)域202。形成槽區(qū)域202的方法是利用堆疊掩蔽層206于硅襯底201表面上定義出槽區(qū)域202的位置，然后利用一干法蝕刻工藝，例如RIE工藝，蝕刻硅襯底201，以形成槽區(qū)域202。此時，完成槽區(qū)域202之后的氮化硅層204厚度約剩下1700埃左右。
接著，如圖9所示，進行一含有氧自由基以及氫氧自由基的氧化工藝，以同時于氮化硅層204表面，并在槽區(qū)域202的硅襯底201表面氧化形成一ISSG(in-situ steam generation或in-situ steam growth)膜207。ISSG膜207的厚度介于150至300埃，優(yōu)選為200埃。隨后，再進行一HDPCVD工藝，以沉積一厚度約為8000埃左右的HDP氧化層208，覆蓋于ISSG膜207上，并且填滿槽區(qū)域202。
ISSG膜207是利用一稱為原位蒸汽生長(in-situ steam growth，ISSG)技術形成。原位蒸汽生長(ISSG)技術是一種具有高再現(xiàn)性的低壓濕式快速熱氧化法。原位蒸汽生長(ISSG)技術可于單一晶片RTP反應器中進行，例如應用材料公司(Applied Materials Co.)的RTP XEplus Centura機型，其上方配置有15至25個平行排列的鎢絲鹵素加熱燈管(tungsten halogen lamp)，以快速將晶片升溫至所要求的高溫。
在本發(fā)明的優(yōu)選實施例中，ISSG膜207是在一XEplus Centura機型RTP反應器中通入總流量(total gas flowrate，TGF)約為10SLM的氫氣以及氧氣的條件下形成。其中氫氣流量比率(％H2of TGF)為2％，RTP反應器的壓力應被控制在低于20乇(Torr)以下，優(yōu)選則為10.5Torr。在反應的過程中，硅襯底201被鎢絲鹵素加熱燈管快速加熱至1000℃至1200℃，優(yōu)選為1150℃，并且維持在此溫度約20至25秒。由于反應壓力被控制在20Tort以下的低壓下，因此此ISSG高溫快速氧化反應在一質(zhì)量傳輸控制狀態(tài)(mass transportcontrolled regime)下進行，而壓力的改變會直接影響到氧化過程中質(zhì)量傳輸速率(mass transport rate)。
接著，如圖10所示，利用一光致抗蝕劑層210，或稱為反HDP氧化層掩膜(reverse HDP oxide mask)，以遮蔽槽區(qū)域202，并進行一HDP氧化層蝕刻，以蝕刻槽區(qū)域202以外的部分的HDP氧化層208。反HDP氧化層掩膜以及HDP氧化層蝕刻的目的在于避免后續(xù)的化學機械拋光(CMP)工藝造成槽區(qū)域202發(fā)生明顯的淺碟效應。隨后去除光致抗蝕劑層210。如圖11所示，在去除光致抗蝕劑層210之后，緊接著進行一CMP工藝，以平坦化HDP氧化層208。CMP工藝的終點停止于氧化硅層204表面上。此時，氮化硅層204的剩余厚度約為1200至1300埃左右。需特別注意的是，本發(fā)明利用ISSG膜207在CMP工藝之后，保護HDP氧化層208與氮化硅層204之間的界面。ISSG膜207能夠與氮化硅層204以及HDP氧化層208緊密結合，而可以避免后續(xù)的酸滲透發(fā)生。如此一來，就可以進一步保護HDP氧化層208與硅襯底201的界面，而不至于有如現(xiàn)有技術中STI細縫缺陷的現(xiàn)象出現(xiàn)。
接著，如圖12所示，進行一STI轉(zhuǎn)角圓滑化步驟，利用一濕式氧化方法，在1075℃左右的高溫下，氧化STI轉(zhuǎn)角區(qū)域214的硅襯底201。通常，建議在濕式氧化之后，進行一1075℃的氮氣處理。接下來，如圖13所示，進行一氧化硅干法蝕刻工藝，以蝕刻殘留于氮化硅層204上的氧化硅，以及蝕刻槽區(qū)域202內(nèi)一預定厚度的HDP氧化層208。此被干法蝕刻去除的預定厚度的HDP氧化層208約為數(shù)百埃左右。利用干法蝕刻工藝的好處在于可以達到與傳統(tǒng)酸液浸泡步驟相同的目的(即清除殘留于氮化硅層204上的氧化硅以及降低HDP氧化層208的高度)，而又能夠進一步降低酸滲透的機率。
然而，本發(fā)明其它實施例中亦可以采用傳統(tǒng)的酸液浸泡步驟，這是由于本發(fā)明方法形成了ISSG膜207保護槽區(qū)域202邊緣所造成的好處。ISSG膜207能有效阻隔酸液滲透。此酸液浸泡步驟利用一50∶1的稀氫氟酸溶液在室溫下清洗襯底201表面約數(shù)分鐘的時間，以同時去除殘留在氮化硅層204表面的氧化硅，以及蝕刻槽區(qū)域202內(nèi)一預定厚度的HDP氧化層208。在此情形下，由于ISSG膜207與氮化硅層204以及HDP氧化層208之間的結合力強，因此不會有酸滲透的現(xiàn)象發(fā)生。
接著，如圖14所示，利用一加熱至約160℃的熱磷酸溶液完全剝除氮化硅層204。最后再利用一100∶1的稀氫氟酸溶液在室溫下清洗襯底201表面約數(shù)分鐘的時間，即完成本發(fā)明具高可靠度的淺槽隔離的制作。本發(fā)明方法對于防止酸滲透所造成的STI細縫缺陷確實具有顯著的功效，這是由于ISSG膜207可用來做為一界面強化(interface reinforcement)層，而能夠與氮化硅層204以及HDP氧化層208之間緊密結合，有效阻絕了酸滲透的通道。
與現(xiàn)有制作方法相比，本發(fā)明的特色可以被歸納如下(1)使用ISSG膜207取代現(xiàn)有方法以熱氧化方式所形成的襯墊層，可以有效避免酸滲透現(xiàn)象以及STI細縫缺陷的產(chǎn)生；(2)ISSG膜207由ISSG技術形成，因此與現(xiàn)有方法以熱氧化方式所形成的襯墊層相比，ISSG膜207具有更高的均勻度(conformality)以及優(yōu)選的氧化膜結構；(3)ISSG膜207可形成于氮化硅層204表面上；以及(4)利用ISSG膜207較為致密的特性，可保護STI轉(zhuǎn)角區(qū)域214。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明所做的均等變化與修飾，皆應屬本發(fā)明專利的涵蓋范圍。
權利要求
1.一種改善淺槽隔離可靠度的方法，該方法包含有下列步驟提供一襯底；于該襯底表面形成一經(jīng)構圖的掩蔽層，該掩蔽層包含一緩沖氧化層以及一氮化硅層形成于該緩沖氧化層上；蝕刻未被該掩蔽層覆蓋的該襯底，以形成一槽區(qū)域；同時氧化該槽區(qū)域表面與該氮化硅層表面以形成一原位蒸汽產(chǎn)生膜；沉積一介電層，該介電層填滿該槽區(qū)域，并覆蓋該掩蔽層；平坦化該介電層，直至暴露出該氮化硅層；以及去除該氮化硅層；其中該原位蒸汽產(chǎn)生膜可保護該介電層與該襯底的界面，避免該介電層與該襯底的界面在該酸液浸泡工藝過程中產(chǎn)生一酸侵蝕縫隙現(xiàn)象。
2.如權利要求1所述的方法，其中該原位蒸汽產(chǎn)生利用一原位蒸汽生長技術形成。
3.如權利要求1所述的方法，其中該原位蒸汽產(chǎn)生膜的厚度約為50至250埃。
4.如權利要求1所述的方法，其中該介電層是一高密度等離子體氧化層。
5.如權利要求1所述的方法，其中在去除該氮化硅層之前，該方法還包括進行氧化硅干法蝕刻工藝，以同時去除殘留于該氮化硅層表面上的氧化硅以及部分該槽區(qū)域內(nèi)的該介電層。
6.如權利要求1所述的方法，其中該酸液浸泡工藝使用稀氫氟酸溶液。
7.如權利要求1所述的方法，其中去除該氮化硅層的方法是利用一加熱至約160℃的磷酸溶液。
8.如權利要求1所述的方法，其中該襯底是硅襯底。
全文摘要
本發(fā)明提供一種改善淺槽隔離可靠度的方法。該方法包含有下列步驟(1)在一襯底表面形成一經(jīng)構圖的掩蔽層，該掩蔽層包含一緩沖氧化層以及一氮化硅層形成于該緩沖氧化層上；(2)蝕刻未被該掩蔽層覆蓋的該襯底，以形成一槽區(qū)域；(3)同時氧化該槽區(qū)域表面以及該氮化硅層表面以形成一原位蒸汽產(chǎn)生膜；(4)沉積一介電層，該介電層填滿該槽區(qū)域，并覆蓋該掩蔽層；(5)平坦化該介電層，直至暴露出該氮化硅層；以及(6)去除該氮化硅層。
文檔編號H01L21/76GK1449012SQ0210729
公開日2003年10月15日 申請日期2002年3月29日 優(yōu)先權日2002年3月29日
發(fā)明者黃文信, 張國華 申請人:旺宏電子股份有限公司