專利名稱：一種半導體封裝件及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導體封裝件，特別是關(guān)于一種具有錫焊凸塊的四方形平面無管腳式半導體封裝件(Quad Flat Non-Lead Package，QFN)。
背景技術(shù)：
為適應電子產(chǎn)品輕薄短小的開發(fā)趨勢，現(xiàn)今半導體裝置多朝向低成本、高性能以及高度集成化的方向發(fā)展，在半導體裝置的制造成本、性能及記憶容量上力求改良之余，半導體裝置的體積以及整體厚度亦要求盡量精巧，遂有芯片尺寸封裝(Chip Size Package，CSP)、硅圓片級封裝(Wafer Level Package)或多芯片模塊(Multi-Chip Module，MCM)等封裝產(chǎn)品問世。然而上述封裝裝置常用以在多層印刷電路板(Multi-layer Printed Circuit Board)上安置芯片，各電路板間所依賴的金線連結(jié)往往因線路過于龐雜而導致打線困難。
有鑒于此，美國專利第6,198,171號發(fā)明了一種以導線架取代印刷電路板作為芯片承載件的四方形平面無管腳式半導體封裝件。如附圖1所示，這種四方形平面無管腳式封裝件1是包括一導線架10，該導線架10具有一芯片座11及環(huán)置該芯片座11外圍的多條管腳12，經(jīng)半蝕或沖壓方法令各管腳12內(nèi)端122形成一厚度小于管腳12他部的凸出部123；一半導體芯片14，采用電路面140朝下的方式黏晶打線，以供該芯片14與該管腳12凸出部123底面121形成電性導接關(guān)系，以及一包覆該芯片座11、芯片14、金線180及填滿該管腳12凸出部123底部空隙的封裝膠體19。
降低凸出部123的管腳12厚度，可為該凸出部123底端開設一打線空間，因此當該芯片14以電路面140向下方式與該凸出部123導電連結(jié)時，芯片14距離管腳12的金線連接端(未圖標)很近，故能降低打線弧長，縮短信號傳導路徑，繼而提升封裝件的電性功能；同時，線弧安置于管腳12底部亦會令芯片14上方的空間大為增加，進而容納更多芯片以倍增封裝產(chǎn)品的功能及處理速度。附圖2即顯示經(jīng)過改良的多芯片結(jié)構(gòu)1，如圖所示，該結(jié)構(gòu)1的特點是在原芯片14上方另增設一尺寸較大的第二半導體芯片15，且該第二芯片15是以部分電路面150與原芯片14相接。同時，為使線路的復雜性降低，并具備優(yōu)良的電性品質(zhì)，該第二芯片15電路面150上并形成有若干個金屬焊塊16以供該芯片15與該凸出部123頂面120電性連結(jié)。
上述多芯片半導體裝置的制作是只有先將該第二芯片15妥善焊接到管腳12凸出部123頂面120，方能實施原芯片14的焊線制造過程。故而，如附圖3所示，當打線機18(Wire Bonder)滑移到管腳12打線位置124時，相對于該打線位置124背側(cè)的管腳12頂面120實已植妥多條金屬焊塊16；又因該焊塊16乃是一脆質(zhì)合金材料制成，導致金線180壓接時該打線機18施予該打線位置124的向下壓力會順勢傳遞到金屬焊塊16上，引發(fā)焊塊16結(jié)構(gòu)碎裂甚至危及該第二芯片15的電性焊接品質(zhì)。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種管腳底面打線區(qū)域與其反側(cè)的焊塊植接位置互呈錯位隔開，使打線施力方向得與該焊塊焊接位置完全避開，以防焊塊受壓裂損的四方形平面無管腳式半導體封裝件。
本發(fā)明的再一目的是提供一種管腳底面打線區(qū)域與其反側(cè)的焊塊植接位置互呈錯位隔開，以免在焊塊作業(yè)環(huán)境中施用的溶蝕溶液污損到打線位置而影響金線焊接可靠性的四方形平面無管腳式半導體封裝件。
鑒于上述及其它目的，本發(fā)明是提供一具有金屬焊塊的四方形平面無管腳式半導體封裝件，其包含一導線架，該導線架是由至少若干條管腳所構(gòu)成，且鄰近芯片安置區(qū)域的管腳底面上開設有一階梯狀結(jié)構(gòu)(Stepped Structure)以形成一厚度小于管腳他部的凸出段，其中，該凸出段具有一第一表面及一相對第二表面，且該第二表面上已預先定義出一金線焊接區(qū)域，以與該第一表面上提供多條金屬焊塊安置的焊塊植接位置錯位隔開；一第一芯片，是以其作用表面向下方式與該金線焊接區(qū)域打線導接；一第二芯片，借其作用表面上形成的多條金屬焊塊將該芯片電性藕接至該焊塊植接位置上；以及一用以包覆該第一、第二芯片、金線并令該管腳部分外露的封裝膠體。
本發(fā)明的特點是于各管腳底面上開設厚度小于管腳的凸出段，且該凸出段第二表面的金線焊接區(qū)域是與該第一表面的焊塊植接位置相互錯位隔開，因此執(zhí)行打線作業(yè)時該打線機施壓方向會完全避開該焊塊植接位置，金線壓接時產(chǎn)生的向下壓力不會對遠距離的金屬焊塊造成壓迫，可免除焊塊壓裂之虞。再者，該管腳打線部位因遠離該焊塊植接位置，不易受焊塊作業(yè)環(huán)境使用的溶液(如助焊劑(Flux)、酸堿清洗液等)所污染，有效維持管腳預鍍表面的完整以提供金線更優(yōu)良的焊接品質(zhì)。


以下以最佳具體例配合附圖詳細發(fā)明本發(fā)明的特點及功效附圖1是為美國專利第6,198,171號的四方形平面無管腳式半導體封裝件的剖面示意圖；附圖2是為現(xiàn)有打線與焊塊接置位置上下正對的四方形平面無管腳式半導體封裝件的剖面示意圖；附圖3是為現(xiàn)有金線與焊塊接置位置上下正對的半導體封裝件執(zhí)行打線作業(yè)時的局部放大示意圖；附圖4是為本發(fā)明第一實施例的四方形平面無管腳式半導體封裝件的剖面示意圖；附圖5A至附圖5D是為本發(fā)明第一實施例的四方形平面無管腳式半導體封裝件的整體制作流程示意圖；附圖6是為本發(fā)明第二實施例的四方形平面無管腳式半導體封裝件的剖面示意圖；以及附圖7是為本發(fā)明第三實施例的四方形平面無管腳式半導體封裝件的剖面示意圖。
符號說明1，2，3半導體封裝件2′封裝件半成品10，20導線架 11，21芯片座12，22，32管腳 120，220凸出段第一表面121，221，321凸出段第二表面122，222內(nèi)管腳端123，223，323凸出段(部)124管腳打線位置224金線焊接區(qū)域225焊塊對應區(qū)域226焊塊植接位置23凸出段空間14，24第一芯片 140電路面240第一芯片作用表面241第一芯片非作用表面15，25，35第二芯片 150，250第二芯片作用表面251，351第二芯片非作用表面 16，26金屬焊塊27夾具 270上壓板
271下壓板 272延長平臺部37散熱件18，28打線機180，280金線19，29封裝膠體具體實施方式
以下即配合附圖4至附圖5C詳細說明本發(fā)明四方形平面無管腳式半導體封裝件的實施例，為清楚認識本發(fā)明的制作流程，以雙芯片半導體封裝件為例，對本發(fā)明進行解釋。然而，該實施例的制法亦是廣泛適用于所有管腳連接型(Lead frame Based)半導體封裝件，且在不增加封裝結(jié)構(gòu)整體高度下，芯片容置數(shù)量得為三片甚至更多。
實施例1請參閱附圖4，該圖是為本發(fā)明第一實施例的四方形平面無管腳式半導體封裝件的剖面示意圖。如圖所示，該半導體封裝件2是包含有一導線架20，該導線架20具有一位于中央的芯片座21及環(huán)設于該芯片座21外圍的多條管腳22，且鄰近該芯片座21的內(nèi)管腳22底面221上設有階梯狀結(jié)構(gòu)(Stepped Structure)以形成一小于管腳22他部厚度的凸出段223；一第一芯片24，是以其作用表面240向下方式粘接至該芯片座21上；一第二芯片25，以其作用表面250上形成的多條金屬焊塊26將該芯片25與該凸出段223的管腳22頂面220形成電性藕接；多條金線280，供該第一芯片24導電連結(jié)于該凸出段223管腳22底面221上，且其打線位置是與該金屬焊塊26植接部位互呈錯位隔開；以及，一用以包覆該第一、第二芯片24，25并令該管腳22底面221部分外露的封裝膠體29。
以下即以附圖5A至附圖5D詳細說明本發(fā)明四方形平面無管腳式半導體封裝件的整體制作流程。
如附圖5A所示，備一以銅、銅合金或類似金屬材質(zhì)制成的導線架20，該導線架20是由一芯片座21以及環(huán)設于該芯片座21外圍的多條管腳22所構(gòu)成，其中，該管腳22靠近芯片座21部分是定義為內(nèi)管腳22(標號同管腳22)。而后，利用現(xiàn)有半蝕(Half-Etching)或沖壓(Punch)技術(shù)于該內(nèi)管腳22上制作至少一階梯狀結(jié)構(gòu)(Stepped Structure)，以形成一自管腳22中央向該內(nèi)管腳端222延伸的凸出段223，令該凸出段223厚度明顯小于管腳22他部厚度以具備一空間23提供打線線弧收納；并且，該凸出段223須具有足夠長度的第一表面220以及相對的第二表面221，致使該第一表面220保留充足面積而可預先定義出互不重疊的金線焊接區(qū)域224以及焊塊對應區(qū)域225，且該焊塊對應區(qū)域225是與該第二表面221上的焊塊植接位置226(如圖中焊塊假想線所示)上下正對，令該焊塊植接位置226與其反側(cè)的金線焊接區(qū)域224互呈錯位關(guān)系。
之后，如附圖5B所示，預制一第一芯片24及一第二芯片25，使該芯片24，25各具有一作用表面240，250(即鋪設有多條電子電路與電子組件的表面)及一非作用表面241，251；其中，該第二芯片25的作用表面250上已預先植妥多條金屬焊塊26，借以提供該芯片25與管腳22形成電性導接。待該第一芯片24以其作用表面240朝下粘接至該芯片座21后，于該第一芯片24非作用表面241上涂布一膠黏層(未圖標)，即可借由該金屬焊塊26將該第二芯片25焊接至該凸出段223上而使該金屬焊塊26位于該焊塊對應區(qū)域225的正上方。
接著，如附圖5C所示，將該封裝件半成品2′移入一夾具(Jig)27內(nèi)夾固翻轉(zhuǎn)并施以預熱；該夾具27是包含一上壓板270及一得與該上壓板270同時夾合的下壓板271所構(gòu)成，且該下壓板271對應于該管腳22凸出段223位置是具有一延長平臺部272以便支撐該凸出段223以免管腳22發(fā)生晃動。之后，如附圖5D所示，用一傳統(tǒng)打線機28(WireBonder)將多條金線280自該第一芯片24作用表面240打線至管腳22凸出段223的金線焊接區(qū)域224上進行焊固壓接。由于管腳22底面221上該金線焊接區(qū)域224與管腳22第一表面220上的焊塊植接位置226距離甚遠且互呈錯位，因此打線機28施予該金線焊接區(qū)域224的向下壓力不會影響該焊塊植接位置226而能免除金屬焊塊26被壓裂之虞。再者，該金線焊接區(qū)域224與焊塊植接位置226相隔一距離，因此，執(zhí)行焊塊焊固時施加的溶蝕溶液(如助焊劑(Flux)、酸堿清洗液等)不易污染該金線焊接區(qū)域224，可確保金線280與該金線焊接區(qū)域224間的焊接品質(zhì)；同時該凸出段223的制作乃完全沿用現(xiàn)有方式無須額外增加設備，遂亦不致增加導線架的制作成本。
實施例2附圖6及附圖7是分別顯示本發(fā)明半導體封裝件的另一實施例，該實施例的結(jié)構(gòu)與前述第一實施例大致相同，其不同處僅于該第二芯片35的非作用表面351是直接外露(如附圖6所示)或于其上另行增置散熱件37(如附圖7所示)。如圖所示，該凸出段323長度增加迫使管腳32外露的散熱面積相對地縮減，利用芯片35非作用表面351外露或增設散熱件37方式將能加強封裝件3的整體散熱效能，進而有效維護雙芯片(甚至多芯片)封裝件的芯片性能。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的實質(zhì)技術(shù)內(nèi)容，本發(fā)明的實質(zhì)技術(shù)內(nèi)容是廣義地定義于權(quán)利要求書中。任何他人所完成的技術(shù)實體或方法，如若與權(quán)利要求書中所定義的完全相同、或為一種等效的變更，均將視同涵蓋于此專利保護范圍之內(nèi)。
權(quán)利要求
1.一種半導體封裝件，其特征在于，該半導體封裝件是包括一導線架，其具有若干條管腳，于該底面上形成一小于管腳厚度的凸出段，且該凸出段的一第一表面上是預先定義出至少一第一焊接區(qū)域，與該凸出段相對的第二表面上形成的第二焊接區(qū)域錯位隔開；至少一第一半導體芯片，其具有一作用表面及一非作用表面，并以該作用表面向下方式借多條焊線連結(jié)該第一半導體芯片至該第一焊接區(qū)域，令該第一芯片與該管腳間形成電性藕接關(guān)系；至少一第二半導體芯片，借多條導電組件將該第二芯片電性導接至該第二焊接區(qū)域上；以及一封裝膠體，用以包覆該半導體芯片及該導電組件。
2.如權(quán)利要求1所述的半導體封裝件，其特征在于，該半導體封裝件是一四方形平面無管腳式半導體封裝件。
3.如權(quán)利要求1所述的半導體封裝件，其特征在于，該導線架的材質(zhì)是選自如銅、銅合金或類似金屬所組成的材質(zhì)中的一種所制得。
4.如權(quán)利要求1所述的半導體封裝件，其特征在于，該凸出段是自該管腳中央向內(nèi)沿伸至芯片周圍的管腳內(nèi)端以構(gòu)成一階梯狀結(jié)構(gòu)。
5.如權(quán)利要求1所述的半導體封裝件，其特征在于，該導電組件是為；[金屬焊塊。
6.如權(quán)利要求1所述的半導體封裝件，其特征在于，該凸出部第二表面上形成有一完全正對于該第二焊接區(qū)域的焊塊對應區(qū)域。
7.如權(quán)利要求6所述的半導體封裝件，其特征在于，該焊塊對應區(qū)域與該第一焊接區(qū)域互不重疊。
8.如權(quán)利要求1所述的半導體封裝件，其特征在于，該打線方式是借一傳統(tǒng)打線機將多條金線對位至該第一焊接區(qū)域上焊接壓接。
9.如權(quán)利要求5所述的半導體封裝件，其特征在于，該打線機會施予該第一焊接區(qū)域一向下壓力。
10.一種半導體封裝件制法，其特征在于，該制法是包含以下步驟先備一導線架，其具有若干條管腳，于該底面上形成一小于管腳他部厚度的凸出段，且該凸出段的一第一表面上是預先定義出至少一第一焊接區(qū)域，與該凸出段的一相對第二表面上形成的第二焊接區(qū)域錯位隔開；預制至少一第一半導體芯片及第二半導體芯片，待該第二半導體芯片借由多條導電組件電性導接至該第二焊接區(qū)域后，將該導線架移入一夾具內(nèi)實施焊線作業(yè)，使該第一半導體芯片與該第一焊接區(qū)域形成電性藕接關(guān)系；以及最后用一封裝膠體包覆該第一與第二半導體芯片以及該導電組件。
11.如權(quán)利要求10所述的半導體封裝件制法，其特征在于，該半導體封裝件是一四方形平面無管腳式半導體封裝件。
12.如權(quán)利要求10所述的半導體封裝件制法，其特征在于，該導線架的材質(zhì)是選自如銅、銅合金或類似金屬所組成的材質(zhì)中的一種所制得。
13.如權(quán)利要求10所述的半導體封裝件制法，其特征在于，該凸出段是自該管腳中央向內(nèi)延伸至芯片周圍的管腳內(nèi)端以構(gòu)成一階梯狀結(jié)構(gòu)。
14.如權(quán)利要求10所述的半導體封裝件制法，其特征在于，該導電組件是為脆質(zhì)金屬焊塊。
15.如權(quán)利要求10所述的半導體封裝件制法，其特征在于，該凸出部第二表面上形成有一完全正對于該第二焊接區(qū)域的焊塊對應區(qū)域。
16.如權(quán)利要求15所述的半導體封裝件制法，其特征在于，該焊塊對應區(qū)域與該第一焊接區(qū)域互不重疊。
17.如權(quán)利要求10所述的半導體封裝件制法，其特征在于，該夾具是包含一上壓板及一相對的下壓板，且該下壓板對應于該管腳處是形成有一提供該凸出段支撐的延長平臺部。
18.如權(quán)利要求10所述的半導體封裝件制法，其特征在于，該打線方式是借一傳統(tǒng)打線機將多條金線對位至該第一焊接區(qū)域上焊接壓接。
19.如權(quán)利要求18所述的半導體封裝件制法，其特征在于，該打線機會施予該第一焊接區(qū)域一向下壓力。
全文摘要
一種四方形平面無管腳式半導體封裝件及其制法，該封裝件具有一導線架，該導線架是由至少若干條管腳所構(gòu)成，該管腳上形成一厚度小于管腳的凸出段，該凸出段第一表面上預先定義出一金線焊接區(qū)域與凸出段相對的第二表面上用以提供多條導電組件接設的焊塊植接區(qū)域錯位隔開；將載有多個芯片及該導電組件的導線架移入夾具內(nèi)實施打線時，由于該焊塊植接區(qū)域與該金線焊接區(qū)域相隔甚遠，因此焊線壓接時產(chǎn)生的向下壓力可完全避開導電組件的植接位置，以防組件受壓裂損；相對地，該金線焊接區(qū)域亦能遠離導電組件的作業(yè)環(huán)境，避免作業(yè)中使用的溶液污損管腳預鍍表面而影響金線的焊接品質(zhì)。
文檔編號H01L23/48GK1466211SQ0212319
公開日2004年1月7日 申請日期2002年6月28日 優(yōu)先權(quán)日2002年6月28日
發(fā)明者吳集銓, 黃建屏 申請人:矽品精密工業(yè)股份有限公司