專利名稱：芯片座具開孔的半導體封裝件及其制造方法
技術領域：
本發(fā)明是關于一種半導體封裝件，特別是關于一種以導線架的芯片座為芯片承載件且該芯片座形成有開孔的半導體封裝件。
背景技術：
以導線架(Lead Frame)為芯片承載件的半導體封裝件常見的問題在于導線架的芯片座(Die Pad)的面積大，而用以包覆粘設于該芯片座上的芯片的封裝膠體間的粘接性較差，使該芯片座與封裝膠體間在可靠性測試或實際工作中，因溫度變化產生分層(Delamination)，致使這種半導體封裝件的可靠性及品質受到影響。且這種半導體封裝件的芯片座與芯片間的粘接面積較大，使芯片在制造過程中的溫度循環(huán)下會受到較大的芯片座而來的熱應力效應，極易導致芯片與芯片座間產生分層或芯片碎裂的情況發(fā)生。
為解決上述問題，美國專利第5,233,222號案提出一種芯片座具開孔的半導體封裝件，如附圖3A所示。該種半導體封裝件3的芯片座30形成有一開孔300，以在一芯片31借助銀膠(Silver Paste)32粘接至該芯片座30上后，該芯片31得遮覆住該開孔300且芯片31的底面310得部分外露出該開孔300，使該芯片31與芯片座30間的粘接面積顯著減少，故可有效降低芯片座30對芯片31產生的熱應力效應，從而避免兩者間的分層及芯片碎裂的狀況發(fā)生，同時，借該開孔300的形成，可進一步提升用以包覆該芯片31的封裝膠體33及芯片座30間的粘接性。同理，美國專利第5,327,008號案亦提出一種芯片座大致呈X型的半導體封裝件，其目的在于減少芯片與芯片座間的粘接面積，由于其所能達成的功效類同于前者，故不予圖標。
上述兩個美國專利雖具有若干優(yōu)點，在涂布用以粘接芯片至芯片座上的銀膠時，須嚴格地控制銀膠的涂布量。因此當銀膠過量涂布時，如附圖3B所示，會發(fā)生過量的銀膠32由芯片座30的開孔300邊緣往下溢流的狀況；一旦銀膠32往下溢流，除會污染至設備及產品本身外，更因銀膠32的熱膨脹系數(Coefficient of Thermal ExpansionCTE)高達約80ppm，使封裝膠體33與銀膠32間的界面往往會因較大的熱膨脹系數差異(CTE Dismatch)而產生分層；但當銀膠的涂布不足時，如附圖3C所示，則易于芯片31與芯片座30間開孔300附近的邊緣處留下間隙301，在形成封裝膠體33的模壓作業(yè)時，封裝樹脂無法完全充填至間隙301間，至使氣洞(Voids)產生；氣洞產生后，在后續(xù)制造過程中，會使芯片31在氣洞形成處發(fā)生裂損(Crack)。因而，無論是分層或氣洞形成，均會影響至制成品的可靠性與優(yōu)良率，然而，若嚴格地控制銀膠的涂布量，則會造成制造成本的增加并提高制造過程的復雜性，而且往往無法完全避免銀膠涂布量的不足或過量問題的發(fā)生。
有鑒于此，美國專利第4,942,452號案及第5,150,193號案先后提出一種于芯片座上形成溝槽的半導體封裝件，以有效解決前述問題。如附圖4所示，該半導體封裝件4的芯片座40于近開孔400處開設有溝槽401，當銀膠42涂布于芯片座40上后，該溝槽401可避免因銀膠過量而導致溢膠問題的出現(xiàn)，這樣雖可有效阻止銀膠42溢流至開孔400中，但當銀膠42的涂布量不足時，氣洞仍會形成于芯片41與芯片座40間未涂布有銀膠42的間隙402中，而無法解決氣洞形成的困擾。
發(fā)明概述本發(fā)明的目的即在提供一種有效避免氣洞形成與銀膠發(fā)生溢流的問題的半導體封裝件。本發(fā)明的另一目的則在于提供一種有效避免氣洞形成與銀膠發(fā)生溢流問題的半導體封裝件的制造方法。
為達成上述及其它目的，本發(fā)明的半導體封裝件是包括一具有一芯片座及多條管腳的導線架，該芯片座并開設有至少一開孔；一黏設至該芯片座上的芯片，該芯片與芯片座粘接后，使該芯片封蓋住該開孔的一端，并于兩者間形成一與該開孔相接連的間隙；敷設一涂布層于該芯片外露出開孔中的表面上，以將該芯片外露出開孔中的表面覆蓋并完全充填于該芯片與芯片座間的間隙；多條用以電性導接該芯片與管腳的焊線；以及一用以包覆該芯片、芯片座、焊線、涂布層及管腳部份的封裝膠體。
本發(fā)明的半導體封裝件的制法則包括下列步驟準備一由一芯片座及多條導線構成的導線架，使該芯片座形成有至少一開孔；借一膠黏劑將一芯片粘接至該芯片座上，以將該開孔的一端封蓋住，并在該芯片與芯片座間近該開孔處形成一與該開孔通連的間隙，經由該開孔將一涂布層涂布于該芯片外露于該開孔中的表面上，將該芯片的表面覆蓋并完全充填于該芯片與芯片座間的間隙中；電性導接該芯片與管腳；以及形成一封裝膠體，以氣密地包覆該芯片、芯片座及該涂布層。
該芯片座的開孔大小與形狀無特定限制，只要能使芯片與芯片座間的粘接面積減少并提供該芯片充分的支撐即可。
至于該芯片與芯片座間的間隙的形成，則只要控制涂布于芯片座上用以粘接芯片至芯片座上的膠黏劑的用量，使該膠黏劑于芯片粘接至芯片座上后，于芯片座的表面近開孔的部位上不致有膠黏劑粘覆。
該涂布層則可使用流動性較佳的樹脂化合物，如聚亞醯胺樹脂等，以使該涂布層得以完全充填至該芯片與芯片座間的間隙內，而將其內部的空氣完全排出，以確保模壓作業(yè)完成時，在開孔中的封裝膠體無氣洞存在。


以下以較佳實施例配合附圖進一步詳述本發(fā)明的特點及功效附圖1是本發(fā)明的半導體封裝件的剖視圖；附圖2A至附圖2G是本發(fā)明的半導體封裝件的制造流程圖；附圖3A圖是一現(xiàn)有半導體封裝件的剖視圖；而附圖3B是用以表示附圖3A的半導體封裝件中粘接芯片與芯片座的銀膠溢膠至芯片座開孔內的示意圖；附圖3C用以表示附圖3A的半導體封裝件中粘接芯片與芯片座間存有間隙的示意圖；以及附圖4是另一現(xiàn)有半導體封裝件的剖視圖。
符號說明1半導體封裝件10導線架100芯片座100a開孔 100b頂面100c底面 110底面101管腳 11芯片12焊線 13封裝膠體14膠黏劑15間隙 16涂布層3半導體封裝件30芯片座300開孔 301間隙31芯片 310底面32銀膠 33封裝膠體4半導體封裝件40芯片座400開孔 401溝槽42銀膠
具體實施例方式
如附圖1所示，本發(fā)明的半導體封裝件1是由一導線架10，一粘接至該導線架10上的芯片11，多條用以導電連接該芯片11與導線架10的焊線12，以及一用以包覆該芯片11、焊線12及部份導線架10的封裝膠體13所構成。
該導線架10是具有一芯片座100及多條設于該芯片座100外側的管腳101。該芯片座100并形成有一開孔100a，使該開孔100a分別貫穿該芯片座100的頂面100b及底面100c；同時，該芯片座100可形成多個開孔，且形狀無特定限制，只要能使該芯片11利用現(xiàn)有的如銀膠等的膠黏劑14粘接至該芯片座100的頂面100b上，之后，該芯片11得完全封蓋住開孔100a位于芯片座100的頂面100b上的孔端，而使芯片11的底面110對應至該開孔100a的部位外露于該開孔100a中即可。
該膠黏劑14涂布后控制在該芯片11粘接至芯片座100上時，芯片座100的頂面100b近開孔100a的部位上不致粘附有膠黏劑14，使該芯片11與芯片座100粘接后，于兩者間近開孔100a的部位上形成一間隙15，以該間隙15的形成，可有效避免膠黏劑14于黏晶過程(DieBonding)中自該開孔100a的邊緣向下溢流而污染設備與半成品的問題發(fā)生；且因膠黏劑14不致溢膠于開孔100a的孔壁，因此，封裝件在此部位不會出現(xiàn)在分層的狀況。
在該芯片11外露出開孔100a的底面110上也是涂布一涂布層16，可由聚亞醯胺樹脂或其它類似材料構成。該涂布層16是用來完全充填該間隙15，以將間隙15內的空氣排出，在封裝膠體13成型后，不會有氣洞形成于該間隙15中，故不會有氣爆的問題發(fā)生。該涂布層16的厚薄并無特定限制，只要其具有足夠的流動性以完全充填于該間隙15內即可。
該半導體封裝件1的制造方法是如附圖2A至附圖2G所示。于附圖2A中，先準備一由芯片座100與多條管腳101所構成的導線架10，該芯片座100并開設有一貫穿該芯片座100的頂面100b及底面100c的開孔100a。該導線架10與現(xiàn)有導線架相同，故在此不予進一步敘述。
如附圖2B所示，于該芯片座100的頂面100b上以現(xiàn)有方式適量涂布一由銀膠構成的膠黏劑14，該膠黏劑14涂布時，應將其控制在頂面100b近開孔100a邊緣部位外的區(qū)域上；如附圖2C所示，將一芯片11置于該芯片座100的頂面100b上，使該芯片11借該膠黏劑14而粘接至芯片座100上，而令芯片11的底面110外露于開孔100a中并封蓋住該開孔100a位于芯片座100的頂面100b的孔端；由于該芯片座100的頂面100b近開孔100a邊緣的部位上無膠黏劑14的涂布，故芯片11與芯片座100粘接后，兩者間位于近開孔100a邊緣的部位上即形成一間隙15，以避免膠黏劑14于此一黏晶(上片)制造過程中溢流至開孔100a中，使本發(fā)明的黏晶(上片)制造過程完成后無設備或半成品遭受膠黏劑14污染之虞。
如附圖2D所示，黏晶(上片)制造過程結束后，即以點膠或其它適用的現(xiàn)有方式經由該開孔100a將流動性佳的聚亞醯胺樹脂注入并涂布至外露于該開孔100a中的芯片11的底面110上，以由該聚亞醯胺樹脂形成一用以完全充填該間隙15而覆蓋于芯片11底面110上的涂布層16，該涂布層16的形成，間隙15內的空氣得完全排出，而無氣洞的形成。
如附圖2E所示，涂布層16形成后，為使其穩(wěn)定并固化，對該涂布層16進行烘烤固化(Curing)處理。此種烘烤固化處理為現(xiàn)有技術，故在此不另贅述。
如附圖2F所示，對粘接有芯片11的導線架10進行焊線作業(yè)(WireBonging)，以金線12電性連接該芯片11至各對應的管腳101上。由于此一焊線作業(yè)的實施亦為現(xiàn)有技術，故在此不予贅述。
最后，如附圖2G所示，將完成焊線作業(yè)的半成品置入模具17中，以由封裝樹脂包覆該芯片11、芯片座100及金線12而形成一封裝膠體13。該封裝膠體13形成后，各該管腳101部分為其包覆而另一部分外露出該封裝膠體13，以供該管腳101的外露部分與如印刷電路板的外部裝置(未圖標)連接，而使芯片11可其與外部裝置形成電性導接關系。該模壓作業(yè)(Molding)的進行亦為現(xiàn)有技術，故在此不予贅述。
該封裝膠體13成型后，予以烘烤固化而形成附圖1所示的本發(fā)明的半導體封裝件1。其后的去渣(Trimming)、蓋印(Marking)及彎腳成型(Forming)等步驟均與現(xiàn)有技術無異，故不另為文贅述的。
綜所上述，由于涂布層16的使用，使芯片11與芯片座100間的間隙中的空氣會完全排出，而使完成封裝成品的封裝膠體13內不會形成氣洞，故本發(fā)明的半導體封裝件，無氣爆產生之虞；且由于用以粘接芯片11與芯片座100的膠黏劑14無溢膠于芯片座100的開孔100a中的問題發(fā)生，故亦無膠黏劑14因溢膠而與封裝膠體13間產生分層的狀況。從而，本發(fā)明的半導體封裝件1具有增進優(yōu)良率與可靠性。
以上所述，僅為本發(fā)明的具體實施例而已，其它任何未脫離本發(fā)明的精神與技術下所作的等效改變或修飾，均應包含在權利要求書內。
權利要求
1.一種芯片座具開孔的半導體封裝件，其特征在于，該半導體封裝件是包括一導線架，其具一芯片座與多條管腳，其中，該芯片座開設有至少一開孔；一芯片，其是借一膠黏劑粘接至該芯片座上，以將該開孔的一孔端封蓋住并使該芯片的部分表面外露出該開孔，且該芯片座與芯片間近該開孔部位上是形成一與該開孔連通的間隙；一涂布層，其是形成于該芯片外露于該開孔的表面上，以完全充填于該間隙中，使該間隙中的空氣完全排除；多條導電組件，用以導電連接該芯片與管腳；以及一封裝膠體，用以包覆該芯片、芯片座、導電組件及管腳的一部分。
2.如權利要求1所述的半導體封裝件，其特征在于，該涂布層是由流動性佳的樹脂材料制成。
3.如權利要求2所述的半導體封裝件，其特征在于，該樹脂材料是聚亞醯胺樹脂。
4.如權利要求1所述的半導體封裝件，其特征在于，該導電組件是焊線。
5.如權利要求4所述的半導體封裝件，其特征在于，該焊線是金線。
6.一種芯片座具開孔的半導體封裝件的制造方法，其特征在于，該制造方法包括下列步驟準備一由芯片座與多條管腳構成的導線架，該芯片座是形成有至少一開孔；以一膠黏劑粘接一芯片至該芯片座上，使該芯片的表面部分外露出該開孔中而將該開孔的一孔端封蓋住，同時，該芯片與芯片座間近開孔的部位上則形成有一與該開孔通連的間隙；涂布一涂布層于該芯片外露出開孔的表面上，以將該間隙完全充填而將其內的空氣排出；焊接多條導電組件于該芯片與管腳間，以使該芯片與管腳電性連接；以及形成一封裝膠體以包覆該芯片、芯片座、導電組件、涂布層及管腳的部份。
7.如權利要求6所述的制造方法，其特征在于，該涂布層是由流動性佳的樹脂材料制成。
8.如權利要求7所述的制造方法，其特征在于，該涂布層是聚亞醯胺樹脂。
9.如權利要求6所述的制造方法，其特征在于，該導電組件是焊線。
10.如權利要求9所述的制造方法，其特征在于，該導電組件是金線。
11.如權利要求6所述的制造方法，其特征在于，它還包括一烘烤固化的處理過程，以將涂布層于涂布完成后予以固化。
全文摘要
一種芯片座具開孔的半導體封裝件及其制造方法，在一由芯片座與多條管腳構成的導線架上，黏設一芯片至該開設有至少一開孔的芯片座上，使該芯片的底面遮住并外露出該芯片座的開孔；再于該芯片外露出芯片座開孔的底面上涂布一涂層，令該涂層完全充填于該芯片與芯片座位在該芯片座開孔周側間的空隙中，在完成電性導接該芯片與管腳的焊線作業(yè)及形成用以包覆該芯片與芯片座的封裝膠體的模壓作業(yè)后，由于該芯片與芯片座間無空隙存在，不會造成封裝膠體固化成型時于芯片與芯片座間產生氣洞(Void)的問題，使完成封裝的制成品無芯片碎裂(Die Crack)或產生氣爆(Popcorn)之虞。
文檔編號H01L23/29GK1466199SQ0212319
公開日2004年1月7日 申請日期2002年6月28日 優(yōu)先權日2002年6月28日
發(fā)明者蔡文達, 林富源 申請人:矽品精密工業(yè)股份有限公司