專利名稱:多芯片半導(dǎo)體封裝件及其制法的制作方法
技術(shù)領(lǐng)域:
本發(fā)明是關(guān)于一種具有多芯片模塊的半導(dǎo)體封裝件及其制法,特別是關(guān)于一種具有兩個(gè)以上的芯片,且以疊晶方式(Stacked)設(shè)置于芯片承載件上的多芯片半導(dǎo)體封裝件及其制法。
背景技術(shù):
為提高單一半導(dǎo)體封裝件的性能與容量以符合電子產(chǎn)品小型化的需求,半導(dǎo)體封裝件予以多芯片模塊化乃成一趨勢(shì)。具有多芯片模塊(Multi chip Module)的半導(dǎo)體封裝件是在單一封裝件的芯片承載件(如基板或?qū)Ь€架)上粘接至少二個(gè)以上的芯片,且芯片與芯片承載件間的粘接方式一般有兩種一為各芯片間隔開地粘接于芯片承載件上,此種粘接方式雖不致增加封裝件的整體高度,但需要在芯片承載件上布設(shè)大面積的芯片接置區(qū)域(Die Attachment Area)以容設(shè)所需數(shù)量的芯片;同時(shí),芯片承載件面積增大,往往在封裝時(shí)有較大的熱應(yīng)力效應(yīng),易導(dǎo)致芯片承載件產(chǎn)生翹曲(Warpage)現(xiàn)象進(jìn)而造成芯片與芯片承載件間的粘接面發(fā)生剝離(Delamination),因此采用此法會(huì)具有較大的可靠性疑慮(Reliability Concern)。而另一種芯片粘接方式是以疊晶方法(Stacked),將芯片一一垂直疊接于芯片承載件上,此方法雖會(huì)增加封裝成品的整體高度,但因其能避免芯片承載件面積過(guò)于龐大,并減少封裝件發(fā)生翹曲或分層的機(jī)率,故仍然廣獲業(yè)界采用。
通常采用疊接型態(tài)的多芯片模塊式半導(dǎo)體封裝件是如附圖8所示。此種結(jié)構(gòu)的半導(dǎo)體封裝件6在第一芯片61粘接到基板60上后,會(huì)將一第二芯片64黏著至第一芯片61上,并以第一金線62及第二金線65分別將該第一芯片61及第二芯片64電性連接至基板60上。但為避免第二芯片64設(shè)置干擾到第一金線62與第一芯片61的焊接,該第二芯片64的尺寸須限制須小于該第一芯片61尺寸,因此堆棧于越靠上層的芯片,其芯片尺寸愈小,相對(duì)地可供電子電路及電子組件布設(shè)的使用面積便會(huì)更少,而不利于封裝件高度集成化的發(fā)展趨勢(shì)。
為避免上述半導(dǎo)體封裝件受芯片尺寸局限而影響到封裝件的集成化程度。美國(guó)專利第5,323,060號(hào)″Multichip Module Having A StackedChip Arrangement″及第6,005,778號(hào)″Chip Stackingand CapacitorMounting Arrangement Including Spacers″提出一種上層芯片外伸的封裝結(jié)構(gòu)予以回應(yīng)。如第9圖所示,該半導(dǎo)體封裝件6第一芯片61粘接到基板60,并用多條第一焊線62將該第一芯片61與基板60導(dǎo)電連接后,于第一芯片61作用表面610未布設(shè)焊墊的區(qū)域上黏設(shè)一具預(yù)設(shè)厚度的阻隔件63,該阻隔件63可從絕緣膠片(Insulated Tape)、不具芯片電路功能的偽芯片(Dummy Die)或由硅薄片等物質(zhì)中擇一選用,但該阻隔件63高度H必須大于第一焊線62弧高(Loop Height,即第一焊線62線弧距離該第一芯片61作用表面610的最大高度差),以免第二芯片64接置到阻隔件63上時(shí)誤觸到第一焊線62造成短路。
阻隔件設(shè)置有效地隔開上下層芯片而形成一大于第一線弧弧高的高度差,使第二芯片即便外伸到金線線弧的正上方亦不會(huì)碰觸到第一線弧造成短路,因此第二芯片尺寸無(wú)須受到限制而能選擇大于等于第一芯片面積的芯片使用,大幅提升多芯片模塊半導(dǎo)體封裝件的集成化程度。
然而,以絕緣膠片,如聚亞醯胺(Polyimide)等黏著性膠材作為阻隔件供第二芯片粘接時(shí),往往因膠材流動(dòng)性較大,形狀固定不易而影響到第二芯片的平面度;并且,膠材與芯片間的熱膨脹系數(shù)(Coefficient of Thermal Expansion,CTE)差異甚大,因而在后續(xù)制造過(guò)程的溫度循環(huán)下極容易使芯片接合部位發(fā)生翹曲、分層或?qū)е滦酒褤p(Crack)。因此,為解決熱膨脹系數(shù)差異等問(wèn)題,業(yè)內(nèi)人士另開發(fā)出以不具電路傳遞功能的偽芯片(Dummy Die)或與芯片材質(zhì)相同的硅薄片作為阻隔件的疊晶型半導(dǎo)體封裝件。如第10圖所示,該種封裝件6的制造過(guò)程步驟如下首先備妥一黏有第一芯片61的芯片承載件60,并于該第一芯片61的作用表面610上涂布一第一黏著層613,而后,將一預(yù)設(shè)高度的阻隔件63粘接到該第一黏著層613上烘烤固定后,經(jīng)過(guò)打線步驟使該第一芯片61與芯片承載件60間形成電性導(dǎo)接,接著使第二芯片64借涂布于阻隔件63上的第二黏著層614粘接到阻隔件63上,再經(jīng)烘烤及打線步驟使第二芯片64與芯片承載件60形成電性連接,即形成一具疊晶結(jié)構(gòu)的半導(dǎo)體封裝件6。
此一方法雖能成功克服芯片與阻隔件間的熱膨脹系數(shù)問(wèn)題,但上述方法的成本很高,且制造過(guò)程步驟太過(guò)復(fù)雜,生產(chǎn)周期長(zhǎng)而難以增加產(chǎn)量。再者,組隔件或上層芯片(即第二芯片)在黏合前要先使用膠黏劑涂布于第一芯片作用表面或阻隔件表面上以便執(zhí)行上片作業(yè),然而流動(dòng)性高的膠黏劑常會(huì)導(dǎo)致阻隔件或上層芯片發(fā)生偏位或出現(xiàn)沾膠異常,膠劑溢流甚至污染第一芯片焊墊等情況,故產(chǎn)品依然會(huì)有不良率高及芯片接合可靠性不足的疑慮。
鑒此,美國(guó)專利第6,388,313號(hào)又發(fā)明一種將部分第一焊線直接包埋于膠黏劑里,使接合于膠黏劑上的第二芯片不致誤觸金線的疊晶型封裝方法。如第11圖所示,該方法與前述以膠黏劑作為阻隔件的方式相當(dāng)類似首先,在第一芯片61作用表面610各焊墊位置上形成相對(duì)應(yīng)的凸點(diǎn)620(Stud),再以反向焊接技術(shù)(Reverse Bond)將一端已與芯片承載件60焊接的第一焊線62的另一端焊接到該凸點(diǎn)620上;之后,借網(wǎng)板印刷(Print Screening)等方法將膠黏劑63涂布至第一芯片61作用表面610上達(dá)一定厚度,使位于第一芯片61上方的第一焊線62完全包埋于膠黏劑63內(nèi),再將一第二芯片64壓合至膠黏層63上完成芯片疊晶步驟。
此封裝方法是先以反向焊接技術(shù)減少焊線弧高(弧高只有約2密爾),再用膠黏劑包覆住部分線弧并使膠黏層略為增厚使第二芯片不致誤觸金線,因此,膠黏層的厚度可以減到最小而能降低封裝成品的整體高度。然而,上述反向焊接技術(shù)必須先在第一芯片上形成提供焊線連結(jié)的凸點(diǎn),因此生產(chǎn)過(guò)程會(huì)拖長(zhǎng)并且增加成本;同時(shí),膠黏劑與金線間的熱膨脹系數(shù)差異極大,故在后續(xù)制造過(guò)程的溫度循環(huán)下亦易因不同熱應(yīng)力導(dǎo)致包覆于膠材內(nèi)的金線發(fā)生斷裂,嚴(yán)重影響金線電性功能;此外,在第二芯片接合過(guò)程中為避免該芯片非作用表面不慎誤觸金線產(chǎn)生短路,機(jī)器必須精密控制第二芯片對(duì)膠黏層的壓合力(BondForce)而必須增設(shè)提高精密度的設(shè)備,然此舉亦會(huì)明顯增加封裝成本。
發(fā)明內(nèi)容
本發(fā)明的主要目的即在提供一種運(yùn)用現(xiàn)有設(shè)備及方法即能達(dá)到簡(jiǎn)化制造過(guò)程步驟,縮短生產(chǎn)過(guò)程并且降低封裝成本的多芯片半導(dǎo)體封裝件及其制法。
本發(fā)明的再一目的在提供一種減小膠黏層與上下層芯片間熱膨脹系數(shù)差距,以免芯片接合部位發(fā)生分層、芯片裂損或金線斷裂等現(xiàn)象而明顯增進(jìn)產(chǎn)品優(yōu)良率的多芯片半導(dǎo)體封裝件及其制法。
本發(fā)明的另一目的在提供一種提升上下層芯片間散熱效能,而有助于改善疊晶結(jié)構(gòu)運(yùn)作時(shí)的熱量積存問(wèn)題的多芯片半導(dǎo)體封裝件及其制法。
本發(fā)明的又一目的在提供一種降低膠黏劑流動(dòng)性,使上層芯片粘接到膠黏層上能維持良好平面度的多芯片半導(dǎo)體封裝件及其制法。
本發(fā)明的又一目的在提供一種芯片在選用上無(wú)尺寸大小限制的多芯片半導(dǎo)體封裝件及其制法。
本發(fā)明的又一目的在提供一種減少上下層芯片間的膠黏層厚度,以降低封裝成品的整體高度的多芯片半導(dǎo)體封裝件及其制法。
本發(fā)明的又一目的在提供一種控制上下層芯片間的膠黏層厚度,以避免上層芯片觸接到下層芯片上的金線而導(dǎo)致金線斷裂或短路的多芯片半導(dǎo)體封裝件及其制法。
依據(jù)本發(fā)明上述及其它目的,本發(fā)明提供的多芯片半導(dǎo)體封裝件,是包含一芯片承載件;至少一第一芯片,其具有一作用表面及一相對(duì)的非作用表面,使該第一芯片借由其非作用表面與該芯片承載件粘接;多條的第一焊線,其一端是焊接于該第一芯片的作用表面上,而另一端則焊接至該芯片承載件上,使第一芯片與芯片承載件可借由該第一焊線提供電性導(dǎo)接;至少一第二芯片,其具有一作用表面及一相對(duì)的非作用表面;一膠黏層,是涂布于該第一芯片的作用表面上,該膠黏層中懸浮有多個(gè)決定膠黏層厚度的顆粒,使該第二芯片借其非作用表面粘接到該第一芯片上后,在第一及第二芯片之間的膠黏層厚度大于該第一線弧弧高;多條的第二焊線,用以電性連接該第二芯片與芯片承載件;以及一封裝膠體,借以包覆該第一芯片,第一焊線,第二芯片及第二焊線。
本發(fā)明的多芯片半導(dǎo)體封裝件制法,則包含以下步驟首先備妥一芯片承載件,再將至少一第一芯片黏著至該芯片承載件上,該第一芯片具有一作用表面及一非作用表面;而后,以多條第一焊線焊連該第一芯片作用表面及該芯片承載件,使該第一芯片與芯片承載件間形成電性導(dǎo)接關(guān)系;接著,將一膠黏劑涂布到該第一芯片作用表面上,該膠黏劑中含有多個(gè)預(yù)設(shè)高度的懸浮顆粒,借以決定該膠黏劑的涂層厚度;再將至少一第二芯片借該膠黏劑粘接到第一芯片上,其中,形成于該第一及第二芯片間的膠黏層厚度須大于該第一線弧弧高;之后,以多條第二焊線電性連接該第二芯片至該芯片承載件上;再進(jìn)行模壓及其它后續(xù)制造過(guò)程。
本發(fā)明多芯片半導(dǎo)體封裝件的另一實(shí)施例乃是在第二芯片上再粘接一第三芯片以形成一芯片承載件上疊接三片芯片的多芯片模塊式封裝結(jié)構(gòu),由于膠黏劑內(nèi)懸浮顆粒的高度大于線弧弧高,因此第三芯片不須顧慮恐誤觸金線而對(duì)芯片尺寸有所限制,使同一封裝件里可容納更多的相同芯片。
本發(fā)明多芯片半導(dǎo)體封裝件的再一實(shí)施例是運(yùn)用反向焊接技術(shù)(Reverse Bond)減小第一焊線的線弧高度,使懸浮顆??刹捎弥睆捷^小的顆粒來(lái)減少膠黏層厚度,繼而達(dá)到縮減封裝件整體高度的目的。
相較于現(xiàn)有技術(shù)產(chǎn)生的種種缺陷,本發(fā)明提出的解決方法是在絕緣性或?qū)щ娦阅z黏劑里混入許多懸浮顆粒,借由控制懸浮顆粒的粒子直徑來(lái)決定上下層芯片間的膠黏層厚度。該懸浮顆粒應(yīng)配合第一焊線線弧的最大高度(即由芯片作用表面算起的最大線弧高度,簡(jiǎn)稱線弧弧高)選擇適合的顆粒大小;當(dāng)?shù)谝缓妇€采用一般打線技術(shù)焊接時(shí)得到的弧高較高(約為4密爾),因此應(yīng)選擇粒徑較大(粒子高度較大)的顆粒方能使膠黏層具有較大的高度,而若該第一焊線是以反向焊接技術(shù)進(jìn)行打線,由于反向焊接形成的弧高較小(約為2密爾),故膠黏劑里可選擇粒徑較小的顆粒進(jìn)行混合,為避免第二芯片與第一焊線碰觸導(dǎo)致短路,懸浮顆粒的粒子直徑不得小于等于第一焊線弧高。
懸浮顆??捎山^緣性高分子聚合物材料、銅、鋁及其合金等金屬球或其它剛性及導(dǎo)熱性俱佳的材質(zhì)制成,因此借由懸浮粒子的加入,可以改變膠黏劑的組成物特性,使膠黏劑的熱膨脹系數(shù)降低而能減少膠黏劑與芯片及焊線間的熱應(yīng)力差距較大的問(wèn)題,以免芯片接合部位發(fā)生分層、芯片裂損甚至金線斷裂等問(wèn)題。此外,在半液態(tài)的膠黏劑中混入固體粒子也可以有效減少膠材的流動(dòng)性,使該第二芯片壓合到膠黏層上以后不會(huì)產(chǎn)生偏位而能維持較佳的平面度;而且,金屬材質(zhì)制成的懸浮顆粒亦能增強(qiáng)芯片的散熱效能,故而有助于解決疊晶結(jié)構(gòu)運(yùn)作時(shí)的熱量積存問(wèn)題。
以下以較佳實(shí)施例配合附圖進(jìn)一步詳細(xì)說(shuō)明本發(fā)明的特點(diǎn)及功效附圖1是本發(fā)明第一實(shí)施例的多芯片半導(dǎo)體封裝件的剖示圖;附圖2是本發(fā)明半導(dǎo)體封裝件完成第一金線打線及布膠后,該膠黏層與第一金線線弧的局部放大示意圖;附圖3A至附圖3F是本發(fā)明第一實(shí)施例的多芯片半導(dǎo)體封裝件的制作流程圖;附圖4是本發(fā)明第二實(shí)施例的多芯片半導(dǎo)體封裝件的剖示圖;附圖5是本發(fā)明第三實(shí)施例的多芯片半導(dǎo)體封裝件的剖示圖;附圖6是本發(fā)明第四實(shí)施例的多芯片半導(dǎo)體封裝件的剖示圖;附圖7是本發(fā)明第五實(shí)施例的多芯片半導(dǎo)體封裝件的剖示圖;附圖8是現(xiàn)有疊晶型半導(dǎo)體封裝件的剖示圖;
附圖9是現(xiàn)有美國(guó)專利第5,323,060號(hào)多芯片半導(dǎo)體封裝件的剖示圖;附圖10是現(xiàn)有美國(guó)專利第6,005,778號(hào)多芯片半導(dǎo)體封裝件的剖示圖;以及附圖11是現(xiàn)有美國(guó)專利第6,388,313號(hào)多芯片半導(dǎo)體封裝件的剖示圖。
符號(hào)說(shuō)明1,2,3,4,5,6半導(dǎo)體封裝件10,30,60基板100基板頂面 101基板底面50導(dǎo)線架500芯片座501管腳11,21,31,41,51,61第一芯片110,310,610第一芯片作用表面111第一芯片非作用表面112銀膠 613第一黏著層614第二黏著層12,32,42,52,62第一金線 320,620凸點(diǎn)13,23,33,43膠黏層 63阻隔件130,430膠材基質(zhì)131,231,331,431懸浮顆粒 14,24,34,44,64第二芯片240第二芯片作用表面141第二芯片非作用表面15,25,55,65第二金線 16,46封裝膠體17焊球 28第三芯片h第一線弧弧高H膠黏層高度(顆粒粒徑)h′第二線弧弧高具體實(shí)施方式
以下即以附圖配合各實(shí)施例詳細(xì)說(shuō)明本發(fā)明多芯片半導(dǎo)體封裝件及其制法,各附圖的組件種類、組件數(shù)量及結(jié)構(gòu)僅按實(shí)施例內(nèi)容簡(jiǎn)單繪制,并非依照實(shí)物等比例制成,本發(fā)明多芯片半導(dǎo)體封裝件的實(shí)際的實(shí)施結(jié)構(gòu)以及樣式應(yīng)較附圖更為復(fù)雜。
實(shí)施例1
附圖1所示為本發(fā)明第一實(shí)施例的多芯片半導(dǎo)體封裝件的剖面示意圖。如圖所示,該半導(dǎo)體封裝件1包括有一基板10,黏著于該基板10上的一第一芯片11,提供該基板10及第一芯片11電性連接的多條第一金線12,涂布于該第一芯片11上的膠黏層13,粘接至該膠黏層13上的第二芯片14,用以將第二芯片14電性連結(jié)至基板10的多條第二金線15,以及用以包覆該第一芯片11、第一金線12、第二芯片14及第二金線15的封裝膠體16。
該基板10是采用一般雙層或多層式基板,亦即于一由樹脂、陶瓷或玻璃布等材料制成的基層上、下表面上布設(shè)由銅箔(Copper Foil)蝕刻形成的導(dǎo)電跡線(Conductive Trace Pattern),此種基板為現(xiàn)用結(jié)構(gòu),故于此不另重復(fù)贅述。該基板10具有一頂面100及一相對(duì)的底面101,該頂面100上定義有多個(gè)提供芯片及金線接置的區(qū)域(未圖標(biāo)),而基板10底面101則植接有成數(shù)組方式列置的焊球17,以供粘接于基板10上的第一芯片11及第二芯片14可借該焊球17與外界電性連接。
該第一芯片11是以如銀膠(Silver Paste)或聚亞醯胺(PolyimideTape)膠片112等粘接到基板10頂面100的預(yù)設(shè)位置上,其具有一作用表面110及一相對(duì)的非作用表面111,該第一芯片11作用表面110的單側(cè)、雙側(cè)或周側(cè)布設(shè)有多條焊墊(未圖標(biāo)),使第一芯片11上片(Die Bonding)到基板10上之后,該第一金線12能借焊墊(未圖標(biāo))以與該第一芯片11的內(nèi)部回路連結(jié)。
第一金線12焊接作業(yè)完成后,即可將該膠黏劑13涂布于第一芯片11作用表面110上未布設(shè)焊墊的區(qū)域。該膠黏劑13是由聚亞醯胺樹脂、環(huán)氧樹脂等絕緣或?qū)щ娦阅z材130為基質(zhì),混入多個(gè)顆粒131均勻攪拌所制成的膠狀物質(zhì),其中,該膠黏劑13的涂層厚度便是借由該懸浮于膠材130內(nèi)的顆粒131所決定。懸浮顆粒131的大小(即粒子直徑,以下簡(jiǎn)稱粒徑)必須預(yù)先經(jīng)過(guò)控制,如附圖2所示,形成于第一芯片11與第二芯片14間的膠黏層13涂層厚度H是取決于懸浮于膠材130內(nèi)的顆粒131粒徑(亦稱H),顆粒粒徑H范圍一般介于1至8密爾,較佳者為5密爾;該顆粒131的粒徑H必須大于該第一金線12線弧高出第一芯片11作用表面110的最大高度h(即線弧弧高),以免第二芯片14壓合到膠黏劑13上時(shí)誤觸到第一金線12引發(fā)短路產(chǎn)生。
膠黏劑13內(nèi)的顆粒131是由高分子聚合物材質(zhì)或如銅、鋁、銅合金(如CuW)、鋁合金(如AlN)等金屬材質(zhì)以及其它具有良好剛性(Rigidity)及導(dǎo)熱性的材質(zhì),如碳硅化合物或硅粒等制成。為避免電傳導(dǎo)性良好的懸浮顆粒131碰觸到金線或芯片時(shí)會(huì)形成不當(dāng)電性導(dǎo)接,打磨后具有特定粒徑大小的顆粒131表面得視實(shí)際需要外覆一絕緣性薄層(未圖標(biāo))。另一方面,在環(huán)氧樹脂或聚亞醯胺等熱膨脹系數(shù)極大的膠材130內(nèi)混入懸浮顆粒131,可以降低膠黏劑13成品的熱膨脹系數(shù),繼而減小膠黏劑13與芯片11,14間的熱應(yīng)力之差,故不致使芯片接合部位產(chǎn)生分層、芯片裂損等情況;再而,如銅鋁等金屬材質(zhì)制成的懸浮顆粒131為膠黏劑13提供優(yōu)良的導(dǎo)熱性,因此第一芯片11與第二芯片14運(yùn)作時(shí)產(chǎn)生的熱量得通過(guò)懸浮顆粒131快速傳遞至外界環(huán)境,而有助于解決疊晶結(jié)構(gòu)的熱積存問(wèn)題。
此外,由于該顆粒131粒徑H僅需高出第一金線12弧高,使得該第二芯片14不致碰觸到第一金線12即可,因此業(yè)內(nèi)內(nèi)士可以有效控制該膠黏層13的厚度,令第二芯片14黏設(shè)至第一芯片11后的整體封裝件1高度較前述美國(guó)專利第5,323,060號(hào)案發(fā)明的封裝件為低,而更加切合半導(dǎo)體封裝件的薄化趨勢(shì)。況且,在半液態(tài)的膠材基質(zhì)130中添加固體粒子更可降低膠黏劑13的流動(dòng)性,使第二芯片14壓合到膠黏劑13上后能維持較佳的平面度,而不致出現(xiàn)芯片移位或膠劑溢流等問(wèn)題。
第二芯片14粘接到膠黏劑13后,是利用多條第二金線15將該第二芯片14電性連接至基板10上。由于形成于第一芯片11與第二芯片14間的膠黏層13厚度已預(yù)先限定須大于第一金線12弧高,因此,完成上片的第二芯片14即使外伸出第一金線12上方亦不會(huì)有誤觸金線的疑慮,而使得該第二芯片14在芯片種類及芯片尺寸上具有更大的選擇空間。
接著,另以附圖3A至附圖3F詳細(xì)說(shuō)明本發(fā)明多芯片半導(dǎo)體封裝件的制作流程,該封裝件結(jié)構(gòu)里各細(xì)部定義以及組件名稱,因前述實(shí)施例已敘明,在此遂不另重予贅述。
如附圖3A及附圖3B所示,先備妥一基板10,該基板10上預(yù)設(shè)有一芯片接置區(qū)(未圖標(biāo)),再以點(diǎn)膠或畫膠等方式將銀膠112涂布于該芯片接置區(qū)上,以供一第一芯片11粘接。
如附圖3C所示,以現(xiàn)用焊線作業(yè)將第一芯片11與基板10電性導(dǎo)接;其中,該焊線作業(yè)是在烘烤步驟(Die Bond Curing)結(jié)束后再以打線機(jī)(Bonder)(未圖標(biāo))將該第一金線12的一端燒熔并焊接到第一芯片11作用表面110的焊墊(未圖標(biāo))上,再上引外拉該第一金線12至基板10上以與該基板10的焊線墊(Fingers)(未圖標(biāo))焊接,故焊線作業(yè)完成后,該第一金線12線弧會(huì)高出第一芯片11作用表面110一線弧高度h。
如附圖3D所示,以網(wǎng)板印刷(Print Screening)或其它現(xiàn)用布膠方法將混有預(yù)設(shè)粒徑顆粒131的膠黏劑13涂覆于第一芯片11作用表面110上,該膠黏劑13涂層的厚度H是由膠黏劑13內(nèi)的懸浮顆粒131所決定,且該懸浮顆粒131的粒徑大小須大于第一線弧弧高(即附圖3C中h所示)。
接著,如附圖3E所示,施予上片作業(yè),令第二芯片14借其非作用表面141壓合到該膠黏層13上,由于膠黏劑13的懸浮顆粒131粒徑大于第一焊線12弧高,因此,當(dāng)機(jī)器(未圖標(biāo))壓合第二芯片14到膠黏層13上時(shí),該機(jī)器無(wú)須顧慮第二芯片15恐與第一金線12形成不當(dāng)電性導(dǎo)接而刻意控制芯片壓合力(Bond Force),繼而有效減少生產(chǎn)周期以及封裝成本。
如附圖3F所示,該第二芯片14與基板10亦可采用如同前述焊線方法進(jìn)行導(dǎo)電連接。待第二金線15完成焊接后,將形成有第一芯片11、膠黏層13、第二芯片14及基板10的結(jié)構(gòu)體置于封裝模具(未圖標(biāo))中進(jìn)行模壓作業(yè)(Molding),以由封裝樹脂固化成型出包覆該第一芯片11、第一金線12、第二芯片14及第二金線15的封裝膠體(如附圖116所示),即完成本發(fā)明的多芯片半導(dǎo)體封裝件1的制造過(guò)程步驟。
實(shí)施例2附圖4所示為本發(fā)明第二實(shí)施例的多芯片半導(dǎo)體封裝件的剖面示意圖。如圖所示,該第二實(shí)施例的半導(dǎo)體封裝件結(jié)構(gòu)2與前述第一實(shí)施例的結(jié)構(gòu)大致相同,其不同處在于該第二芯片24于第二金線25焊接完成后,另于第二芯片24作用表面240的未設(shè)置焊墊區(qū)域(未圖標(biāo))上涂覆一膠黏劑23,粘接至少一第三芯片28而形成一基板20上疊接三片芯片的多芯片模塊式封裝結(jié)構(gòu)2;涂布于該第二芯片24上的膠黏劑23內(nèi)亦懸浮有多條粒徑預(yù)經(jīng)篩選的顆粒231,且該顆粒231的粒徑大小亦必須大于第二線弧弧高h(yuǎn)′。因此,如同前述第二芯片24,第三芯片28在上片時(shí)亦不必慮及恐與第二金線25觸接而對(duì)芯片尺寸多所限制,第三芯片28亦可選擇大于等于該第一或第二芯片21,24尺寸的半導(dǎo)體芯片。
實(shí)施例3附圖5所示為本發(fā)明第三實(shí)施例的多芯片半導(dǎo)體封裝件的剖面示意圖。如圖所示,該第三實(shí)施例的半導(dǎo)體封裝件結(jié)構(gòu)3與前述第一實(shí)施例的結(jié)構(gòu)大致相同,其不同處在于第一金線32的焊接方式是采用反向焊接技術(shù)(Reverse Bond);亦即,先在第一芯片31的作用表面310焊墊上形成焊接凸點(diǎn)320(Stud),而后將第一金線32一端先燒結(jié)焊接到基板30的焊線墊(未圖標(biāo))上,再上引內(nèi)拉金線使該第一金線32的另一端綴接(Stitch Bond)到該凸點(diǎn)320上而完成第一金線32的焊接作業(yè)。利用反向焊接技術(shù)可以改變線弧走向,使第一芯片31上方的線弧高度變得極小(約2密爾以下),因此膠黏層33內(nèi)的懸浮顆粒331能采用直徑較小的粒子來(lái)減少膠黏層33厚度,以縮減封裝件3成品的整體高度。
實(shí)施例4附圖6所示為本發(fā)明第四實(shí)施例的多芯片半導(dǎo)體封裝件的剖面示意圖。如圖所示,該第四實(shí)施例的半導(dǎo)體封裝件結(jié)構(gòu)4與前述第一實(shí)施例的結(jié)構(gòu)大致相同,其不同處在于該膠黏層43是完全填滿于第一芯片41與第二芯片44之間,包括位于第一芯片41上方的第一金線42部分皆完整包覆于該膠黏層43內(nèi),然為使膠黏層43高度不致受弧高影響而變得過(guò)厚,本實(shí)施例封裝結(jié)構(gòu)4乃采用反向焊接技術(shù)焊接該第一金線42。另一方面,由于膠黏劑43里有絕緣性基質(zhì)膠材430隔離,且由絕緣性高分子聚合物或銅鋁材質(zhì)制得的懸浮顆粒431表面亦已預(yù)先涂布有一絕緣性薄層,故包覆于膠黏劑43內(nèi)的金線42即使與懸浮顆粒431接觸亦不致短路;并且,該第一芯片41與第二芯片44間因膠黏層43涂布完全而無(wú)空隙存在,故該封裝膠體46成型時(shí)不會(huì)在第一芯片41與第二芯片44間形成氣泡(Void),封裝件4不致于后續(xù)高溫制造過(guò)程中發(fā)生氣爆(Popcorn),而能確保制成品的品質(zhì)可靠性。
實(shí)施例5附圖7所示者為本發(fā)明第五實(shí)施例的多芯片半導(dǎo)體封裝件的剖面示意圖。如圖所示,該第五實(shí)施例的半導(dǎo)體封裝件結(jié)構(gòu)5與前述第一實(shí)施例的結(jié)構(gòu)大致相同,其不同處在于該第一芯片51是黏設(shè)于一導(dǎo)線架50的芯片座500上,故該第一金線52及第二金線55的一端俱會(huì)焊接到芯片座500周圍的導(dǎo)線架50管腳501上,以借該管腳501供該第一芯片51及第二芯片54與外界電性連接。
以上所述僅為本發(fā)明的較佳實(shí)施例而已,并非用以限定本發(fā)明的實(shí)質(zhì)技術(shù)內(nèi)容范圍。本發(fā)明的實(shí)質(zhì)技術(shù)內(nèi)容是廣義地定義于權(quán)利要求書中,任何他人所完成的技術(shù)實(shí)體或方法,若是與權(quán)利要求書中所定義者完全相同,或?yàn)橐环N等效的變更,均將被視為涵蓋于此專利保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種多芯片半導(dǎo)體封裝件,其特征在于,該多芯片半導(dǎo)體封裝件是包括一芯片承載件;至少一第一芯片,該第一芯片具有一作用表面及一相對(duì)的非作用表面,使該第一芯片借由其非作用表面與該芯片承載件粘接;多條的第一焊線,其一端是焊接于該第一芯片的作用表面上,而另一端則焊接至該芯片承載件上,使該第一芯片與該芯片承載件間電性導(dǎo)接;至少一第二芯片,其具有一作用表面及一相對(duì)的非作用表面;一膠黏層,是涂布于該第一芯片的作用表面上,該膠黏層內(nèi)懸浮有多條決定膠黏層厚度的顆粒,使該第二芯片以其非作用表面粘接到該第一芯片上后,形成于第一及第二芯片間的膠黏層厚度會(huì)大于該第一焊線弧高;多條的第二焊線,用以電性連接該第二芯片與晶片承載件;以及一封裝膠體,用以包覆該第一芯片,第一焊線,第二芯片及第二焊線。
2.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該多芯片半導(dǎo)體封裝件為一疊晶型半導(dǎo)體封裝件。
3.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該芯片承載件為一基板。
4.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該芯片承載件為一導(dǎo)線架。
5.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該第一焊線為一金線。
6.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該膠黏層為一膠材基質(zhì)中均勻懸浮有多個(gè)顆粒的膠狀物質(zhì)。
7.如權(quán)利要求6所述的多芯片半導(dǎo)體封裝件,其特征在于,該膠材基質(zhì)為一絕緣性膠材。
8.如權(quán)利要求6所述的多芯片半導(dǎo)體封裝件,其特征在于,該膠材基質(zhì)為一導(dǎo)電性膠材。
9.如權(quán)利要求6所述的多芯片半導(dǎo)體封裝件,其特征在于,該膠材基質(zhì)是選自環(huán)氧樹脂、聚亞醯胺等材料所組成組群的一種所制成。
10.如權(quán)利要求6所述的多芯片半導(dǎo)體封裝件,其特征在于,該懸浮顆粒是選自銅、鋁、銅合金、鋁合金、碳硅化合物、硅等材質(zhì)所組成組群的一種所制成。
11.如權(quán)利要求6所述的多芯片半導(dǎo)體封裝件,其特征在于,該懸浮顆粒是由一絕緣性高分子聚合物材質(zhì)所制成。
12.如權(quán)利要求6所述的多芯片半導(dǎo)體封裝件,其特征在于,該懸浮顆粒為一高導(dǎo)熱性及剛性的材料所制成。
13.如權(quán)利要求6所述的多芯片半導(dǎo)體封裝件,其特征在于,該懸浮顆粒表面涂覆一絕緣性薄層。
14.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該膠黏層的厚度是由該懸浮顆粒的粒子直徑所決定。
15.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該懸浮顆粒的粒子直徑大于該第一焊線的弧高。
16.如權(quán)利要求1所述的多芯片半導(dǎo)體封裝件,其特征在于,該第一焊線弧高是指第一焊線線弧高出該第一芯片作用表面的最大高度。
17.一種多芯片半導(dǎo)體封裝件制法,其特征在于,該制法包含以下步驟備一芯片承載件;將至少一第一芯片黏著至該芯片承載件上,該第一芯片具有一作用表面及一非作用表面;以多條第一焊線焊連該第一芯片作用表面及該晶片承載件,使該第一芯片電性導(dǎo)接至芯片承載件上;將一膠黏劑涂布至該第一芯片作用表面上,該膠黏劑內(nèi)懸浮有多條具預(yù)設(shè)高度的顆粒,以借該顆粒決定膠黏層的形成厚度;令至少一第二芯片借該膠黏劑粘接到第一芯片上,其特征在于,形成于該第一及第二芯片間的膠黏層其厚度大于該第一焊線弧高;以多條第二焊線電性連接該第二芯片至該芯片承載件上;以及用一封裝膠體包覆該第一芯片、第一焊線、第二芯片及第二焊線。
18.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該多芯片半導(dǎo)體封裝件為一疊晶型半導(dǎo)體封裝件。
19.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該芯片承載件為一基板。
20.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該芯片承載件為一導(dǎo)線架。
21.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該第一焊線是以反向焊接技術(shù)進(jìn)行焊接。
22.如權(quán)利要求21所述的多芯片半導(dǎo)體封裝件制法,其特征在于,以反向焊接技術(shù)焊連該第一焊線前,該第一晶片作用表面上須先形成若干個(gè)焊接凸點(diǎn)。
23.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該膠黏層是以網(wǎng)板印刷技術(shù)涂布到該第一芯片上。
24.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該膠黏層為一膠材基質(zhì)中均勻懸浮有多個(gè)顆粒的膠狀物質(zhì)。
25.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該膠材基質(zhì)為一絕緣性膠材。
26.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該膠材基質(zhì)為一導(dǎo)電性膠材。
27.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該膠材基質(zhì)是選自環(huán)氧樹脂、聚亞醯胺等材料所組成組群的一種所制成。
28.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該懸浮顆粒是選自銅、鋁、銅合金、鋁合金、碳硅化合物、硅等材質(zhì)所組成組群的一種所制成。
29.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該懸浮顆粒是由一絕緣性高分子聚合物材質(zhì)所制成。
30.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該懸浮顆粒為一高導(dǎo)熱性及剛性的材料所制成。
31.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該懸浮顆粒表面涂覆一絕緣性薄層。
32.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該膠黏層的厚度是由該懸浮顆粒的粒子直徑所決定。
33.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該懸浮顆粒的粒子直徑大于該第一焊線的弧高。
34.如權(quán)利要求17所述的多芯片半導(dǎo)體封裝件制法,其特征在于,該第一焊線弧高是指第一焊線線弧高出該第一芯片作用表面的最大高度。
全文摘要
一種多芯片半導(dǎo)體封裝件及其制法,一粘接有至少一第一芯片的芯片承載件上先以多條第一金線電性連接該第一芯片與芯片承載件,在該第一芯片的作用表面上布覆一膠黏層以供一第二芯片粘接;其中,該膠黏層中懸浮有多個(gè)充填顆粒,且該充填顆粒的粒子直徑須大于該第一金線線弧高出第一芯片作用表面的最大高度,以防第二芯片壓合至膠黏層時(shí)誤觸到第一金線引發(fā)短路產(chǎn)生;另外,于傳統(tǒng)封裝制造過(guò)程,以膠黏層粘接芯片可明顯簡(jiǎn)化制造過(guò)程并縮短工時(shí),同時(shí)膠黏劑里含有導(dǎo)熱性極佳的顆粒,有助于改善疊晶結(jié)構(gòu)運(yùn)作時(shí)的散熱問(wèn)題。
文檔編號(hào)H01L21/50GK1466213SQ02123198
公開日2004年1月7日 申請(qǐng)日期2002年6月28日 優(yōu)先權(quán)日2002年6月28日
發(fā)明者劉正仁, 張錦煌 申請(qǐng)人:矽品精密工業(yè)股份有限公司