專利名稱：新型金屬半導(dǎo)體場效應(yīng)晶體管(mesfet)器件及其制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要是關(guān)于結(jié)型場效應(yīng)晶體管(JFET)的結(jié)構(gòu)和制造工藝。尤其是本發(fā)明是關(guān)于應(yīng)用于低電壓、高電流密度高頻的常開或者常閉的低導(dǎo)通電阻結(jié)型場效應(yīng)晶體管(JFET)的一個新型器件結(jié)構(gòu)和制造工藝。
背景技術(shù)：
半導(dǎo)體工藝正面臨為滿足為3伏以下電源管理提供合適的晶體管的日益增長的需求的巨大挑戰(zhàn)。隨著集成電路(ICs)的特征尺寸日益減小，電子設(shè)備日益小型化，提供給這些設(shè)備的電源的電壓不斷下降。在電流密度不變的情況下，電壓從5伏降到3伏帶來功率下降9/25。1.8伏時，功率又下降60％。然而，晶體管的電流負(fù)載卻非常大。在這種工作狀態(tài)下，用于整流器的p-n結(jié)的正常正向壓降大約是0.9伏。大部分的功率降用于整流過程。用這種p-n結(jié)制作的電源供應(yīng)系統(tǒng)已經(jīng)不能滿足低電壓應(yīng)用的要求。即使是正向壓降低于0.5伏的肖特基結(jié)也不能為工作于低電壓狀態(tài)的整流器或者電源開關(guān)設(shè)備提供合適的電源。
在發(fā)明雙節(jié)型晶體管之后，結(jié)型場效應(yīng)晶體管(JFETs)的概念就被引入。由于結(jié)型場效應(yīng)晶體管(JFETs)工作于多數(shù)載流子，結(jié)型場效應(yīng)晶體管(JFET)可以用于高速開關(guān)設(shè)備的高速工作。當(dāng)柵偏壓為0時，結(jié)型場效應(yīng)晶體管(JFET)處于開的狀態(tài)。由于結(jié)型場效應(yīng)晶體管(JFET)柵壓0偏置時處于開的狀態(tài)，結(jié)型場效應(yīng)晶體管(JFET)并沒有向金屬氧化物半導(dǎo)體場效應(yīng)晶體管MOSFET那樣在半導(dǎo)體工業(yè)得到廣泛應(yīng)用。為了讓結(jié)型場效應(yīng)晶體管(JFET)在0偏置下處于關(guān)閉的狀態(tài)，柵極之間的距離必須減少以使得柵極的耗盡區(qū)切斷電流通道。然而，這種常閉的結(jié)型場效應(yīng)晶體管(JFET)，由于電流通道長，高的導(dǎo)通電阻限制了電流密度，在通常的結(jié)構(gòu)中卻沒有多大用處。S.M.Sze在”半導(dǎo)體器件物理”中指出了一個這種結(jié)構(gòu)的例子(John Wiley & Son，1981年第二版，第322頁)。Sze討論了常閉的結(jié)型場效應(yīng)晶體管(JFET)在高速低功耗方面的應(yīng)用。這種長的電流溝道和高的導(dǎo)通電阻限制了結(jié)型場效應(yīng)晶體管(JFET)的應(yīng)用，尤其是高導(dǎo)通電阻限制了在低電壓的現(xiàn)在電子器件方面的應(yīng)用。
在美國4,523,111號專利“常閉柵極控制低導(dǎo)通電阻的電子電路”中，Baliga指出了一種串行連接到隔離柵場效應(yīng)晶體管(IGFET)的結(jié)型場效應(yīng)晶體管(JFET)。隔離柵場效應(yīng)晶體管(IGFET)的柵極用作串行連接電路的柵極。隔離柵場效應(yīng)晶體管(IGFET)的柵極被用來阻止電流通過常開結(jié)型場效應(yīng)晶體管(JFET)，直到在隔離柵場效應(yīng)晶體管(IGFET)上加一個比閾值大的正向偏壓而使得隔離柵場效應(yīng)晶體管(IGFET)導(dǎo)通。導(dǎo)通電阻是隔離柵場效應(yīng)晶體管(IGFET)和結(jié)型場效應(yīng)晶體管(JFET)的電阻之和。它的導(dǎo)通電阻并不適合上面討論的低電壓現(xiàn)代電子器件的要求。在美國4,645,957號專利“低導(dǎo)通電阻和電路模擬的常閉半導(dǎo)體器件”中，Baliga揭示了一個類似的發(fā)明。這種結(jié)型場效應(yīng)晶體管(JFET)串行連接到一個雙極晶體管來獲得一個常閉狀態(tài)。又一次，導(dǎo)通電阻的電阻為雙極晶體管和結(jié)型場效應(yīng)晶體管(JFET)的電阻之和，從而由于太大的電阻限制了在低電壓現(xiàn)代電子設(shè)備中的應(yīng)用。
在美國5,321,283號專利“高頻結(jié)型場效應(yīng)晶體管(JFET)”中，Cogan等人揭示了一種工作于高頻狀態(tài)的射頻結(jié)型場效應(yīng)晶體管(JFET)。該專利中的常開結(jié)型場效應(yīng)晶體管(JFET)工作于高電壓狀態(tài)，而不能滿足現(xiàn)代低電壓和高電流的現(xiàn)代移動設(shè)備的要求。類似的，在美國第5,618,688號專利“N溝道結(jié)型場效應(yīng)晶體管(JFET)單片集成電路的制造方面”中，Ruess等人揭示了一種使用雙層金屬互補氧化半導(dǎo)體(BiCMOS)工藝制造的常開結(jié)型場效應(yīng)晶體管(JFET)。在這個專利中揭示的結(jié)型場效應(yīng)晶體管(JFET)并不適合于低電壓高電流應(yīng)用。
因此，有必要為解決這些困難設(shè)計一種新型的結(jié)構(gòu)和制造工藝來解決低電壓晶體管中的設(shè)計和制造問題。尤其是，低電壓晶體管要有低的導(dǎo)通電阻和高的開關(guān)速度。更有必要利用簡單的制造工藝來制造功率晶體管，這樣可以以相對低的成本制造高可靠的功率晶體管。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供新的器件結(jié)構(gòu)和制造方法。通常的結(jié)型場效應(yīng)晶體管(JFET)，在通常的狀態(tài)下開，在負(fù)偏壓下關(guān)，而具有新型器件結(jié)構(gòu)的新型結(jié)型場效應(yīng)晶體管(JFET)工作于低導(dǎo)通電阻、高電流狀態(tài)，可以通過調(diào)整柵極之間的距離來確定零偏置下的開關(guān)狀態(tài)。本發(fā)明的新型結(jié)型場效應(yīng)晶體管(JFET)在低電壓、低電阻方面提供了特殊的優(yōu)勢，以至于上面所提到的以前流行設(shè)計的限制和困難都可以被克服。
特別的，本發(fā)明的一個目的是提供一種新型的器件結(jié)構(gòu)和制造工藝來制造一種可以自由調(diào)整開關(guān)狀態(tài)的新型的結(jié)型場效應(yīng)晶體管(JFET)。當(dāng)柵極間距足夠大時，在零偏置下，結(jié)型場效應(yīng)晶體管(JFET)處于開的狀態(tài)。當(dāng)柵極間距足夠小時，柵極的耗盡區(qū)填充了柵極間的導(dǎo)電通道，從而導(dǎo)電通道被切斷，在零偏置下結(jié)型場效應(yīng)晶體管(JFET)處于關(guān)的狀態(tài)，在正的柵極偏壓下，轉(zhuǎn)換為開的狀態(tài)。柵極上一個正的或者負(fù)的偏壓導(dǎo)致柵極周圍的耗盡區(qū)縮小而形成一個通道讓電流得以通過?？梢蕴峁┑妥杩沟碾娏魍ǖ?。應(yīng)用到常閉而正偏壓開或者常開負(fù)偏壓關(guān)的結(jié)型場效應(yīng)晶體管(JFET)，可以獲得低電壓、高電流密度的工作狀態(tài)。
本發(fā)明的另一個目的是提供一個新的器件結(jié)構(gòu)和制造方法來提供一種新型的結(jié)型場效應(yīng)晶體管(JFET)，這種結(jié)型場效應(yīng)晶體管(JFET)可以通過靈活調(diào)整新型結(jié)構(gòu)的參數(shù)使得器件工作于常閉正偏壓下開或者常開負(fù)偏壓下關(guān)狀態(tài)。這種具有新型結(jié)構(gòu)的結(jié)型場效應(yīng)晶體管(JFET)，導(dǎo)通電阻小，電流大，開關(guān)速度高。在本發(fā)明的一個最佳實施例中，通過常規(guī)CMOS工藝制造一個水平結(jié)構(gòu)的、通過上下柵極控制源極和漏極之間電流的這種新型結(jié)型場效應(yīng)晶體管(JFET)。
本發(fā)明的另一個目的是提供一個新的器件結(jié)構(gòu)和制造方法來提供一種新型的結(jié)型場效應(yīng)晶體管(JFET)，這種結(jié)型場效應(yīng)晶體管(JFET)可以通過靈活調(diào)整新型結(jié)構(gòu)的參數(shù)使得器件工作于常閉正偏壓下開或者常開負(fù)偏壓下關(guān)狀態(tài)。在本發(fā)明的一個最佳實施例中，一個肖特基結(jié)被用作上柵極來獲得高的開關(guān)速度。肖特基結(jié)的壘高度通過控制摻雜濃度或者使用不同的金屬硅或者硅化物/硅系統(tǒng)來調(diào)整。
本發(fā)明的另一個目的是提供一個新的器件結(jié)構(gòu)和制造方法來提供一種新型的結(jié)型場效應(yīng)晶體管(JFET)，這種結(jié)型場效應(yīng)晶體管(JFET)可以通過靈活調(diào)整新型結(jié)構(gòu)的參數(shù)使得器件工作于常閉正偏壓下開或者常開負(fù)偏壓下關(guān)狀態(tài)。在本發(fā)明的一個最佳實施例中，在多電阻系數(shù)的層中形成一個深注入的柵極來提供柵極控制通道，從而減小漏極/源極的歐姆接觸電阻。
本發(fā)明的另一個目的是提供一個新的器件結(jié)構(gòu)和制造方法來提供一種新型的結(jié)型場效應(yīng)晶體管(JFET)，這種結(jié)型場效應(yīng)晶體管(JFET)可以通過靈活調(diào)整新型結(jié)構(gòu)的參數(shù)使得器件常閉在正偏壓下開或者常開在負(fù)偏壓下關(guān)狀態(tài)。在本發(fā)明的一個最佳實施例中，在水平結(jié)構(gòu)的結(jié)型場效應(yīng)晶體管(JFET)使用了垂直的柵極柱。這個柵極柱可以控制深處源極和漏極的電流。更高電流密度的控制并不需要更大的硅面積，從而減少大電流功率晶體管對半導(dǎo)體器件的硬件要求。本發(fā)明進(jìn)一步具有源漏極間前向偏壓小的優(yōu)勢。這個電壓可以減少到0.1伏或者更小，同時可以獲得電流超過100安培的大面積芯片。
簡要的說，在本發(fā)明的一個最佳實施例中，本發(fā)明揭示了一種在一個基底上支持的結(jié)型場效應(yīng)晶體管(JFET)器件。該結(jié)型場效應(yīng)晶體管(JFET)包含一個有耗盡區(qū)包圍的柵極。對于一個常開的結(jié)型場效應(yīng)晶體管(JFET)，在負(fù)的柵極偏壓下，耗盡區(qū)截斷電流通道。對于常閉的結(jié)型場效應(yīng)晶體管(JFET)，正的柵極偏壓使得耗盡區(qū)在基底上打開一個電流通道，該電流通道在零柵極偏壓下被截斷。對于常開或者常閉的結(jié)型場效應(yīng)晶體管(JFET)，使用特殊的結(jié)構(gòu)參數(shù)，縮短電流通道來獲得低導(dǎo)通電阻、高電流密度和高的開關(guān)速度。
本發(fā)明也揭示了制造結(jié)型場效應(yīng)晶體管(JFET)的一種方法。該方法包括如下步驟a)形成大量的由耗盡區(qū)包圍的間距為W的柵極。b)通過緩慢增加?xùn)艠O周圍耗盡區(qū)附近的通道摻雜濃度來緩慢減少結(jié)型場效應(yīng)晶體管(JFET)的閾值電壓，從而調(diào)整結(jié)型場效應(yīng)晶體管(JFET)的閾值電壓。在本發(fā)明的一個最佳實施例中，通過緩慢增加?xùn)艠O周圍耗盡區(qū)附近的通道摻雜濃度來緩慢減少結(jié)型場效應(yīng)晶體管(JFET)的閾值電壓的過程就是一個制造常開而閾值電壓大于0的結(jié)型場效應(yīng)晶體管(JFET)的過程。在另一個有所不同的最佳實施例中，通過緩慢增加?xùn)艠O周圍耗盡區(qū)附近的通道摻雜濃度來緩慢減少結(jié)型場效應(yīng)晶體管(JFET)的閾值電壓的過程就是一個制造常開而閾值電壓等于或者小于0的結(jié)型場效應(yīng)晶體管(JFET)的過程。
本發(fā)明的另一個最佳實施例是，它可以直接用于適合于低電壓、高電流、高頻應(yīng)用的結(jié)型場效應(yīng)晶體管(JFETS)和金屬半導(dǎo)體場效應(yīng)晶體管(MESFETS)。本發(fā)明的體現(xiàn)包括在柵極區(qū)的下面包含一個氧化層來減少結(jié)電容的晶體管結(jié)構(gòu)。本發(fā)明的柵極長度可以通過部分去除底部氧化層和腐蝕形成通向基底的窗口的方法可以嚴(yán)格控制。因此，根據(jù)本發(fā)明，Vt可以得到精確控制。對于常閉晶體管結(jié)構(gòu)，Vg處于前向偏壓時，柵極電流減少。甚至，我們可以在柵極結(jié)構(gòu)中使用硅化物進(jìn)一步減少柵極阻抗。根據(jù)本發(fā)明，一個非常薄的，小于1000的柵極可以通過加入一個氧化夾層得以實現(xiàn)，從而實現(xiàn)高頻應(yīng)用。本發(fā)明體現(xiàn)了上面所提到的優(yōu)勢以及其他沒有特別闡明的但是在以下章節(jié)結(jié)中會有所描述的優(yōu)勢。
此外，本發(fā)明的一些內(nèi)涵被直接用于結(jié)型場效應(yīng)晶體管(JFETS)和金屬半導(dǎo)體場效應(yīng)晶體管(MESFETS)結(jié)構(gòu)(晶體管結(jié)構(gòu))，以及在低電壓、高通道電流、高頻方面得以應(yīng)用的工藝過程。這些結(jié)構(gòu)可以用于常開(如耗盡模式)或者常閉模式。在結(jié)構(gòu)中，在柵極區(qū)的下面包含一個氧化層，有效減少了這種結(jié)構(gòu)的結(jié)電容(柵極和漏極之間的電容)。對于常閉模式的晶體管結(jié)構(gòu)，正向偏置的Vg減少柵極電流。在一個體現(xiàn)中，柵極中部分包含硅化物，從而減少柵極阻抗。同時這種結(jié)構(gòu)的一個特征是由于對氧化物隔離層的漂洗，使得柵極很薄，甚至小于1000。這種特點可用于高頻開關(guān)的高頻應(yīng)用。
在形成過程中，先在基底上刻蝕了一個溝道，比如…n型的。接著，在其中填充一個氧化層，然后再刻蝕，在溝道的邊壁上留下一層氧化層。在溝道的側(cè)壁上形成一個空間氧化層和氮化硅層，然后通過刻蝕溝道中的底部氧化層的方法形成一個通向n基底的窗口。接著淀積多晶硅，之后，在上面淀積第二層氧化層和鈦層。第二層氧化層保護(hù)溝道側(cè)壁的多晶硅免于和鈦反應(yīng)。然后進(jìn)行熱處理過程，在柵極中暴露的多晶硅和鈦之間形成鈦硅化物，同時溝道氧化物處于硅化物下面。在熱處理過程中，在窗口外面形成p型區(qū)域，從而形成柵極。去除多余材料之后(如鈦，氧化層，溝道側(cè)壁的多晶硅)，填充一層氧化層，然后再刻蝕，留下硅化物和底層氧化層。然后進(jìn)行接觸腐蝕。
對于金屬半導(dǎo)體場效應(yīng)晶體管的制造，鈦用鉑來代替，同時第二氧化層將更加薄。其中形成的硅化物是硅化鉑。然后使用金屬接觸。
尤其是，本發(fā)明的特別之處包括在結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中包含如下結(jié)構(gòu)一個在n+型基底形成的漏極；一個位于上述n+型基底上的n型基底，同時在該基底中包含一個刻蝕產(chǎn)生的溝道；一個位于上述n型基底上的n+型層，同時在上面形成一個源極；一個位于上述溝道井中的底部氧化層；一個位于上述底部氧化層之上的犧牲層，并且形成一個柵極；一個位于上述n型基底中且和上述硅化物層相鄰的p型區(qū)；以及一個位于上述溝道中和上述硅化物之上的氧化物填充層。
本發(fā)明的實施例包括如上所述，在上述描述中，上述犧牲層是鈦層，底部氧化層用來減少柵極和漏極間電容，上述硅化物層是用來減少柵極阻抗。
同時，本發(fā)明的一個實施例也包括一個金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)，其結(jié)構(gòu)包括一個在n+型基底上形成的漏極；一個位于上述n+型基底上的n型基底，同時在該基底中包含一個刻蝕產(chǎn)生的溝道；一個位于上述n型基底上的n+型層，同時在上面形成一個源極；一個位于上述溝道井中的底部氧化層；一個位于上述底部氧化層之上的硅化物層，形成柵極，同時橫向延展到上述n型基底中；一個位于上述溝道中且在上述犧牲層上的氧化物填充層；以及金屬接觸。本發(fā)明的實施例包括如上所述，其中上述的硅化物層是鉑硅合金，上述底部氧化物層用來減小柵極漏極間電容，硅化物層用來減小柵極阻抗。
本發(fā)明的一個實施例同時包括制造結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)的工藝過程，其包括如下步驟a)在一個基底中刻蝕出一個溝道，其包括在一個n+型基底上形成源極；一個n型基底；以及在一個n+型基底上形成一個漏極；b)在上述溝道中形成一個氧化物層；c)在上述溝道的邊壁上形成第一層隔離層；d)在上述氧化物層中進(jìn)行部分深刻蝕形成一個開向n型基底以及在上述氧化物層和上述第一個隔離層之間的窗口，上述窗口是用來控制柵極的形成；e)在上述氧化物層上形成一個硅化物層作為柵極，上述步驟e)導(dǎo)致多晶硅通過上述窗口進(jìn)行橫向擴(kuò)散，在上述n型基底形成一個p型區(qū)，形成p-n結(jié)；f)用位于上述硅化物層上的另一個氧化物層來填充上述溝道。
本發(fā)明的實施例包括如上所述的結(jié)型場效應(yīng)晶體管(JFET)工藝制造過程，其中上述硅化物層是鈦硅合金，上述步驟e)包括如下步驟e1)在上述溝道中淀積一個多晶硅層；e2)在上述處于上述溝道邊壁上的多晶硅層的一部分中淀積第二層隔離層，上述第二層隔離層用來保護(hù)上述多晶硅層的上述部分；e3)在上述溝道中淀積一個鈦層；e4)進(jìn)行快速熱退火處理形成上述鈦硅合金層。
本發(fā)明的一個實施例同時包括制造金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)的工藝過程，其包括如下步驟a)在一個基底中刻蝕溝道包括在一個n+型層中形成源極；一個n型基底；一個n+基底上形成漏極b)在上述溝道中形成氧化物層；c)在上述溝道的邊壁上形成第一層隔離層；d)對上述氧化物層進(jìn)行部分刻蝕，以在上述氧化物層和上述第一層隔離層間形成通向n型基底的窗口，上述窗口用來控制柵極的形成；e)上述氧化物層上形成犧牲層的作為上述柵極，上述犧牲層通過上述窗口橫向擴(kuò)散在上述n型基底中形成p型區(qū)，產(chǎn)生p-n結(jié)；f)在上述溝道中填充另一層氧化層，該層位于上述犧牲層之上。
本發(fā)明的實施例包括如上所述的金屬半導(dǎo)體場效應(yīng)晶體管MESFET工藝制造過程，其中上述硅化物層是鉑硅合金，上述步驟e)包括如下步驟e1)在上述溝道中淀積一層多晶硅層；e2)在淀積上述溝道邊壁上的上述多晶硅層的一部分上淀積第二隔離層，該第二隔離層是用來保護(hù)上述多晶硅層的相應(yīng)部分；e3)在上述溝道中淀積一層鉑層；e4)進(jìn)行快速熱退火過程，形成上述鉑硅合金層。
任何一個具備普通設(shè)計技術(shù)的人在閱讀完配備插圖的如下詳細(xì)描述之后，都會對本發(fā)明的這些以及其它目標(biāo)和優(yōu)越性了如指掌。


圖1A和1B代表一個普通結(jié)型場效應(yīng)晶體管(JFET)的俯視圖和截面圖。
圖1C是等效電路圖。
圖1D是圖1A和圖1B中的結(jié)型場效應(yīng)晶體管(JFET)的電流電壓曲線。
圖2顯示了一個應(yīng)用于低電壓的常閉正偏置下開或者常開負(fù)偏置下閉的結(jié)型場效應(yīng)晶體管(JFET)器件的截面圖。
圖3是本發(fā)明的水平結(jié)構(gòu)的結(jié)型場效應(yīng)晶體管(JFET)的截面圖。
圖4A～4E是制造圖3中結(jié)型場效應(yīng)晶體管(JFET)的一系列過程的截面圖。
圖5A～5E是制造肖特基結(jié)作為柵極的結(jié)型場效應(yīng)晶體管(JFET)的一系列過程的截面圖。
圖6A～6F是使用高能注入方向形成掩埋柵極的結(jié)型場效應(yīng)晶體管(JFET)的一系列過程的截面圖。
圖7A～7F是通過溝道過程制造帶有柱型柵極的結(jié)型場效應(yīng)晶體管(JFET)的一系列過程的截面圖。
圖8A～8E是使用溝道過程制造另一種結(jié)型場效應(yīng)晶體管(JFET)的一系列過程的截面圖。
圖9中的圖表顯示了結(jié)型場效應(yīng)晶體管(JFET)的開啟電壓和柵極間距以及溝道摻雜濃度之間的關(guān)系。
圖10和11圖解說明了與本發(fā)明的其中一個實施例一致的結(jié)型場效應(yīng)晶體管(JFET)制造過程的流程圖。
圖12圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中使用的一種上面帶有氧化物和氮化物n型基底。
圖13圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖12中的上面刻有兩個槽的基底填充氧化層。
圖14圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中對圖13中的帶有氧化層溝道的基底進(jìn)行刻蝕。
圖15圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中圖14中上面帶有氧化物層和氮化物層的基底，該氧化物層和氮化物層用于溝道壁的形成。
圖16圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖15所示的帶有氧化層的基底上刻蝕出一個直達(dá)基底的窗口。
圖17圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖14所示的基底上額外淀積一層多晶硅。
圖18圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖17所示的基底上額外淀積第二層氧化隔離層。
圖19圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖18所示的基底上額外淀積一層鈦層。
圖20圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖19所示的溝道井中形成一個鈦硅合金的柵極。
圖21圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖19所示的基底上進(jìn)行熱退火處理，形成鈦硅合金。
圖22圖解說明了與本發(fā)明的其中一個實施例一致的在結(jié)型場效應(yīng)晶體管(JFET)制造過程中在圖21所示的基底上填充一層氧化層以及進(jìn)行再刻蝕。
圖23(和圖10)圖解說明了與本發(fā)明的其中一個實施例一致的制造金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的流程圖。
圖24圖解說明了與本發(fā)明的其中一個實施例一致的在制造金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的過程中在圖18所示的基底上淀積一層鉑層。
圖25圖解說明了與本發(fā)明的其中一個實施例一致的在制造金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的過程中在圖24所示的基底上進(jìn)行熱退火出來形成鉑犧牲層。
圖26圖解說明了與本發(fā)明的其中一個實施例一致的在制造金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的過程中在圖25所示的基底上去除剩余的鉑犧牲層，第二層氧化隔離層和剩下的多晶硅層。
圖27圖解說明了與本發(fā)明的其中一個實施例一致的在制造金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的過程中在圖26所示的基底上填充氧化物以及進(jìn)行再次刻蝕。
具體實施例方式
為達(dá)到提供本發(fā)明背景信息的目的，在圖1A～1D中首先介紹了常規(guī)結(jié)構(gòu)和工作特點。作為耗盡模式器件，結(jié)型場效應(yīng)晶體管(JFET)首先由肖特基在1952年提出。這種晶體管通常處于一個開的狀態(tài)，也就是一個自由導(dǎo)電狀態(tài)。在柵極上加上一個合適極性的偏壓，也就是反偏壓，將使得晶體管截斷。在柵極的pn結(jié)上加上一個反偏壓，使得耗盡區(qū)擴(kuò)展。有效導(dǎo)電溝道的面積變小，阻抗增加。對于圖1B中的n溝道晶體管，在柵極上施加一個負(fù)的偏壓將截斷源漏間的導(dǎo)電通道。類似的，在一個p溝道的晶體管上，一個正的偏壓也將截斷源漏間的導(dǎo)電通道。通常的常開結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)包含一個漏極和一個深入基底的井狀源極。在其中也有柵極。結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)的一個問題是它有一個很長的溝道，以至于溝道阻抗很大。而且，結(jié)構(gòu)與基底的表面方向一致，占用了基底的大量表面空間。此外，漏極和源極占用了相對較大的基底空間。再之，結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中的柵極擴(kuò)散很難控制，這就導(dǎo)致很難控制結(jié)型場效應(yīng)晶體管(JFET)器-件的開啟電壓。
圖2顯示了本發(fā)明的一個新型垂直結(jié)構(gòu)的結(jié)型場效應(yīng)晶體管(JFET)器件100。該器件在N+基底105上形成。該基底105的電阻系數(shù)范圍從0.005到0.01歐姆/厘米。在該基底105上兩層外延包括一層摻雜濃度范圍從5×10E13/厘米3到5×10E17/厘米3的N外延層110和另一摻雜濃度范圍從1×10E13/厘米3到5×10E16/厘米3的N外延層115。摻雜濃度的范圍取決于器件結(jié)構(gòu)和前向壓降和反向壓降的比例。利用磷的離子注入方法形成一個上表面N型層120，該離子注入的條件為40Kev，流量從10E14～10E15/厘米2。該N型層120的摻雜濃度大約為10E16/厘米3，層110，115，120的厚度變化范圍從200?！?微米，這取決于器件的設(shè)計和應(yīng)用。然后，通過熱氧化或者化學(xué)氣相外延(CVD)二氧化硅方法在N型層120上面形成一個氧化層。然后，通過光刻和腐蝕的方法刻蝕出大量的注入窗口。能量從125Kev～1.0Mev，流量從10E13～10E15/厘米2的硼離子流通過這些窗口注入。P型區(qū)域125就是通過這種深硼離子注入和退火實現(xiàn)的。這些p型區(qū)域間距X。當(dāng)X足夠大時，結(jié)型場效應(yīng)晶體管(JFET)器件處于常開狀態(tài)。如果X足夠小時，在柵極零偏置時，柵極的耗盡區(qū)截斷通道。當(dāng)加上大于開啟電壓VT的前向偏壓時，柵極開始打開，電流可以低阻抗的通過電極。當(dāng)N型區(qū)域115的摻雜濃度為10E16/cm3時，硅區(qū)115大約有0.5歐姆/厘米的阻抗系統(tǒng)，在通常的零偏置下，p型區(qū)域125每邊的耗盡區(qū)大約0.337微米寬。如果柵極間距時0.62微米，耗盡區(qū)將切斷流過N型區(qū)115的電流通道。在這種情況下，當(dāng)柵極兩邊的耗盡區(qū)各縮小0.07微米時，通道將被打開。在柵極加上0.6伏的正向偏置可以打開大約0.24微米的距離，同時正向電路密度可以1A/cm2。電極之間的阻抗大約時0.5×10E-4歐姆。在兩電極之間加上0.1的偏壓將產(chǎn)生2×10E3A/cm2的電路密度。可以獲得超過1000的電路增益。通過減少柵極間距，和調(diào)整區(qū)域115的摻雜濃度，可以減小正向偏壓。開啟電壓VT的大小取決于區(qū)域115的摻雜濃度和間距X。對于常開結(jié)型場效應(yīng)晶體管(JFET)，電流增益將更大。
根據(jù)圖2和上面描述，本發(fā)明揭示了一種常閉結(jié)型場效應(yīng)晶體管(JFET)器件。該器件包括一個周圍有耗盡區(qū)包圍的柵極。耗盡區(qū)對于柵極上的正偏壓的反應(yīng)是在基底上打開一個電流通道，在其中，對于常閉結(jié)型場效應(yīng)晶體管(JFET)，在零偏置下基底的電流通道被截斷。對于常開結(jié)型場效應(yīng)晶體管(JFET)，耗盡區(qū)對加在柵極上的負(fù)偏壓的反應(yīng)也是截斷電流通道。參照圖3，本發(fā)明的水平結(jié)構(gòu)的結(jié)型場效應(yīng)晶體管(JFET)200。結(jié)型場效應(yīng)晶體管(JFET)200是使用CMOS集成電路(IC)標(biāo)準(zhǔn)工藝制造的。圖4A～4E中的一系列截面解說明了制造晶體管200的工藝過程。在圖4A中，一層厚的氧化層首先生長在p型基底205上。在圖4B中，通過一個有源區(qū)掩模版(在圖中未顯示)在厚的氧化層210上刻蝕出有源區(qū)。在P型硅基底205上進(jìn)行2×10E11～10E15/cm2離子密度的磷離子N型注入。注入離子能量為120Kev～1.0Mev。然后，進(jìn)行退火，在基底205上形成一個深度從0.75～2微米的N型井215。參照圖4C，在N型井注入后，使用溝道掩模版(在圖中沒有表示出來)刻蝕出大量的槽220，接著在槽中淀積N型多晶硅，其后通過再次腐蝕，形成N型的源極和漏極220’。槽中可能通過填充鎢來降低源極和漏極的阻抗。在去除注入退火時形成的薄的氧化層以及厚的氧化層后，注入能量大約60Kev，流量從1×10E12～1×10E14/cm2的磷離子流形成柵極225。參照圖4D，在整個上表面上生長一層通過熱氧化或者化學(xué)氣象外延CVD得到的氧化層。通過一個接觸電極掩模版來形成柵極和源極/漏極接觸235，接著進(jìn)行p+離子注入形成p+區(qū)域，進(jìn)行注入退火形成柵極p+型接觸區(qū)240來減少柵電極的歐姆接觸阻抗。然后，在上面形成一個金屬層，接著使用一個金屬掩模版圖形刻蝕形成源極/漏極245和柵極250。
參照圖5A～5E，其中一系列的截面圖顯示了本發(fā)明另一種最佳實施例的制造工藝過程。在圖5A中，在一個p型基底305上生長一層厚的熱氧化層310。在圖5B中，使用一個有源區(qū)掩模版(在圖中未標(biāo)出)在該厚的氧化層310上刻蝕出有源區(qū)，在注入退火后形成一層薄的氧化層310’。在P型硅基底上，通過能量從120Kev～1Mev，流量從2×10E11～1×10E15/cm2的磷離子注入形成一個N型井。然后，進(jìn)行注入退火在基底305上形成深度從0.5微米～2微米的N型井315。N型井的深度和激活溫度時間密切相關(guān)。參照圖5C，在N型井注入后，使用一個溝道掩模版刻蝕出大量比N型井315深的溝道320，記誒扎在該溝道中淀積N型多晶硅，然后再刻蝕形成N型的源極和漏極區(qū)。薄的氧化層310’被去除。參照圖5D，形成一層熱氧化層或者化學(xué)氣象外延氧化層覆蓋整個上表面。使用一個接觸電極掩模版(在圖中未標(biāo)出)形成柵極和源極/漏極接觸點335，接著進(jìn)行p+離子注入形成p+區(qū)域，進(jìn)行注入退火形成一個柵極接觸p+區(qū)域340來減小柵電極的歐姆接觸阻抗。然后，生長一層熱氧化層。使用一個肖特基掩模版來形成大量的肖特基接觸點。在上表面形成一個金屬層后，使用一個金屬掩模版進(jìn)行圖形刻蝕形成源/漏金屬電極345和肖特基柵極350。上表面柵極350的肖特基勢壘是用作提高開關(guān)速度。肖特基壘的高度可以在金屬淀積之前通過低能硼離子或者硼硅離子以5～10Kev的能量，以1×10E10～1×10E11/cm2的流量注入而得到提高。它也可以通過穿透一個厚度大約為100～500的薄的氧化層進(jìn)行高能硼離子注入而獲得。不同的金屬/硅或者硅化物/硅系統(tǒng)也可以用來提供勢壘高度。
參照圖6A～6F，一系列截面圖說明了本發(fā)明的一種功率晶體管的制造工藝過程。在一個電阻率不超過0.015歐姆.厘米的N+基底405上形成一個N-N雙外延層，也就是外延層410、415。其中N外延層410，厚度大約為0.5～2微米，摻雜濃度范圍從1×10E16～5×10E17/cm3。N外延層415，厚度大約為1～5微米，摻雜濃度范圍從1×10E14～5×10E17/cm3。如圖6B，通過磷離子注入形成N型層420。如圖6C，生長一層氧化層425后，通過注入掩模版(在圖中沒有顯示)圖形刻蝕形成大量的注入窗口430。參照圖6C，通過離子能量從250Kev～1Mev，流量從1×10E12～5×10E15/cm2的高能硼離子注入在N型層415上形成柵極陣列435。通過P型離子注入的方法形成連接區(qū)來提供柵極陣列435與N型層420上面的上表面之間的連接。然后形成氧化物層445，接著使用N+掩模版(在圖中為表示出來)對氧化層445進(jìn)行刻蝕。使用低能高劑量N+磷離子注入的方法形成一個淺的N+層450。應(yīng)用表面擴(kuò)散源如POC13也可以形成淺的N+層450。應(yīng)用一個接觸電極掩模版(在圖中未顯示)來形成大量的接觸點，之后進(jìn)行合金化形成一個上表面金屬層455，和底部金屬層460。然后使用一個金屬掩模版對金屬層455進(jìn)行圖形刻蝕形成大量的柵電極465和源極470，其中柵電極465和掩埋的柵極區(qū)435通過連接區(qū)440進(jìn)行電學(xué)連接。
參照圖7A～7F，一系列的截面圖說明了本發(fā)明的柱型柵極的垂直結(jié)構(gòu)的結(jié)型場效應(yīng)晶體管(JFET)的制造工藝過程。
在圖7A中，在一個p型基底505上熱氧化生長一層厚的氧化層510。在圖7B中，使用有源區(qū)掩模的方法在厚的氧化層510上刻蝕出有源區(qū)，對刻蝕區(qū)進(jìn)行注入和激活過程，形成一個薄的氧化層510’。使用能量從120Kev到超過1Mev，流量從1×10E12～5×10E15/cm2的磷離子注入的方法，在P型硅基底505上形成一個N型井。接著，進(jìn)行注入退火，在基底505上形成一個深度從0.5～2.0微米深的N型井515。N型井的深度和N型井的激活溫度時間密切相關(guān)。參照圖7C，在形成N型井后，使用溝道掩模版(在圖中未顯示)刻蝕形成大量的比N型井515深的溝道520，接著在溝道中淀積多晶硅，然后進(jìn)行刻蝕形成N型的源、漏區(qū)520’。對于大電流工作模式，在淀積多晶硅后，溝道中可能需要填充鎢或者其他金屬材料。在上表面形成一層熱氧化層或者化學(xué)氣象外延氧化層530。參照圖5D，通過一個接觸電極掩模版形成柵極接觸點535，接著進(jìn)行p+離子注入形成p+區(qū)域，進(jìn)行注入退火形成p+型柵極接觸區(qū)540來減少柵電極的歐姆接觸阻抗。使用通道掩模(在圖中未顯示)進(jìn)行刻蝕形成大量的通道545，其尺寸比例高于20∶1。那些比N型井515深的通道545用P+多晶硅545’進(jìn)行填充。然后在上面生長一層熱氧化層550。使用接觸電極掩模(在圖中未顯示)刻蝕出大量的接觸點。在上表面形成金屬層后，使用金屬掩模版進(jìn)行圖形刻蝕形成源/漏電極555，和柵電極560。功率晶體管500有一個深的垂直的柵極可以節(jié)省硅的實際尺寸，同時可以獲得高電流密度。
參照圖8A～8E，一系列的截面圖說明了本發(fā)明的柱裝柵極的垂直結(jié)構(gòu)的結(jié)型場效應(yīng)功率晶體管的工藝制造過程。如圖8A所示，在p+基底605上形成一個p型外延層607。在P型外延層607的上表面外延一層N型層610。外延N型層的厚度變化范圍從0.5微米一直到20微米。如圖8B所示，在N型外延層610上生長一層氧化層615。使用掩模(在圖中未顯示)形成大量的溝道620，其溝道的深度比N型外延層610的深度深。如圖8C所示，在溝道中提出多晶硅。去除溝道掩模和上表面的氧化層后，對多晶硅進(jìn)行刻蝕形成源或者漏區(qū)620’。在其上表面上生長一層氧化層622。如圖8D中所示，使用通道掩模(在圖中未顯示)進(jìn)行刻蝕形成大量的通道625。這些通道625然后用P+多晶硅進(jìn)行填充形成大量的P+柵極625’。使用接觸電極掩模(在圖中未顯示)刻蝕出大量的接觸點。在上表面淀積金屬層后，使用金屬掩模進(jìn)行圖形刻蝕形成源/漏電極630，和柵電極635。在基底的背面也形成一個金屬層640。柵極625’間距變化范圍從0.3微米到5微米。其間距與N型外延層610的摻雜濃度之間存在一個函數(shù)關(guān)系。N型外延層610的摻雜濃度變化范圍從1×10E15到5×10E16/cm3。對于用作高電流密度工作的晶體管，溝道在填充一個薄的摻雜多晶硅層后還要填充鎢或者其他類型的金屬材料。
參照圖9，該圖說明了結(jié)型場效應(yīng)晶體管(JFET)的開啟偏壓和柵極間距W、溝道摻雜濃度之間函數(shù)關(guān)系。柵極間距W變大，結(jié)型場效應(yīng)晶體管(JFET)的開啟電壓VTh減小。在另一方面，對于恒定的柵極間距W，溝道摻雜濃度C減小，結(jié)型場效應(yīng)晶體管(JFET)的開啟偏壓增加。對于一個常閉的結(jié)型場效應(yīng)晶體管(JFET)，在恒定的溝道摻雜濃度C下，柵極間距增加時，開啟電壓VTh小于0時，晶體管也就成為常開器件。類似的，對于柵極間距W恒定，通過增加溝道摻雜濃度C，常閉結(jié)型場效應(yīng)晶體管(JFET)可以轉(zhuǎn)化為常開型器件。
本發(fā)明將在以下章節(jié)中進(jìn)一步描述新型結(jié)型場效應(yīng)晶體管(JFET)器件和制造方法。圖10-11圖示說明了與本發(fā)明的一個實施例一致的用來制造結(jié)型場效應(yīng)晶體管(JFET)的工藝過程50的流程圖。如圖10-11中所示的結(jié)型場效應(yīng)晶體管(JFET)的工藝制造過程50，和圖12-22中所描述的是一致的。在這里描述的模擬的結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)150的結(jié)果在圖22中顯示。
關(guān)于圖10和圖12，圖10中的第52步驟，圖12中的氧化層104和氮化物層被用于一個n型的基底100a上，而該n型基底本身也被安放在一個n+型層100b上。值得慶幸的是，在n型基底100a的n+層102上有一個氧化層104。
在圖10中的第54～56步驟中，如圖13所示在基底上使用常規(guī)溝道腐蝕工藝形成溝道100a和100b。然后使用常規(guī)的氧化物淀積工藝，在溝道100a和100b中淀積氧化物108a。在步驟58中，對氧化物108b進(jìn)行刻蝕，以至于108b中的一小部分，比如，大約3000深的氧化物留在溝道的底部，如圖6所示。在這里，氧化物100b被稱為底部氧化物或者井狀氧化物。
值得慶幸的是，在本發(fā)明的另一個實施例中，步驟56和58的氧化物的填充和深腐蝕可以由硅的局部氧化(LOCOS)隔離工藝代替，在該工藝中，氧化物層108b通過生長的方法得到，而不是通過淀積后再腐蝕的方法得到。在這個可選擇的實施例中，底部氧化層100b往往有“鏡頭”形狀。
在圖10中所示的步驟60中，如圖15所示，一個氧化物空間隔離層114(SiO2)沿著溝道110a-b的壁淀積，然后一個氮化硅層112(Si3N4)淀積在氧化物隔離層114上面。這就產(chǎn)生一個112/114組合而成的隔離層。第一層空間隔離層112/114用來保護(hù)溝道100a-100b這一側(cè)的基底100a的周圍。
圖8中的步驟62，如圖16所示，對底部氧化層進(jìn)行漂洗(或者再次刻蝕)，大約1000的材料被去除，在底部氧化層上表面108b和第一層空間隔離層112/114的底部之間形成窗口120。這些窗口大約1000高，被用來控制柵極的長度。和本發(fā)明的一個實施例一致，可以通過調(diào)整窗口120的尺寸來調(diào)整柵極區(qū)的厚度。因此，可以通過調(diào)整窗口120的尺寸來調(diào)整結(jié)型場效應(yīng)晶體管(JFET)器件150的開啟電壓Vt。
圖10中的步驟64，如圖17所示，淀積一層多晶硅層124。該多晶硅層124沿著溝道的邊壁和底部氧化層108b的上表面。該多晶硅層可以被摻雜，如進(jìn)行硼摻雜，或者進(jìn)行離子注入。
圖10中的步驟66，淀積第二層空間隔離層128?？臻g隔離層可以是氧化物隔離層128，空間隔離層從如圖18所示的溝道井中的多晶硅124的上表面開始被刻蝕。第二層空間隔離層128可以是用薄膜淀積，然后進(jìn)行常用的深刻蝕的方法得到。第二層空間隔離層128用來阻止溝道邊上的多晶硅層124和后來淀積的金屬層反應(yīng)。
圖11中的步驟68，沿著溝道的側(cè)壁和溝道井，在基底上淀積一層鈦層130，如圖19所示。在溝道井中，鈦層130被直接淀積在多晶硅層124的上面。在本發(fā)明的一個實施例中，在溝道井中，鈦層的厚度大約400～500。重要的是，圖11步驟70中，由于鈦層130和溝道井中的多晶硅層124反應(yīng)，經(jīng)過快速熱退火(RTP)后，形成一個鈦硅合金146的柵極如圖20所示。值得慶幸的是，由于第二空間隔離層的作用阻止作用，沿著溝道壁的多晶硅層124并不會以這種方式反應(yīng)。經(jīng)過快速熱退火(RTP)后，p型區(qū)140和多晶硅p型區(qū)148，由于多晶硅層124的能量交互作用，進(jìn)行徑向擴(kuò)散。這些p型區(qū)140形成結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)的柵極。鈦硅合金層146留在柵極里，氧化層108b就在柵極的下面。
在步驟72中，沿著溝道壁的多余的鈦層130使用選擇腐蝕的方法被去除，比如使用過氧化氫或者“SC1”工藝。重要的是，選擇腐蝕并不會去除鈦硅合金層146。接著，使用稀釋的HF酸溶液除去溝道側(cè)壁上多余的第二層空間隔離層128。
最后，使用稀釋的NH3和HF溶液，或者其它常用的化學(xué)過程，去除溝道側(cè)壁的多余的多晶硅層124。步驟50的最終效果如圖13所示。溝道邊壁上的留下的僅是第一層空間隔離層112/114，該層也可以被去除。
在步驟74，先在溝道中填充氧化物108c，接著進(jìn)行常規(guī)深刻蝕。然后進(jìn)行接觸刻蝕。工藝過程50的結(jié)果如圖14所示，該示說明了和本發(fā)明的一個實施例一致的一個結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)150。柵極在側(cè)面形成。在這個實施例中，漏極位于底部，源極位于上部。柵極下面的氧化層108b用來減小柵極和漏極間的電容。同時，小的p-n結(jié)的表面面積也是為了減小電容。換句話說，和以前的流行工藝相比，減小p-n結(jié)的暴露部分是為了有效減小結(jié)電容。柵極中的硅化物層146可以有效減小柵極阻抗。薄的柵極，比如，1000或者更小，可以得到高速的開關(guān)速度，因此，結(jié)型場效應(yīng)晶體管(JFET)150在高頻應(yīng)用中表現(xiàn)顯著。值得慶幸的是，窄的柵極有一個小的RDS(on)電阻(源漏之間)。同時，突出的p型區(qū)140減小了結(jié)型場效應(yīng)晶體管(JFET)150的結(jié)電容。
由于窗口120(圖16)的形成，通過控制去除氧化層的量，可以靈活控制柵極的形成。這就允許我們通過控制窗口120的嚴(yán)格控制器件的開啟電壓Vt。
作為上面特征的影響，更是由于位于柵極下面的氧化層108b的作用，可以用作常開或者常閉模式的該新型結(jié)型場效應(yīng)晶體管(JFET)150，具有如下特征(1)減小的柵極電流；(2)減小的漏-源之間電容；(3)小的柵極阻抗。因為結(jié)型場效應(yīng)晶體管(JFET)150可以工作于柵極上加正向偏壓模式，柵極的小p-n結(jié)可以有效減小柵極的無用電流。結(jié)型場效應(yīng)晶體管(JFET)150的另一個優(yōu)勢是該器件屬于垂直結(jié)構(gòu)。因此，結(jié)構(gòu)150可以做的更小，在集成電路設(shè)計中集成度可以更高。
圖23圖解說明了和本發(fā)明的一個實施例一致的一個新型金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)器件的制造過程200。該過程200的前8個步驟和圖10中52-56步驟所示的上面討論的結(jié)型場效應(yīng)晶體管(JFET)的制造工藝過程類似。結(jié)合圖24-27，我們對金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)250(圖27)的工藝制造過程進(jìn)行了討論。在步驟202中，金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)工藝制造過程200淀積鉑材料，代替在結(jié)型場效應(yīng)晶體管(JFET)過程中淀積鈦材料，如圖24所示。在圖23的步驟202中，沿著溝道的邊壁以及在溝道井中，在基底上淀積一層鉑層160。在該溝道井中，鉑材料被直接淀積在多晶硅層124之上。在一個器件中，溝道井中的鉑層160大約有400～500厚。重要的是，在圖23的步驟204中，基底經(jīng)過熱處理過程，其溫度比圖11中步驟70中RTP的溫度低些，由于鉑層160和溝道井(并不是溝道側(cè)壁上的)的多晶硅層124反應(yīng)，形成鉑硅合金柵極，入圖25所示。同時，由于橫向擴(kuò)散，鉑硅合金170擴(kuò)展到n型基底100a中，如圖25所示。這就形成了柵極連接點。值得慶幸的是，由于用于鉑硅合金170的形成所使用的熱退火過程溫度并不像圖70中所示的快速熱退火RTP所使用的溫度那么高，第二層氧化層128’可以做的薄一些。因此，需要借助于其他幫助，鉑層160才能延展到多晶硅層124中和n型基底100a中進(jìn)行反應(yīng)。
經(jīng)過步驟204的熱處理過程后，鉑硅合金層170的形成來源于鉑層160和多晶硅層124之間的反應(yīng)。這些鉑硅合金170的邊界形成了金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)結(jié)構(gòu)的柵極的連接點。鉑硅合金170留在柵極中，氧化層108b就處于柵極的下面。在步驟206，溝道邊壁上的多余的鉑層160通過選擇腐蝕的方法除去，比如過氧化氫或者“SC1”工藝。值得慶幸的是選擇腐蝕并不會除去犧牲層170。接著，溝道邊壁的多余的隔離層材料128’使用稀釋的HF濃液去除。最后，溝道邊壁的多晶硅124，使用稀釋的NHS、HF濃液或者其他常規(guī)化學(xué)工藝去除。步驟200的最后效果如圖18所示。在溝道的側(cè)壁唯一留下的是第一隔離層112/114，該層也可以選擇性的去除。
在步驟208中，溝道用氧化物108c填充，接著使用常規(guī)工藝進(jìn)行深刻蝕。然后進(jìn)行接觸刻蝕。金屬比如鋁將被用作接觸電極。工藝過程200的最后效果如圖27所示，在該圖中展示了一個和本發(fā)明的一個實施例一致的金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)結(jié)構(gòu)250。柵極在側(cè)面形成。在這個器件中，漏極處于底部，而源極處于上部。柵極下面的氧化層108b用來減小柵極和漏極之間的電容。同時，小的p-n結(jié)的表面面積也是為了減小電容。換句話說，和以前的流行工藝相比，減小p-n結(jié)的暴露部分是為了有效減小結(jié)電容。柵極區(qū)的硅化物層170可以有效減小柵極阻抗。薄的柵極，比如，1000?；蛘吒。梢缘玫礁咚俚拈_關(guān)速度。因此，結(jié)型場效應(yīng)晶體管(JFET)150在高頻應(yīng)用中表現(xiàn)顯著。值得慶幸的是，窄的柵極有一個小的FIDS(on)電阻(源漏之間)。同時，突出的p型區(qū)140減小了該器件的結(jié)電容。
由于窗口120(圖16)的形成，通過控制在金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)工藝過程中去除氧化層的量，可以靈活控制柵極的形成。這就允許我們通過控制窗口120的尺寸緊密控制器件的開啟電壓Vt。
作為上面特征的影響，更是由于柵極下面的氧化層108b的作用，可以用作常開或者常閉模式的該新型結(jié)型金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)250，具有如下特征(1)減小的柵極電流；(2)減小的漏-源之間電容；(3)小的柵極阻抗。因為金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)250可以工作于柵極上加正向偏壓的模式，柵極的小的p-n結(jié)可以有效減小柵極的無用電流。金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)250的另一個優(yōu)勢是該器件屬于垂直結(jié)構(gòu)。因此，結(jié)構(gòu)250可以做的更小，在集成電路設(shè)計中集成度可以更高。
作為本發(fā)明的最佳實施例，低電壓、高頻應(yīng)用的晶體管結(jié)構(gòu)(結(jié)型場效應(yīng)晶體管JFET，金屬半導(dǎo)體場效應(yīng)晶體管MESFET)得到詳細(xì)描述。盡管本發(fā)明是通過最佳實施例描述的，這不應(yīng)該就認(rèn)為它是本發(fā)明的所有內(nèi)容或內(nèi)涵。閱讀完上面對本發(fā)明的詳細(xì)闡述后，毫無疑問能夠?qū)Ρ景l(fā)明的那些技術(shù)進(jìn)行各種各樣的替換和修正。因此，可將本申請案底權(quán)利要求解釋成涵蓋在本發(fā)明原始精神與領(lǐng)域下底所有改變與修正。
權(quán)利要求
1.結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)，其特征在于包含一個在n+型基底形成的漏極；一個位于上述n+型基底上的n型基底，同時在該基底中包含一個刻蝕產(chǎn)生的溝道；一個位于上述n型基底上的n+型層，同時在上面形成一個源極；一個位于上述溝道井中的底部氧化層；一個位于上述底部氧化層之上的硅化物層，并且形成一個柵極；一個位于上述n型基底中且和上述犧牲層相鄰的p型區(qū)；以及一個位于上述溝道中和上述硅化物層上的氧化物填充層。
2.如權(quán)利要求1所述，結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中的犧牲層是鈦硅合金。
3.如權(quán)利要求2所述，結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中的犧牲層的厚度大約是1000
4.如權(quán)利要求1所述，結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中的上述底部氧化層的厚度大約是2000
5.如權(quán)利要求1所述，結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中的上述底部氧化層是用來減小柵極漏極間電容。
6.如權(quán)利要求1所述，結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中的上述硅化物層是用來減小柵極阻抗。
7.如權(quán)利要求1所述，結(jié)型場效應(yīng)晶體管(JFET)結(jié)構(gòu)中的上述器件是一個常閉結(jié)型場效應(yīng)晶體管器件。
8.一個金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)，其特征在于包含一個在n+型基底上形成的漏極；一個位于上述n+型基底上的n型基底，同時在該基底中包含一個刻蝕產(chǎn)生的溝道；一個位于上述n型基底上的n+型層，同時在上面形成一個源極；一個位于上述溝道井中的底部氧化層；一個位于上述底部氧化層之上的硅化物層，形成柵極，同時橫向延展到上述n型基底中；一個位于上述溝道中且在上述硅化物層上的氧化物填充層；以及金屬接觸。
9.如權(quán)利要求8所述，金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)中的上述硅化物層是鉑硅合金。
10.如權(quán)利要求9所述，金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)中的上述硅化物層在上述溝道中的厚度大約是1000。
11.如權(quán)利要求8所述，金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)中的上述底部氧化物層的厚度大約是2000。
12.如權(quán)利要求8所述，金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)中的上述底部氧化物層是用來減小柵漏間電容。
13.如權(quán)利要求8所述，金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)中的上述硅化物層是用來減小柵極阻抗。
14.如權(quán)利要求8所述，金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)中的上述器件是一個常閉金屬半導(dǎo)體場效應(yīng)晶體管器件。
15.制造一個JFET結(jié)構(gòu)器件的工藝過程，其特征在于包含如下步驟a)在一個基底中刻蝕出一個溝道，其特征在于包含在一個n+型基底上形成源極；一個n型基底；以及在一個n+型基底上形成一個漏極；b)在上述溝道中形成一個氧化物層；c)在上述溝道的邊壁上形成第一層隔離層；d)在上述氧化物層中進(jìn)行部分深刻蝕形成一個開向n型基底以及在上述氧化物層和上述第一個隔離層之間的窗口，上述窗口是用來控制柵極的形成；e)在上述氧化物層上形成一個犧牲層作為柵極，上述步驟e)導(dǎo)致多晶硅通過上述窗口進(jìn)行橫向擴(kuò)散，在上述n型基底形成一個p型區(qū)，形成p-n結(jié)；f)用位于上述硅化物層上的另一個氧化物層來填充上述溝道。
16.如權(quán)利要求15所述，工藝過程中的上述犧牲層是鈦硅合金。
17.如權(quán)利要求15所述，工藝過程中的上述窗口大小分別是1000左右。
18.如權(quán)利要求15所述，工藝過程中的上述的第一個隔離層，其特征在于包含一個硅氧化層和一個氮化硅層。
19.如權(quán)利要求16所述，工藝過程中的上述步驟e)，其特征在于包含如下步驟e1)在上述溝道中淀積一個多晶硅層；e2)在上述處于上述溝道邊壁上的多晶硅層的一部分中淀積第二層隔離層，上述第二層隔離層用來保護(hù)上述多晶硅層的上述部分；e3)在上述溝道中淀積一個鈦層；e4)進(jìn)行快速熱退火處理形成上述鈦硅合金層。
20.如權(quán)利要求19所述，工藝過程中的上述步驟e)，其特征在于進(jìn)一步包含使用選擇腐蝕的方法來除去上述鈦層同時留下上述鈦硅合金層。
21.如權(quán)利要求20所述，工藝過程，其特征在于進(jìn)一步包含除去上述第二層隔離層和上述多晶硅層的過程。
22.如權(quán)利要求15所述，工藝過程中的上述步驟b)，其特征在于包含通過LOCOS工藝在上述溝道井中生長上述氧化物層的過程。
23.如權(quán)利要求15所述，工藝過程中的上述步驟b)，其特征在于包含如下步驟b1)在上述溝道中淀積氧化物；b2)對上述氧化物進(jìn)行刻蝕，在上述溝道井中留下上述氧化物層。
24.制造金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)器件的工藝過程，其特征在于包含如下在一個基底中刻蝕溝道，其特征在于包含在一個n+型層中形成源極；a)一個n型基底；一個n+基底上形成漏極b)在上述溝道中形成氧化物層；c)在上述溝道的邊壁上形成第一層隔離層；d)對上述氧化物層進(jìn)行部分刻蝕，以在上述氧化物層和上述第一層隔離層間形成通向n型基底的窗口，上述窗口用來控制柵極的形成；e)上述氧化物層上形成犧牲層的作為上述柵極，上述犧牲層通過上述窗口橫向擴(kuò)散在上述n型基底中形成p型區(qū)，產(chǎn)生p-n結(jié)；f)在上述溝道中填充另一層氧化層，該層位于上述犧牲層之上.
25.如權(quán)利要求24所述，工藝過程中的上述硅化物層是鉑硅合金。
26.如權(quán)利要求24所述，工藝過程中的上述窗口的高度分別是1000左右。
27.如權(quán)利要求24所述，工藝過程中的上述第一層隔離層，其特征在于包含一個硅氧化層和一個氮化硅層。
28.如權(quán)利要求25所述，工藝過程中的上述步驟e)，其特征在于包含如下步驟e1)在上述溝道中淀積一層多晶硅層；e2)在淀積上述溝道邊壁上的上述多晶硅層的一部分上淀積第二隔離層，該第二隔離層是用來保護(hù)上述多晶硅層的相應(yīng)部分；e3)在上述溝道中淀積一層鉑層；e4)進(jìn)行快速熱退火過程，形成上述鉑犧牲層。
29.如權(quán)利要求28所述，工藝過程中的步驟e)，其特征在于進(jìn)一步包含選擇腐蝕上述鉑層，同時留下上述鉑犧牲層。
30.如權(quán)利要求29所述，工藝過程，其特征在于進(jìn)一步包含去除上述第二層隔離層和上述多晶硅層。
31.如權(quán)利要求24所述，工藝過程中的步驟b)，其特征在于包含在上述溝道井中通過L000S工藝來生長上述氧化物層。
32.如權(quán)利要求24所述，工藝過程中的的步驟b)，其特征在于包含如下b1)在上述溝道中淀積氧化物層；b2)對上述氧化物層進(jìn)行深刻蝕，在上述溝道井中留下上述氧化物層。
33.一個晶體管結(jié)構(gòu)，其特征在于包含在一個n+基底上形成漏極；一個位于上述n+型基底上的n型基底，同時在該基底中包含刻蝕產(chǎn)生的溝道；一個位于上述n型基底上的n+型層，同時在上面形成一個源極；位于上述溝道井中的底部氧化層；位于上述底部氧化層之上的硅化物層，形成柵極；在上述n型基底中且和上述犧牲層的邊緣相鄰的p型區(qū)，在上述溝道間形成p-n結(jié)；位于每個溝道中且在上述犧牲層之上的氧化物填充層。
34.如權(quán)利要求33所述，晶體管結(jié)構(gòu)中上述硅化物層是鈦硅合金，并且上述晶體管就是結(jié)型場效應(yīng)晶體管(JFET)。
35.如權(quán)利要求33所述，晶體管結(jié)構(gòu)中上述硅化物層是鉑硅合金，并且上述晶體管就是金屬半導(dǎo)體場效應(yīng)晶體管MESFET
36.如權(quán)利要求33所述，晶體管結(jié)構(gòu)中每個硅化物成的厚度大約1000。
37.如權(quán)利要求33所述，晶體管結(jié)構(gòu)中每個底部氧化物是用來減小柵極漏極間電容。
38.如權(quán)利要求33所述，晶體管結(jié)構(gòu)中每個硅化物層是用來減小柵極阻抗。
39.在一個基底上支持的結(jié)型場效應(yīng)晶體管(JFET)，其特征在于包含一個由耗盡區(qū)包圍的柵極；在上述柵極上加一個正向偏壓，上述耗盡區(qū)的作用使得在上述基底上形成一個電流通道，同時當(dāng)柵極上的偏壓為0時，上述電流通道被切斷。
40.配置一個基底上支持的結(jié)型場效應(yīng)晶體管(JFET)的方法，其特征在于包含如下步驟形成大量間距為W的柵極，其中每個柵極由耗盡區(qū)包圍；通過緩慢增加?xùn)艠O周圍的耗盡區(qū)附近的通道摻雜濃度而緩慢減小開啟電壓的方法來來調(diào)整上述結(jié)型場效應(yīng)晶體管(JFET)的開啟電壓。
41.如權(quán)利要求41所述，在配置上述結(jié)型場效應(yīng)晶體管(JFET)中通過緩慢增加?xùn)艠O周圍的耗盡區(qū)附近的通道摻雜濃度而緩慢減小開啟電壓的方法來來制造一個開啟電壓大于0的常開結(jié)型場效應(yīng)晶體管(JFET)。
42.如權(quán)利要求41所述，在配置上述結(jié)型場效應(yīng)晶體管(JFET)中通過上述緩慢增加?xùn)艠O周圍的耗盡區(qū)附近的通道摻雜濃度而緩慢減小開啟電壓的方法來來制造一個開啟電壓等于或者小于0的常開結(jié)型場效應(yīng)晶體管(JFET)。
43.制造一個結(jié)型場效應(yīng)晶體管(JFET)的方法中，其特征在于包含如下步驟a)在一個基底上形成大量的間距為W的由耗盡區(qū)包圍的柵極；b)通過增加或者減小柵極周圍的耗盡區(qū)附近的通道摻雜濃度來調(diào)整上述結(jié)型場效應(yīng)晶體管(JFET)的開啟電壓，其中增加耗盡區(qū)附近的通道摻雜濃度將減小上述開啟電壓；c)通過調(diào)整間距W以及在合金化之前進(jìn)行RTA熱處理過程的方法來調(diào)整上述開啟電壓。
44.如權(quán)利要求43所述，步驟a)是使用光刻掩模工藝實現(xiàn)的。
45.如權(quán)利要求43所述，步驟b)中增加摻雜濃度來調(diào)整開啟電壓到一個比0小的值來制造一個常開結(jié)型場效應(yīng)晶體管(JFET)是以上述間距W恒定為前提的。
46.如權(quán)利要求43所述，步驟b)減小摻雜濃度來調(diào)整開啟電壓到一個不小于0的值來制造一個常閉結(jié)型場效應(yīng)晶體管(JFET)是以上述間距W恒定為前提的。
47.如權(quán)利要求43所述，步驟a)其特征在于包含如下步驟a1)在一個N+基底上形成第一層N型外延層；a2)形成第二層N型外延層；a3)在上述第一層和第二層N型外延層中注入形成形成大量的上述柵極，其中在第一層和第二層N型外延層中創(chuàng)建初始尺寸的耗盡區(qū)。
全文摘要
本發(fā)明揭示了結(jié)型場效應(yīng)晶體管(JFET)和金屬半導(dǎo)體場效應(yīng)晶體管MESFET結(jié)構(gòu)及制造工藝，在低電壓、高電流、高頻中的應(yīng)用。該結(jié)構(gòu)包含一個位于柵極下面可以有效減小結(jié)電容的氧化物層。在一個實施例中，柵極中的硅化物層用來減小柵極阻抗。該結(jié)構(gòu)的一個特征是由于氧化物隔離層被漂去，柵極可以薄到1000以下，可應(yīng)用于高速開關(guān)。先在溝道邊壁上形成一層氧化物隔離層，經(jīng)過刻蝕，形成通向n型襯底的窗口。淀積多晶硅后，進(jìn)行第二層氧化物隔離層和鈦層的淀積。接著進(jìn)行熱處理，在柵極中形成鈦硅合金，溝道氧化物層，以及柵極的p區(qū)。去除多余材料后，進(jìn)行氧化物填充和再刻蝕。對于MESFET，其中的鈦由鉑代替，第二層隔離層做的薄些。然后使用金屬接觸。
文檔編號H01L29/66GK1474460SQ02126030
公開日2004年2月11日 申請日期2002年8月9日 優(yōu)先權(quán)日2002年8月9日
發(fā)明者虞和元 申請人:虞和元