專利名稱：用于基于二極管的固態(tài)存儲(chǔ)器的可編程地址邏輯的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信息存儲(chǔ)裝置。更具體地說，本發(fā)明涉及一次可編程(OTP)固態(tài)存儲(chǔ)器。
背景技術(shù)：
便攜裝置例如PDA，掌上電腦，數(shù)字照相機(jī)和數(shù)字音樂播放器包括用于存儲(chǔ)數(shù)據(jù)、數(shù)字圖像和MP3文件的存儲(chǔ)器。不同類型的存儲(chǔ)器可用于這些便攜裝置。常規(guī)的存儲(chǔ)器包括快速存儲(chǔ)器，小型硬盤驅(qū)動(dòng)器，小型光盤和磁帶。然而，這些存儲(chǔ)器中的每種都具有一個(gè)或幾個(gè)以下的限制大的物理尺寸，低的存儲(chǔ)容量，相對(duì)高的成本，差的堅(jiān)固性，慢的存取時(shí)間和高的功率消耗。
在2001年6月5日申請(qǐng)的序列號(hào)為09/875,356受讓人的美國專利中披露了一種基于二極管的OTP固態(tài)存儲(chǔ)器。和常規(guī)的存儲(chǔ)器相比，基于二極管的存儲(chǔ)器具有高的耐沖擊能力，低的功率消耗，快的存取時(shí)間，合適的傳送速率和好的存儲(chǔ)能力?；诙O管的存儲(chǔ)器可以裝配在便攜裝置的標(biāo)準(zhǔn)的便攜接口中(例如PCMCIA，CF)。
基于二極管的存儲(chǔ)器裝置的地址邏輯被形成在與主存儲(chǔ)器的相同的級(jí)上。在多級(jí)的基于二極管的存儲(chǔ)器裝置中，每級(jí)具有主存儲(chǔ)器和地址邏輯(和常規(guī)的固態(tài)存儲(chǔ)器不同，例如DRAM)。此外，基于二極管的存儲(chǔ)器裝置的地址邏輯是可編程的。在每層被制成之后，地址邏輯可被編程。因?yàn)椴恍枰谀＿^程，所以物理處理被簡化了。
發(fā)明內(nèi)容
按照本發(fā)明的一個(gè)方面，一種固態(tài)存儲(chǔ)器裝置包括具有第一和第二組地址元件的譯碼器，第一組的地址元件被分配了一第一邏輯值，第二組的地址元件被分配了一第二邏輯值。第一組地址元件的載流能力大于第二組地址元件的載流能力。在編程期間流過地址元件的電流僅引起第二組地址元件的電阻狀態(tài)改變。
本發(fā)明的其它方面和優(yōu)點(diǎn)從下面結(jié)合附圖進(jìn)行的詳細(xì)說明中將會(huì)清楚地看出，下面以舉例方式說明本發(fā)明的原理。
圖1是固態(tài)存儲(chǔ)器裝置的一個(gè)級(jí)的方塊圖。
圖2a-2c說明在該級(jí)中的不同類型的可編程元件。
圖3說明另一種可編程元件。
圖4說明改變地址元件的電阻狀態(tài)的方法。
圖5a-5c說明對(duì)于譯碼器的選擇的和未選擇的地址元件的不同的布局。
圖6a和6b說明允許進(jìn)行缺陷管理的固態(tài)存儲(chǔ)器裝置的級(jí)。
圖7說明在多級(jí)固態(tài)存儲(chǔ)器裝置中避免缺陷的方法。
圖8說明一種多級(jí)固態(tài)存儲(chǔ)器裝置。
具體實(shí)施例方式
參見圖1，圖中示出了固態(tài)存儲(chǔ)器裝置的一個(gè)級(jí)8。該級(jí)8包括主存儲(chǔ)器10和可編程的地址邏輯12，14。主存儲(chǔ)器10包括OTP存儲(chǔ)元件16的交點(diǎn)電阻陣列，沿著存儲(chǔ)元件16的行延伸的作為字線18的軌跡，以及沿著存儲(chǔ)元件16的列延伸的作為位線20的軌跡?？梢詫?duì)于存儲(chǔ)元件16的每一行具有一個(gè)字線18，并且對(duì)于存儲(chǔ)元件16的每一列具有一個(gè)位線20。每個(gè)存儲(chǔ)元件16位于字線18和位線20的交點(diǎn)上。為了簡明地表示所述的級(jí)8，只示出了相對(duì)少數(shù)的存儲(chǔ)元件16。實(shí)際上，可以使用任意大小的陣列。
地址邏輯12，14在讀寫操作期間使用組合的二極管邏輯尋址存儲(chǔ)元件16。地址邏輯12，14包括用于選擇字線18的OTP行譯碼器12。行譯碼器12通過譯碼在行地址線22上提供的地址(該地址可以由外部行地址驅(qū)動(dòng)器24提供)選擇字線18。行譯碼器12包括多個(gè)OTP地址元件26。行譯碼器12的每個(gè)地址元件26位于字線18和行地址線22的交叉點(diǎn)上。
地址邏輯12，14還包括用于選擇位線20的OTP列譯碼器14。列譯碼器14通過譯碼在列地址線28上提供的地址(該地址可以由外部列地址驅(qū)動(dòng)器30提供)選擇位線20。列譯碼器14包括多個(gè)OTP地址元件26。列譯碼器14的每個(gè)地址元件26位于位線20和列地址線28的交叉點(diǎn)上。
每個(gè)字線18的一端在行讀出邏輯34終止。行讀出邏輯34包括多個(gè)讀出電阻36，每個(gè)讀出電阻36被連接在行電源線38和字線18的端部之間。行讀出線40和字線18交叉。行讀出邏輯34還包括多個(gè)讀出元件42，每個(gè)讀出元件42被連接在行讀出線40和字線18之間。
每個(gè)位線20在列讀出邏輯44終止。列讀出邏輯44包括多個(gè)讀出電阻36，每個(gè)讀出電阻36被連接在列電源線46和位線20的一端之間。列讀出線48和位線20交叉。列讀出邏輯44還包括多個(gè)讀出元件42，每個(gè)讀出元件42被連接在列讀出線48和位線20之間。
位于主存儲(chǔ)器10和行譯碼器12之間的行編程線50和字線18交叉。編程元件52被連接在行編程線50和字線18之間。
位于主存儲(chǔ)器10和列譯碼器14之間的列編程線54和位線20交叉。編程元件52被連接在列編程線54和位線20之間。
存儲(chǔ)元件16，地址元件26，讀出元件42和編程元件52可以都是基于二極管的元件。這簡化了級(jí)8的制造。
圖2a-2c示出了不同類型的可編程元件16/26/42/52。圖2a的可編程元件包括和二極管112串聯(lián)耦合的熔斷器110。在編程之前，所述元件的電阻狀態(tài)是低的，因?yàn)榇藭r(shí)熔斷器110是完好的。在編程期間，通過“燒斷”熔斷器110，該元件的電阻狀態(tài)可以由低變?yōu)楦摺?br>
圖2b的可編程元件包括和二極管122串聯(lián)耦合的電阻120。在編程之前，所述元件的電阻狀態(tài)是低的，因?yàn)殡娮?20是完好的。在編程期間，通過“燒斷”電阻120，可以使該元件的電阻狀態(tài)由低變?yōu)楦摺?br>
圖2c的可編程元件只包括二極管132。在編程之前，二極管132是完好的，因而其電阻狀態(tài)為低。在編程期間，二極管132可被斷開，從而使其電阻狀態(tài)由低變?yōu)楦?。這種二極管132作為一個(gè)熔斷器。在另一種方案中，二極管132可以作為反熔斷器，在編程期間其電阻狀態(tài)由高變?yōu)榈汀?br>
可編程元件16/26/42/52不限于圖2a-2c所示的這些類型。例如，可編程元件16/26/42/52可以包括晶體管代替二極管。
現(xiàn)在返回圖1，所示的級(jí)8可以按如下方法制造。在襯底上形成列線20，在列線20上形成多層硅膜，在所述膜上形成字線18。每個(gè)可編程元件16/26/42/52可以作為在兩個(gè)交叉軌跡(T)之間的那部分的膜(F)被形成(見圖3)。可編程元件16/26/42/52的大小由交叉的軌跡之間的重疊區(qū)域和膜的厚度確定。例如，在主存儲(chǔ)器10中的二極管作為在交叉的字線18和位線20之間的那個(gè)部分的膜被形成。
膜的不同的層具有適量的摻雜(和/或晶體硅和無定形硅的組合)，從而形成二極管112，122，132?？梢栽黾泳哂羞m量摻雜的附加層，從而形成電阻120，熔斷器110或反熔斷器。讀出電阻36可以通過修改字線18和位線20的端部而被形成。在襯底上可以形成行和列地址驅(qū)動(dòng)器24和30。
行和列譯碼器12和14可以在裝置的制造期間在級(jí)8被制成之后被編程。通過把選擇的地址元件的電阻狀態(tài)由低電阻狀態(tài)改變?yōu)楦唠娮锠顟B(tài)(反之亦然)對(duì)譯碼器12和14進(jìn)行編程。用于尋址主存儲(chǔ)器的組合邏輯的細(xì)節(jié)(即關(guān)于選擇地址元件的細(xì)節(jié))在序列號(hào)為09/875,356的受讓人的美國專利中披露。下面說明對(duì)譯碼器12和14編程的幾種方法。
通過對(duì)行和列譯碼器12和14提供行和列地址可以把數(shù)據(jù)寫入主存儲(chǔ)器10。寫電流通過選擇的字線18和選擇的位線20流過，因此，通過在選擇的字線和位線18和20的交叉點(diǎn)的存儲(chǔ)元件16流過。寫電流的幅值足以改變選擇的元件的電阻狀態(tài)(例如，通過斷開圖2a的熔斷器110，斷開圖2b的電阻120，斷開圖2c的二極管132，使反熔斷器短路)。
存儲(chǔ)元件16的電阻狀態(tài)通過對(duì)行和列譯碼器12和14提供行和列地址進(jìn)行讀出。將一個(gè)電壓加于第二行讀出線40，并將一個(gè)極性相反的電壓加于第二列讀出線48。讀出電流通過選擇的字線18和選擇的位線20流動(dòng)，因此，通過在選擇的字線和位線18和20的交叉點(diǎn)的存儲(chǔ)元件16流動(dòng)。讀出電流的幅值表示選擇的存儲(chǔ)元件16的電阻狀態(tài)。
每個(gè)地址元件26具有可以在編程期間中斷的連接。例如，熔斷器110是用于圖2a所示的地址元件的連接，電阻120是用于圖2b所示的地址元件的連接，二極管132是用于圖2c所示的地址元件的連接。每個(gè)連接都由用于太陽電池和顯示器的光敏材料制成。例如，所述連接可以由具有P摻雜層的無定形硅制成。本征無定形硅的電導(dǎo)率一般是摻雜的無定形硅的電導(dǎo)率的10-6倍。然而，當(dāng)用光照射時(shí)，本征區(qū)域的電導(dǎo)率增加到和摻雜區(qū)域的電導(dǎo)率近似的程度。通過照射地址元件26，流過地址元件26的電流密度增加到使所述連接燒斷的值。
現(xiàn)在參看圖4，該圖說明了用于改變“選擇的”地址元件26的電阻狀態(tài)的方法。被選擇的地址元件由×表示。這些選擇的元件將在編程期間使其電阻狀態(tài)改變。未被選擇的地址元件由O表示。這些未選擇的地址元件在編程期間不改變其電阻狀態(tài)。
在行譯碼器12的編程期間，在行編程線50上施加電壓(-V)，并在行讀出線40上施加相反極性的電壓(+V)。(在列譯碼器14的編程期間，在列編程線54上施加一個(gè)電壓，并在列讀出線48上施加一個(gè)相反極性的電壓)。這將有效地在背對(duì)背連接的兩個(gè)二極管上施加電壓。所述電壓以這樣的方式施加，使得在編程元件52中的二極管正向偏置，而在地址元件26中的二極管反向偏置。所述電壓可以通過行和列地址驅(qū)動(dòng)器24和30施加。
電磁輻射(EM)被施加于選擇的地址元件26。所述電磁輻射具有足夠的強(qiáng)度，使得大大增加選擇的地址元件的電導(dǎo)率。因而，流過選擇的地址元件的電流的密度增加。所述電流密度的增加使選擇的地址元件的連接斷開。未選擇的地址元件的連接保持不中斷。
編程元件52可以具有比選擇的地址元件26更高的載流能力。
地址二極管26的這種光學(xué)編程可以通過使用包括可尋址的激光二極管的夾具(jig)來實(shí)現(xiàn)。激光二極管僅照射選擇的地址元件26?？梢允褂猛哥R和其它光學(xué)元件把EM輻射聚焦在選擇的地址元件26上。所有選擇的元件26可以被同時(shí)照射，借以使所有選擇的地址元件26的電阻狀態(tài)被同時(shí)改變。
在另一種方案中，未被選擇的地址元件可被掩蔽不受照射，因而可以對(duì)層施加掩蓋照射。被掩蓋的地址元件的電阻狀態(tài)將不被改變。
為了對(duì)選擇的地址元件26施加EM照射，軌跡可制成對(duì)于EM照射是透明的。用于這些透明軌跡的材料可以是液晶顯示器中使用的那種材料。作為把軌跡制成透明的這種方案的一種替代方案，可以把EM照射引導(dǎo)到選擇的地址元件26上。
現(xiàn)在說明用于改變選擇的地址元件26的電阻狀態(tài)的另一種方法。在每個(gè)譯碼器12和14中的未被選擇的地址元件被制成具有大于選擇的地址元件26的載流能力。在譯碼器12和14的編程期間，所有的地址元件被反向偏置，并用上述的方式使讀出元件正向偏置。因而，電流通過選擇的和未被選擇的地址元件流動(dòng)。所述電流使得選擇的地址元件26的連接中斷，但是所述電流不使未被選擇的地址元件的連接中斷。
不用對(duì)選擇的地址元件26施加EM照射也可使連接中斷。因此，所述連接可以用不光電導(dǎo)的材料制成。不過，通過使所述連接由光電導(dǎo)材料制成，并在編程期間照射選擇的地址元件26，可以增加中斷所述連接的可靠性。
存儲(chǔ)元件16和選擇的地址元件26可以以最低分辨率制成，因而使得能夠獲得最佳的存儲(chǔ)容量。通過增加在最小分辨率以上的地址線的尺寸，并增加存儲(chǔ)線(即字線和位線)和地址線交叉的那些部分，未被選擇的地址元件可被制成具有較大的尺寸。
圖5a-5c表示選擇的地址元件26a和被加大的未被選擇的地址元件26b的不同的布局。如果地址協(xié)議能夠保證沒有具有相鄰的加大的(未被選擇的)地址元件26b的列，則地址邏輯可以具有圖5a的結(jié)構(gòu)。圖5a表示一種行譯碼器12，其中的列沒有任何相鄰的加大的(未被選擇的)地址元件26b。雖然沒有示出，地址元件26a，26b可以以整個(gè)接觸間距被構(gòu)成。
如果地址協(xié)議不能提供這種保證，因而地址邏輯可以在一個(gè)列中包括相鄰的加大的地址元件，則在字線18之間的距離可被增加。不過，這將減少主存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)密度。
另一種方案是，行譯碼器12可被分成兩個(gè)分開的組12a，12b，如圖5b所示。奇數(shù)的字線18a和偶數(shù)的字線18b相互交叉。第一組地址線22a和奇數(shù)的字線18a交叉，第二組地址線22b和偶數(shù)的字線18b交叉。第一和第二組地址線22a，22b接收相同的地址信號(hào)。
這種方法使得相鄰的存儲(chǔ)元件26b的尺寸增加到3倍，然而其還使得選擇的元件26b能夠以最小分辨率制造。如果地址協(xié)議能夠保證沒有含有相鄰加大的(未被選擇的)地址元件26b，則不相鄰的加大的存儲(chǔ)元件26b的尺寸可以增加到5倍(見圖5C)。
圖5a-5c只結(jié)合行譯碼器12進(jìn)行了說明。不過，相同的原理可以應(yīng)用于列譯碼器14。
現(xiàn)在參看圖6a，該圖表示能夠進(jìn)行缺陷管理的存儲(chǔ)器裝置的級(jí)208的幾個(gè)部分。級(jí)208包括主存儲(chǔ)器210，行譯碼器212，和行讀出邏輯234。行讀出邏輯234包括讀出電阻236。級(jí)208還包括字線218，位線220，行地址線222，電源線238，行讀出線240和行編程線242。在列一側(cè)上的用于尋址，讀出和編程的元件未示出。選擇的地址元件用×表示，未被選擇的用O表示。
在級(jí)8中的有缺陷的區(qū)域由字母D標(biāo)出。例如，有缺陷的區(qū)域D可能是由于兩個(gè)相鄰的字線218的短路引起的。有缺陷的區(qū)域D使得兩個(gè)相關(guān)的行不能被使用。
行譯碼器212可被編程以便避開有缺陷的區(qū)域D。相應(yīng)于有缺陷的區(qū)域D的字線218和主存儲(chǔ)器210斷開連接。例如，在這些字線218中可以形成斷點(diǎn)(不連續(xù)性)。在另一種情況下，這些字線218的讀出電阻236可能斷開。如果讀出電阻236由光電導(dǎo)材料例如無定形硅制成，則通過使電流流過這些電阻(例如通過地址線和寫入線相對(duì)于驅(qū)動(dòng)電壓被偏置)，然后施加EM照射，從而使它們被斷開或“燒斷”。施加EM照射使得電導(dǎo)率增加。電流的增加使得被照射的讀出電阻被燒斷。
斷開連接的字線由備用的字線代替。一些字線以及和與它們相連的存儲(chǔ)器，地址和讀出元件留作備用。圖6a表示級(jí)208的最后的幾個(gè)字線留作備用(由方塊211表示)。不過，備用元件的位置不受上述的限制，備用的字線可以在級(jí)208的任何位置。最初，和備用的線相連的所有地址元件都不被選擇。
備用字線具有附加邏輯252。每個(gè)地址線254通過備用地址元件256和相應(yīng)的備用字線相連。通過對(duì)選擇的備用地址元件256以光學(xué)方式進(jìn)行編程，可以進(jìn)行編碼。
圖6b表示重新構(gòu)成以便避開有缺陷的區(qū)域D的譯碼器212。和有缺陷的區(qū)域D相關(guān)的兩個(gè)字線218a和218b通過斷開其讀出電阻236被斷開連接。
兩個(gè)備用線218c，218d代替被斷開連接的兩個(gè)線218a，218b。和這兩個(gè)替代備用線218c，218d相連的地址元件256已被編程，使得滿足兩個(gè)斷開連接的線218a，218b的選擇的和未被選擇的地址元件的電阻狀態(tài)。因而這兩個(gè)替代備用線218c，218d現(xiàn)在具有和斷開連接的字線218a，218b相同的地址。和這兩個(gè)替代備用線218c，218d相連的備用地址元件被改變?yōu)楦咦锠顟B(tài)，因而被有效地從行譯碼器212中除去。
未被使用的備用線218e通過斷開其讀出電阻236被斷開連接。
現(xiàn)在參看圖7，該圖示出了用于制造多級(jí)固態(tài)存儲(chǔ)器裝置的方法。在裝置的第一級(jí)被形成之后(塊302)，第一級(jí)中的缺陷被識(shí)別(塊304)。所述缺陷包括，但不限于，不連續(xù)性，或者在一個(gè)或兩個(gè)交叉點(diǎn)線路中的缺陷，以及在數(shù)據(jù)線之間的短路。這些缺陷可以通過測量主存儲(chǔ)器中的每個(gè)交叉點(diǎn)的I-V特性進(jìn)行識(shí)別。
在缺陷被識(shí)別之后，譯碼器被編程，使得避開若干有影響的缺陷(塊306)。所述的編程把缺陷的水平減少到0，或者減少到一個(gè)對(duì)于錯(cuò)誤校正是可接受的水平(即不使錯(cuò)誤校正困難或者過載的水平)。
接著形成以后的級(jí)(塊308)，每當(dāng)形成一個(gè)級(jí)時(shí)(塊302)，便識(shí)別該級(jí)中的缺陷(塊304)，并對(duì)該級(jí)上的譯碼器編程使得避開所述的缺陷(塊306)。
在這些級(jí)被形成之后，存儲(chǔ)器裝置便被制成(塊310)。作為形成存儲(chǔ)器裝置的一個(gè)部分，連接地址線，加上接口電路，并對(duì)所述的級(jí)進(jìn)行封裝。
主存儲(chǔ)器的設(shè)計(jì)和制造的細(xì)節(jié)，多級(jí)的尋址，在單個(gè)芯片內(nèi)的多層的封裝，主存儲(chǔ)器的讀寫等等在序列號(hào)為09/875,356的受讓人的美國專利中披露了。
這種方法使得能夠在各個(gè)級(jí)上實(shí)現(xiàn)缺陷管理，因此避免了在一個(gè)級(jí)上的有缺陷的區(qū)域使得在另一級(jí)上的同一個(gè)存儲(chǔ)器區(qū)域不能使用的問題。還以這樣的方式實(shí)現(xiàn)了缺陷管理，使得在物理上重新確定有缺陷的地址的位置，因此不需要用于重新構(gòu)型的缺陷表。這簡化了存儲(chǔ)器系統(tǒng)的使用。
現(xiàn)在參看圖8，該圖表示多級(jí)固態(tài)存儲(chǔ)器裝置410。多個(gè)級(jí)412被逐個(gè)堆疊。和常規(guī)的半導(dǎo)體存儲(chǔ)器不同，在每層412中形成譯碼器。每層410通過存儲(chǔ)器系統(tǒng)接口416和控制/接口電路414相連?？刂?接口電路414被形成在襯底中?？刂?接口電路414進(jìn)行錯(cuò)誤碼校正(ECC)和缺陷管理功能，并用于運(yùn)行裝置410。這些功能包括設(shè)置寫電壓，設(shè)置寫啟動(dòng)線和控制讀出功率的波動(dòng)，通過把邏輯地址轉(zhuǎn)換成用于訪問物理存儲(chǔ)器位置所需的地址線圖形，對(duì)存儲(chǔ)器尋址，以及讀出線輸出端的數(shù)據(jù)讀出處理。
所述裝置410不限于由這些層共用的控制/接口電路。而是每個(gè)級(jí)412可以具有其自己的控制/接口電路。
主存儲(chǔ)器可以在工廠以和地址邏輯相同的方式并與地址邏輯同時(shí)被編程。主存儲(chǔ)器可以利用微代碼、圖數(shù)據(jù)等被預(yù)先編程。
本發(fā)明不限于上述的特定實(shí)施例，本發(fā)明的范圍由所附權(quán)利要求限定。
權(quán)利要求
1.一種固態(tài)存儲(chǔ)器裝置，包括一個(gè)具有第一和第二組地址元件(26b，26a)的譯碼器(12)，第一組的地址元件(26b)被分配第一邏輯值，且第二組的地址元件(26b)被分配了第二邏輯值；第一組地址元件(26b)的載流能力大于第二組地址元件(26a)的載流能力。
2.權(quán)利要求1的裝置，其中地址元件(26a，26b)包括二極管。
3.權(quán)利要求1的裝置，進(jìn)一步包括編程邏輯(50，52)和讀出邏輯(34)，編程邏輯(52)包括編程線(50)和編程元件(52)，讀出邏輯包括讀出線(40)。
4.權(quán)利要求3的裝置，其中編程元件(52)具有和第一組地址元件(26b)相同的載流能力。
5.權(quán)利要求1的裝置，其中地址元件(26a，26b)由光電導(dǎo)材料制成。
6.權(quán)利要求1的裝置，其中第一組的元件(26b)在物理上大于第二組的元件(26a)。
7.權(quán)利要求6的裝置，其中譯碼器(12)的地址元件(26a，26b)被分成空間隔離的兩個(gè)集合(12a，12b)，每個(gè)集合(12a，12b)包括來自第一和第二組的地址元件(26a，26b)。
8.權(quán)利要求7的裝置，其中第一組的元件(26b)大約是第二組元件(26a)的三倍大。
9.權(quán)利要求1的裝置，進(jìn)一步包括主存儲(chǔ)器(10)；其中第二組的元件(26a)具有和主存儲(chǔ)器(10)的存儲(chǔ)元件(16)相同的載流能力。
全文摘要
固態(tài)存儲(chǔ)器裝置(410)的一級(jí)(412)包括主存儲(chǔ)器(10)和地址邏輯(12，14)。此地址邏輯(12，14)包括第一和第二組地址元件(26a，26b)。第一組地址元件(26b)的載流能力大于第二組地址元件(26a)的載流能力。在編程期間流過地址元件(26a，26b)的電流僅引起了第二組地址元素(26a)的電阻狀態(tài)改變。
文檔編號(hào)H01L27/10GK1399282SQ0212695
公開日2003年2月26日 申請(qǐng)日期2002年7月24日 優(yōu)先權(quán)日2001年7月24日
發(fā)明者J·N·霍甘 申請(qǐng)人:惠普公司