專利名稱：用于制造半導(dǎo)體器件的非氧化隔離襯致密化方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件，并特別涉及金屬氧化物半導(dǎo)體(“MOS”)器件。
背景技術(shù)：
在半導(dǎo)體器件制造中常常采用導(dǎo)電多硅化物(polycide)賦予導(dǎo)電層加強(qiáng)的電導(dǎo)率。多硅化物是多晶硅與難熔金屬硅化物層的結(jié)合，它比單獨(dú)的多晶硅表現(xiàn)出較低的電阻率?？梢允褂酶鞣N難熔金屬的硅化物形成多硅化物，這種難熔金屬包括但不限于諸如鈦，鎢，鉭，鉬金屬等。在一常見的例子中，先前已經(jīng)實(shí)現(xiàn)多晶硅的硅化(例如形成多硅化物)，以降低柵電極及金屬氧化物半導(dǎo)體場效應(yīng)晶體管(“MOSFET”)器件中的互連金屬化的電阻。
多硅化物可以若干不同的方法形成，例如包括通過向多晶硅層沉積難熔金屬，然后在足夠高的溫度下煅燒以形成金屬硅化物。另外，例如通過使用濺涂，低壓化學(xué)氣相淀積法(“LPCVD”)，蒸發(fā)法等可沉積金屬硅化物。后者方法的一個例子中，U.S.Pat.No.5,946,599描述了硅化鎢向摻雜多晶硅的LCPVD沉積法。
雖然對于導(dǎo)電多硅化物的制造已經(jīng)研發(fā)了各種方法及其改進(jìn)，但在多硅化物的制造中仍然存在問題。例如，現(xiàn)有的多硅化物制造技術(shù)一般存在的主要問題是，在金屬硅化物層與多晶硅層之間缺乏附著力。這種缺乏附著力，或附著力缺失，可能的結(jié)果是難熔金屬硅化物層與下面的多晶硅層的分離或剝離，轉(zhuǎn)化為降低的成品率。
已經(jīng)試圖解決多硅化物層遇到的附著力問題，諸如在制造MOSFET器件期間遇到的問題。例如，U.S.Pat.No.5,089,432描述了以四乙氧基硅烷(“TEOS”)沉積二氧化硅電介質(zhì)層的多硅化物層的封裝，在隔離襯蝕刻期間該電介質(zhì)層通過掩模被保護(hù)在多硅化物層之上，以改進(jìn)附著力。另一例子中，U.S.Pat.No.5,946,566提出通過沉積具有波狀或起伏表面的多晶硅，即半球顆粒(“HSG”)多晶硅或酸處理的多晶硅，改進(jìn)金屬硅化物與多晶硅層之間的附著力。與這些方法相關(guān)的缺陷包括增加的成本及工藝的復(fù)雜性。而且，多硅化物的封裝要求對隔離襯致密化條件非常嚴(yán)格的控制，例如，要保持在爐管中特別控制的氧化環(huán)境，以便保持封裝的整體性。
本發(fā)明的概述這里所透露的是用于生產(chǎn)半導(dǎo)體器件的非氧化隔離襯致密化方法，半導(dǎo)體器件包括但不限于MOSFET器件，諸如具有非易失存儲器性能的全集成互補(bǔ)金屬氧化物半導(dǎo)體(“CMOS”)器件。所透露的方法最好在半導(dǎo)體制造期間實(shí)現(xiàn)，以便提供低成本而強(qiáng)健的工藝過程，用于形成在隔離襯氧化物致密化步驟期間受到很少或基本上沒有附著力缺失的多硅化物。所透露的方法通過免除對附加的處理步驟的需要，諸如金屬硅化物封裝或多硅化物表面處理，還使得能夠以比傳統(tǒng)方法降低的工藝復(fù)雜性形成優(yōu)良的多硅化物附著力特性。所透露的方法進(jìn)而簡化了隔離襯氧化物致密化步驟和工藝序列，這是由于在隔離襯致密化期間，在非易失存儲器堆結(jié)構(gòu)，非存儲器控制柵堆結(jié)構(gòu)及源極/漏極區(qū)上沒有熱氧化物生長，免除了該步驟期間對管理熱氧化生長的需要。進(jìn)而，所透露的非氧化方法可用來實(shí)現(xiàn)MOSFET隔離襯氧化物致密化，同時最小化了或基本上防止了由于致密化步驟期間暴露的硅表面氧化所致偏離點(diǎn)位氧化生長損失。
通過在MOSFET隔離襯致密化步驟采用非氧化類，所透露的方法，在沒有對MOSFET晶體管性能的有害的作用之下，驚人地免除了對金屬硅化物頂部封裝層所添加的復(fù)雜性的需要，以及對傳統(tǒng)的MOSFET制造方法的實(shí)踐中采用的隔離襯致密化受控氧化條件的需要。本制造方法與已被接受的MOSFET隔離襯致密化方法相反，后者采用了氧化隔離襯，以便例如在沉積多晶硅金屬電介質(zhì)層之前，在隔離襯致密化期間，在源極和漏極區(qū)生長二氧化硅薄層。
于是，在一實(shí)施例中，所透露的方法可被實(shí)施，以便最小化或基本上消除不希望有的氧化產(chǎn)物(例如，鎢基多硅化物層上的WxSiyOz)的生長，這種生長認(rèn)為結(jié)果是多硅化物附著力的缺失，并在非氧化環(huán)境中實(shí)現(xiàn)MOSFET隔離襯致密化消除了對封裝方法的需要，以防止多硅化物附著力缺失。進(jìn)而，所透露的方法使得隔離襯蝕刻步驟基本上完全允許或與微加載效果無關(guān)，即在隔離襯蝕刻步驟期間多硅化物層的頂部被除去的防反射層的量的差。就此而言，所透露的方法可成功地在這樣的條件下實(shí)施，即隔離襯氧化物蝕刻期間基本上沒有除去防反射層到在隔離襯氧化物蝕刻期間完全除去防反射層(例如，只余留有少量單層防反射層)的范圍。這一特性十分有利地降低了成本及隔離襯氧化物蝕刻步驟的復(fù)雜性。
所透露的方法可進(jìn)而有利地在低成本方式下實(shí)現(xiàn)，以便在現(xiàn)有的MOSFET制造單元中產(chǎn)生高成品率及高可靠性的多硅化物層。就此而言，所透露的方法可以這樣實(shí)現(xiàn)，使得通過使用現(xiàn)有的用于金屬硅化物的濺涂沉積的物理氣相淀積(“PVD”)設(shè)備，例如通過對現(xiàn)有的PVD設(shè)備添加濺涂腔體而降低必要的資金投資。通過使用快速熱處理(“RTP”)方法，例如低DT(例如，所在溫度的時間)，而不是傳統(tǒng)的隔離襯致密化方法中采用的慢速受控爐管氧化煅燒方法，可以實(shí)現(xiàn)附加成本的節(jié)省。使用所透露的方法，通過對防反射層(“ARL”)的沉積采用等離子體強(qiáng)化化學(xué)氣相淀積(“PECVD”)，而不是使用較高成本的ARL旋轉(zhuǎn)沉積，可進(jìn)而實(shí)現(xiàn)成本優(yōu)點(diǎn)。
在一個方面，這里所透露的是一種至少部分地圍繞多硅化物結(jié)構(gòu)致密化隔離襯氧化物的方法。該方法包括在非氧化環(huán)境中致密化結(jié)構(gòu)的氧化。
在另一方面，這里的透露的是在襯底上形成半導(dǎo)體結(jié)構(gòu)的一種方法。該方法可包括形成具有至少一個多晶硅層和至少一個金屬硅化物層的多硅化物結(jié)構(gòu)，在多硅化物結(jié)構(gòu)上形成隔離襯氧化物以便至少部分地圍繞多硅化物結(jié)構(gòu)，并在非氧化環(huán)境中致密化該隔離襯氧化物以形成半導(dǎo)體結(jié)構(gòu)。
在另一方面，這里所透露的是在硅襯底上，形成集成半導(dǎo)體器件的非易失存儲器堆結(jié)構(gòu)和非存儲器控制柵堆結(jié)構(gòu)的方法。該方法可包括在有效非易失存儲器臺面區(qū)和硅襯底的有效非存儲器臺面區(qū)之間在硅襯底上形成電介質(zhì)隔離區(qū)域，在有效非易失存儲器臺面以上的硅襯底上形成存儲器單元氧化物層，在有效非易失存儲器臺面區(qū)之上的存儲器單元氧化物層上形成摻雜浮動?xùn)哦嗑Ч鑼?，在有效非易失存儲器臺面區(qū)之上的摻雜浮動?xùn)哦嗑Ч鑼由闲纬苫ゾ?inter-poly)氧化物層，在有效非存儲器臺面區(qū)之上硅襯底上形成薄柵氧化物層，在有效非易失存儲器臺面區(qū)的薄柵氧化物上及有效非存儲器臺面區(qū)的共聚氧化物層上形成摻雜控制柵多晶硅層，在有效非易失存儲器臺面區(qū)之上的摻雜控制柵多晶硅層上形成難熔金屬硅化物層，以便在有效非易失存儲器臺面區(qū)之上形成所述非易失存儲器堆結(jié)構(gòu)，以及在有效非易失存儲器臺面區(qū)之上的硅襯底中形成非易失存儲器堆結(jié)構(gòu)的重?fù)诫s非易失存儲器源極/漏極區(qū)域。該方法還可包括在有效非存儲器臺面區(qū)之上的摻雜控制柵多晶硅層上形成難熔金屬硅化物層，以便在有效非存儲器臺面區(qū)上形成所述非存儲器控制柵堆結(jié)構(gòu)，以及在有效非存儲器臺面區(qū)之上的硅襯底中形成非存儲器控制柵堆結(jié)構(gòu)的輕度摻雜非存儲器源極/漏極區(qū)域。該方法還可包括在非易失存儲器堆和非存儲器控制柵堆結(jié)構(gòu)的每一個上形成隔離襯氧化物側(cè)層，在非氧化物環(huán)境中致密化隔離襯氧化物側(cè)層；以及在輕度摻雜非存儲器源極/漏極區(qū)域之上的硅襯底中形成非存儲器控制柵堆結(jié)構(gòu)的重度摻雜非存儲器源極/漏極區(qū)域。
在另一方面，這里所透露的方法是用于把鎢多硅化物沉積法集成到現(xiàn)有的CMOS制造設(shè)備中的相對低成本的和高生產(chǎn)率的方法。在一個實(shí)施例中，該方法可組合鎢多硅化物層的物理氣相淀積(“PVD”)或?yàn)R涂沉積，氮氧化硅防反射層(“ARL”)的等離子體強(qiáng)化化學(xué)氣相淀積(“PECVD”)，以及在存在非氧化類(例如氮)中快速熱處理器隔離襯致密化，以便生產(chǎn)有良好附著力特性的非封裝多硅化物層。本實(shí)施例中，可有利地采用非氧化的氮環(huán)境中的RTP，以實(shí)現(xiàn)無需封裝方法的隔離襯致密化，防止多硅化物附著力損失。
在另一方面，所透露的方法是在具有嵌入的模擬部分和非易失存儲器部分的全集成的CMOS器件中制造鎢多硅化物互連層。在一個示例實(shí)施例中，該方法可包括首先例如通過低壓化學(xué)氣相淀積(“LPCVD”)法沉積一層非晶形硅，然后例如通過離子注入法對沉積層摻雜，然后通過例如使用RTP煅燒摻雜和摻雜層，活化摻雜劑并降低損壞。然后該方法可包括在氮環(huán)境中通過例如使用PVD及隨之的硅化鎢層的RTP，在摻雜的無晶形硅上沉積硅化鎢層，以便形成鎢基多硅化物層。然后該方法可包括使用例如PECVD沉積向鎢基多硅化物結(jié)構(gòu)沉積富氮氧化硅層，作為用于成模工藝的多硅化物ARL。例如通過使用光刻法對鎢基多硅化物結(jié)構(gòu)成模，隨之通過反應(yīng)離子蝕刻(“RIE”)工藝，制造非易失存儲器和控制柵多硅化物堆結(jié)構(gòu)，并然后例如在爐管內(nèi)在非易失存儲器和控制柵多硅化物堆的側(cè)壁上生長薄氧化物。然后可對源極和漏極區(qū)進(jìn)行n-摻雜和/或p-摻雜，以提供所需的功能。然后該方法可包括例如使用PECVD原硅酸四乙酯(“TEOS”)沉積法沉積氧化物隔離襯層。然后例如使用RIE從多硅化物的頂部并從源極和漏極區(qū)可除去并過蝕刻隔離襯層。然后使用RTP和非氧化環(huán)境可完成隔離襯和鎢基多硅化物結(jié)構(gòu)的致密化，以便防止多硅化物氧化誘發(fā)的脫落。
附圖的簡要說明

圖1是根據(jù)這里所透露的一個實(shí)施例的半導(dǎo)體襯底簡化局部剖視圖，具有在其上形成的電介質(zhì)隔離區(qū)域。
圖2是根據(jù)這里所透露的一個實(shí)施例的圖1的半導(dǎo)體襯底簡化局部剖視圖，具有并在其上形成的存儲器單元氧化物層。
圖3是根據(jù)這里所透露的一個實(shí)施例的圖2的半導(dǎo)體襯底簡化局部剖視圖，示出已從襯底的非存儲器臺面區(qū)除去的存儲器單元氧化物和摻雜浮動?xùn)哦嗑Ч鑼?；并還示出在襯底的非易失存儲器臺面區(qū)形成的存儲器單元氧化物層，摻雜浮動?xùn)哦嗑Ч鑼印?br> 圖4是根據(jù)這里所透露的一個實(shí)施例的圖3的半導(dǎo)體襯底簡化局部剖視圖，具有在其上形成的控制柵多晶硅層，硅化鎢層，和防反射層。
圖5A是根據(jù)這里所透露的一個實(shí)施例的圖4的半導(dǎo)體襯底簡化局部剖視圖，在成模，蝕刻和源極/漏極重度摻雜后形成非易失存儲器堆。
圖5B是根據(jù)這里所透露的一個實(shí)施例的圖5A的半導(dǎo)體襯底簡化局部剖視圖，在成模和蝕刻后形成非存儲器控制柵堆。
圖5C是根據(jù)這里所透露的一個實(shí)施例的圖5B的半導(dǎo)體襯底簡化局部剖視圖，這是在成模，蝕刻并在非易失存儲器堆和非存儲器控制柵堆的側(cè)面生長薄氧化物后的狀態(tài)。
圖5D是根據(jù)這里所透露的一個實(shí)施例的圖5C的半導(dǎo)體襯底簡化局部剖視圖，這是在非存儲器控制柵堆的源極/漏極輕度摻雜后的狀態(tài)。
圖6是根據(jù)這里所透露的一個實(shí)施例的圖5的半導(dǎo)體襯底簡化局部剖視圖，這是在沉積隔離襯氧化物后的狀態(tài)。
圖7A是根據(jù)這里所透露的一個實(shí)施例的圖6的半導(dǎo)體襯底簡化局部剖視圖，這是在隔離襯氧化物蝕刻及非氧化隔離襯致密化后的狀態(tài)。
圖7B是根據(jù)這里所透露的一個實(shí)施例的圖7A的半導(dǎo)體襯底簡化局部剖視圖，這是在非存儲器臺面區(qū)的源極/漏極重度摻雜后的狀態(tài)。
示例性實(shí)施例的說明所透露的方法可用于制造采用多硅化物層、并在其制造期間采用隨后的隔離襯致密化步驟的任何半導(dǎo)體器件。這種半導(dǎo)體器件的例子包括，但不限于，MOSFET器件，諸如存儲器器件，微處理器，邏輯器件等等。存儲器器件的例子包括，但不限于，ROM器件，DRAM器件，SRAM器件等等。非易失存儲器器件具體的例子包括，但不限于，EPROM器件，EEPROM器件，一次性可編程(“OTP”)器件等等。使用所透露的方法，可使用在基本上無氧化類環(huán)境中進(jìn)行的隔離襯致密化步，制造高產(chǎn)并可靠的MOSFET器件。
圖1-7示出所透露的方法的一個示例性實(shí)施例，該方法可用于生產(chǎn)具有在襯底上嵌入的非易失存儲器的MOSFET器件。至于這里的“襯底”可以是任何半導(dǎo)體襯底，包括但不限于諸如硅或GaAs半導(dǎo)體圓晶襯底。就此而言，襯底可以包括半導(dǎo)體圓晶片，或具有在圓晶片上形成的一個或多個工藝層的半導(dǎo)體圓晶片。雖然圖1-7的工藝是參照在p-型襯底上形成MOSFET器件進(jìn)行說明的，但業(yè)內(nèi)專業(yè)人員應(yīng)當(dāng)理解，硅襯底100也可以是n-型襯底，且處理步驟(例如注入，摻雜劑類型等)可據(jù)此進(jìn)行調(diào)節(jié)，以便在其上形成MOSFET器件。
圖1示出在半導(dǎo)體器件101的p-型硅襯底100上形成的電介質(zhì)隔離區(qū)域102。在一個實(shí)施例中，硅襯底100具有大約100的結(jié)晶方向，雖然方向值也是可能的。例如可使用傳統(tǒng)的選擇性局部硅氧化(“LOCOS”)工藝在襯底100上形成電介質(zhì)區(qū)域102。就此來說，通過LOCOS工藝形成電介質(zhì)隔離區(qū)域102可以這樣實(shí)現(xiàn)，例如通過掩蔽硅襯底100的有效臺面區(qū)104和106并氧化襯底100的暴露區(qū)102，以便在襯底100的表面和內(nèi)部生長熱氧化物102，其結(jié)果形成由有效臺面區(qū)域104和106圍繞的凹陷的二氧化硅電介質(zhì)隔離區(qū)域102。如圖1所示，電介質(zhì)隔離區(qū)域102把有效非易失存儲器臺面區(qū)104與有效非存儲器臺面區(qū)106分開。就本透露最好應(yīng)當(dāng)理解，所透露的方法不限于特定的LOCOS工藝，并可以與特定的隔離區(qū)域特性無關(guān)地實(shí)現(xiàn)。而且，隔離區(qū)域102無需通過LOCOS工藝形成，而是可以通過腔體任何適當(dāng)?shù)母綦x工藝形成。例如，可以采用業(yè)內(nèi)專業(yè)人員所知道的淺溝道隔離(“STI”)工藝。
為了易于說明，示例性的有效臺面區(qū)104表示為用于形成器件101的存儲器部分，示例性的有效臺面區(qū)106表示為用于形成器件101的非存儲器部分。然而，業(yè)內(nèi)專業(yè)人員就此透露最好應(yīng)當(dāng)理解，存儲器部分和非存儲器部分都不是必須要出現(xiàn)的，且所透露的方法的好處在制造包括只有存儲器部分、只有非存儲器部分等的任何MOSFET器件中可以認(rèn)識到。還應(yīng)當(dāng)理解到，使用所透露的方法可以制造范圍廣泛的各種不同類型的MOS器件，包括但不限于CMOS器件，BiCMOS器件，NMOS器件，PMOS器件等等。對此，應(yīng)當(dāng)理解，具有相反溝道電導(dǎo)率類型控制柵結(jié)構(gòu)可以出現(xiàn)在同一器件上，以實(shí)現(xiàn)CMOS晶體管邏輯。例如，為了在圖1-7的示例性實(shí)施例的器件中實(shí)現(xiàn)CMOS，p-溝道晶體管(未示出)也可以出現(xiàn)在器件101上，并通過使用在p-型襯底100中n-井注入形成。應(yīng)當(dāng)理解，在某些實(shí)施例中在給定的器件上可能出現(xiàn)其它的結(jié)構(gòu)，例如包含聚乙烯到聚乙烯電容器，聚乙烯到襯底電容器和電阻器的嵌入的模擬電路。而且應(yīng)當(dāng)理解，在其它實(shí)施例中，MOSFET控制柵結(jié)構(gòu)可能出現(xiàn)在給定的器件上，以形成業(yè)內(nèi)所知的各種其它功能，例如作為嵌入的模擬電容器電路等等。
如圖2所示，存儲器單元氧化物層108可通過對有效臺面區(qū)104和106的硅熱氧化形成。存儲器單元氧化物層108可以是任何適當(dāng)?shù)暮穸?，然而在一個實(shí)施例中生長到從100到350埃的厚度，雖然其它厚度也是可能的。
再次參見圖2，然后可以使用例如傳統(tǒng)的熱LPCVD方法沉積第一非晶形硅層，作為覆蓋襯底100表面的覆蓋層。雖然可以采用任何適當(dāng)?shù)某练e溫度和層厚度，但在一個實(shí)施例中，大約500℃與550℃之間的沉積溫度可用于形成厚度大約1500埃與大約2500埃之間非晶形硅層。然后，可使用磷或其它適當(dāng)?shù)膿诫s劑對非晶形硅層摻雜。在一個示例性實(shí)施例中，對非晶形硅層可以使用任何適當(dāng)?shù)姆椒ㄟM(jìn)行磷摻雜，例如離子注入或在POCI3浸漬，然后通過適當(dāng)條件下的摻雜劑再分布和結(jié)晶煅燒以形成第一摻雜浮動?xùn)哦嗑Ч鑼?10，例如在大約850℃到大約950℃之間的溫度使用RTP，時間周期從大約10秒到大約20秒，在氮環(huán)境中。另外，浮動?xùn)哦嗑Ч鑼?10可以直接作為多晶硅被沉積，例如，通過升高的溫度下熱解硅烷然后摻雜的那種傳統(tǒng)的工藝，或者在另外替代的實(shí)施例中作為摻雜的多晶硅直接被沉積。
然后，可對浮動?xùn)哦嗑Ч鑼?10制模，例如使用傳統(tǒng)的光刻技術(shù)掩蓋有效臺面區(qū)104的非易失存儲器部分。傳統(tǒng)的反應(yīng)離子蝕刻(“RIE”)或其它適當(dāng)?shù)娜コ椒捎脕碓跊]有光刻膠模式之處去除第一摻雜多晶硅層110，其結(jié)果是去除覆蓋非存儲器區(qū)域106的摻雜多晶硅層110，同時留下覆蓋非易失存儲器區(qū)域104的第一摻雜多晶硅層110的覆蓋層。
在浮動?xùn)哦嗑Ч鑼?10被制模蝕刻之后，例如可使用傳統(tǒng)的熱CVD方法沉積氧化物-氮化物-氧化物(“ONO”)互聚(inter-poly)氧化物層112，并可使用傳統(tǒng)的技術(shù)對其制模。然后，可以使用傳統(tǒng)的RIE或其它適當(dāng)?shù)娜コ椒ǎ瑥姆谴鎯ζ饔行_面區(qū)106去除ONO層112。當(dāng)使用傳統(tǒng)RIE方法時，在沒有光刻膠模式之處ONO層112被去除。如圖3所示，在從非存儲器有效臺面106去除之后，ONO層112保留在非易失存儲器區(qū)域104中。雖然，以上是對于形成如圖3所示結(jié)構(gòu)描述示例性實(shí)施例的，但應(yīng)當(dāng)理解，可以采用適當(dāng)?shù)奶娲姆椒ā?br> 然后，可以按U.S.Pat.No.6,190,793所述沉積薄柵氧化物層114，該文獻(xiàn)在此結(jié)合以資對比。在一實(shí)施例中，可通過與有效非存儲器臺面區(qū)106的硅的氧化反應(yīng)熱生長柵氧化物114，其厚度有大約從80埃到大約130埃，但其它厚度也可。
然后可使用傳統(tǒng)的熱CVD或其它適當(dāng)?shù)姆椒ǎ诎雽?dǎo)體器件101的表面上覆蓋沉積用于非存儲器和非易失存儲器部分的控制柵的第二非晶形硅層，并在一實(shí)施例中，可通過熱CVD沉積達(dá)到厚度大約1500埃到大約2500埃，但其它厚度也可。在沉積之后，例如可以使用離子注入法，以磷或其它適當(dāng)?shù)膿诫s劑對第二非晶形硅層摻雜。進(jìn)行適當(dāng)條件下的摻雜劑再分布和結(jié)晶煅燒，以形成摻雜的控制柵多晶硅層116，例如在氮環(huán)境中使用RTP在大約850℃到大約950℃之間的溫度，時間周期從大約10秒到大約20秒。煅燒之后，對摻雜的控制柵多晶硅層116表面進(jìn)行化學(xué)清洗，使用氫氟酸(HF)，標(biāo)準(zhǔn)的清洗劑1(“SC1”)(氫氧化銨，過氧化氫和水)以及標(biāo)準(zhǔn)清洗劑2(“SC2”)(鹽酸，過氧化氫和水)。如同第一摻雜浮動?xùn)哦嗑Ч鑼?10那樣，第二摻雜的控制柵多晶硅層116可另外通過直接沉積多晶硅并然后摻雜形成，或可以作為摻雜的多晶硅直接沉積。
然后，使用任何適當(dāng)?shù)某练e方法可以在控制柵多晶硅層116的表面上沉積金屬硅化物(例如硅化鎢或其它難熔金屬硅化物)層118。在一實(shí)施例中，硅化鎢層118可在氬環(huán)境中以大約1500瓦特到大約2500瓦特的DC偏壓被濺射淀積。雖然在一實(shí)施例中噴濺靶組成可具有從大約2.5到大約2.9硅原子對一個鎢原子的原子比，但可采用任何的噴濺靶。硅化鎢層118可沉積到任何適當(dāng)?shù)暮穸龋緦?shí)施例中是大約500埃到大約2000埃的厚度，以及另外為1500埃厚度，但其它厚度也可。進(jìn)行結(jié)晶煅燒可使用RTP在氮環(huán)境中以峰值溫度大約800℃到大約1100℃，另外從大約800℃到大約1000℃，并進(jìn)而另外從大約950℃到大約1050℃，時間周期為大約30秒到大約50秒，但可采用任何其它適當(dāng)?shù)臏囟龋瑫r間或它們的組合。應(yīng)當(dāng)理解，金屬硅化物層118的形成，可另外通過向控制柵多晶硅層116沉積難熔金屬，然后在適當(dāng)?shù)臏囟认蚂褵纬山饘俟杌铩?br> 然后，可使用例如PECVD反應(yīng)器或其它適當(dāng)方法覆蓋沉積無機(jī)防反射層(“ARL”)120。防反射層120可包括厚度適于起到防反射功能層的任何無機(jī)材料，包括但不限于富氮氧化硅層，沉積到厚度大約200埃到大約400埃，另外從大約300埃到大約400埃，并進(jìn)而另外從大約200埃到大約300埃，但其它材料和/或?qū)雍褚部?。在一?shí)施例中，對于防反射層120的光學(xué)常數(shù)，復(fù)指數(shù)折射值為大約2.50-0.50i到大約2.60-0.55i，但其它適當(dāng)?shù)墓鈱W(xué)常數(shù)值也可。圖4示出沉積防反射層120后的半導(dǎo)體器件101。
然后，例如首先通過使用傳統(tǒng)的I-線光刻法掩蓋，然后通過使用通常稱為“陣列蝕刻”的多步驟RIE法蝕刻非易失存儲器部分的存儲器堆，可以制成半導(dǎo)體器件101的非易失存儲器部分。可以使用陣列蝕刻把ARL層120，金屬硅化物層118，控制柵多晶硅層116，ONO層112及摻雜浮動?xùn)哦嗑Ч鑼?10蝕刻為自校準(zhǔn)的非易失存儲器堆結(jié)構(gòu)，這可使用業(yè)內(nèi)專業(yè)人員所知的任何適當(dāng)?shù)奈g刻方法。例如，陣列蝕刻可以是單一自校準(zhǔn)蝕刻，這是在對具體被蝕刻的材料調(diào)整或定向的單一工具中使用多步進(jìn)行，或陣列蝕刻可另外使用對于一個或多個分開的被蝕刻的材料，在分開的工具或機(jī)械中進(jìn)行的分開的蝕刻步驟來實(shí)現(xiàn)。在陣列蝕刻之后可進(jìn)行電路定義的離子注入步驟和傳統(tǒng)的硫酸/過氧化氫光刻膠去除步驟，以便形成重度摻雜的源極/漏極區(qū)域126。在所示的示例性實(shí)施例中，例如使用砷離子注入或以任何其它適當(dāng)?shù)腘-型摻雜劑摻雜，可形成p-型襯底100的重度摻雜的N+源極/漏極區(qū)126。所得的非易失存儲器堆的表示為覆蓋圖5A的有非易失存儲器有效臺面區(qū)104。至于所透露的方法的其它離子注入步驟，重度摻雜的源極/漏極區(qū)域126另外可以是P+摻雜區(qū)域，這可能是這里所述的一定摻雜方案需要的，例如CMOS，PMOS等。
在制成半導(dǎo)體器件101的非易失存儲器部分之后，下一步可以制造半導(dǎo)體器件101非存儲器部分。也可以使用I-線光刻方法掩蓋非存儲器部分，并使用通常稱為“柵蝕刻”的多硅化物RIE方法蝕刻非存儲器部分的控制柵。傳統(tǒng)的氧灰和硫酸/過氧化氫光刻膠去除過程跟隨柵蝕刻之后進(jìn)行。非存儲器控制柵堆的表示在圖6中示出覆蓋非存儲器有效臺面區(qū)106。
然后，例如在爐管中以氧化溫度大約800℃到大約900℃，或在其它適當(dāng)條件下，可生長薄氧化物層140以覆蓋非易失存儲器堆和非存儲器控制柵多硅化物堆的側(cè)壁。在一實(shí)施例中，薄氧化物層140可生長到大約50埃到大約100埃厚度，但其它厚度也可。如同5C所示，在這步驟期間基本上沒有薄氧化物生長在防反射層120上。這步驟期間，保留在各有效臺面區(qū)106和104表面的柵氧化物層114和108的厚度在薄氧化物層140生長期間基本上沒有變化。在所示的示例性實(shí)施例中，在薄氧化物140的生長之后以光刻膠掩蓋半導(dǎo)體器件101區(qū)，然后以N和/或P摻雜劑對半導(dǎo)體器件101暴露的表面摻雜，以提供所需的功能。例如，如同5D所示，例如使用注入磷等N-型摻雜劑離子注入，或以其它任何適當(dāng)?shù)腘-型摻雜劑摻雜，可在p-型襯底100中形成非存儲器有效臺面區(qū)106的輕度摻雜的N-源極/漏極122。雖然沒有示出，但應(yīng)當(dāng)理解，在CMOS器件實(shí)施例中，使用例如諸如二氟化硼這樣的P-型摻雜劑的離子注入，通過在P-型襯底100的N-井區(qū)中形成的輕度摻雜的P-源極/漏極區(qū)域，可形成互補(bǔ)晶體管。也可以是采用具有P-井的n-型襯底的CMOS實(shí)施例，每一具有摻雜的源極/漏極區(qū)域以實(shí)現(xiàn)適當(dāng)?shù)墓δ?。而且，至于CMOS器件制造，應(yīng)當(dāng)理解的是，N和P摻雜劑注入順序的進(jìn)行，可以N或P摻雜劑任何之一首先進(jìn)行注入。
在形成輕度摻雜的源極/漏極122之后，如同6所示可在半導(dǎo)體器件101上形成隔離襯氧化物124?？赏ㄟ^任何適當(dāng)?shù)姆椒?，例如在PECVD反應(yīng)器中使用TEOS作為前體而氧作為氧化劑，形成隔離襯氧化物124。在一實(shí)施例中，隔離襯氧化物124可被沉積到大約1200埃到大約2000埃的厚度，另外是從大約1200埃到大約1600，并進(jìn)而從大約1400埃單打大約1600埃，但除了這一范圍隔離襯氧化物124也可形成其它任何適當(dāng)?shù)暮穸取?br> 在沉積了隔離襯氧化物124之后，可進(jìn)行RIE覆蓋層蝕刻或其它適當(dāng)?shù)娜コ椒ǎ员銖姆且资Т鎯ζ饔行_面區(qū)104和非存儲器有效臺面區(qū)106去除隔離襯氧化物，留下隔離襯氧化物側(cè)面層132。在一實(shí)施例中，可使用標(biāo)準(zhǔn)氧化物蝕刻工具進(jìn)行傳統(tǒng)的CF4/CHF3氧化物蝕刻。本實(shí)施例中，當(dāng)氧化物從有效區(qū)104和106去除時蝕刻結(jié)束，然后通過過蝕刻(例如大約25百分比的過蝕刻)，結(jié)果得到如圖7A所示暴露的源極和漏極區(qū)122和126。在圖7A中可見，還進(jìn)行RIE覆蓋層蝕刻以去除結(jié)果氧化物層124的材料，并選擇地從非易失存儲器堆和非存儲器控制柵堆的上表面130去除ARL層120的材料，例如使所有或部分的層118暴露。就此來說，應(yīng)當(dāng)理解，層118的上表面由于層120的整個去除而可以完全暴露，或?qū)?20的所有部分可以保留(例如在隔離襯氧化物蝕刻后層120的厚度可以在大約0到基本上沒有蝕刻的原來厚度范圍)，且在非易失存儲器堆和非存儲器控制柵堆的上表面130上各處，層120任何保留的部分厚度可以有變化。
隔離襯的蝕刻之后，在非氧化環(huán)境中對隔離襯氧化物層132進(jìn)行致密化，而沒有對非易失存儲器堆和非存儲器控制柵堆的上表面130的封裝。使用所透露的方法，可以在存在對其所需的條件下，任何適于實(shí)現(xiàn)隔離襯氧化物致密化的非氧化環(huán)境類或它們的組合中實(shí)現(xiàn)隔離襯致密化。在一實(shí)施例中，術(shù)語“致密化”可用來表述隔離襯氧化物側(cè)層132在這樣的條件下暴露，這些條件包括溫度和時間，足以通過增加存在于沉積的氧化物中Si-O粘合劑的數(shù)量使隔離襯氧化物側(cè)層132中的氧化物材料(例如，那種TEOS-沉積氧化物起初松散結(jié)合的分子結(jié)構(gòu))致密化。因?yàn)槭窃诜茄趸h(huán)境中進(jìn)行致密化，在非存儲器有效臺面區(qū)106和非易失存儲器有效臺面區(qū)104暴露的表面中，基本上沒有傳統(tǒng)隔離襯致密化方法情形下的氧化物生長。
適用于隔離襯致密化的非氧化類的例子包括但不限于氮，氬，氦，氘及其組合(例如氮/氬混合物)等?？墒褂萌魏芜m當(dāng)?shù)姆椒?，暴露隔離襯氧化物側(cè)層132，提高足夠致密化的溫度，進(jìn)行隔離襯氧化物致密化。在一實(shí)施例中，按以下條件進(jìn)行隔離襯氧化物的致密化，即在氮環(huán)境中使用RTP，溫度從大約850℃到大約1050℃，另外從大約900℃到大約1050℃，進(jìn)而從大約850℃到大約950℃，并進(jìn)而從大約900℃到大約950℃，時間周期從大約10秒到大約30秒，另外從大約15秒到大約30秒，但任何其它溫度、時間或其組合也可采用。另外，可在標(biāo)準(zhǔn)的爐管非氧化環(huán)境中(例如氮，氬，氦，氘及其組合)進(jìn)行致密化，或在另一實(shí)施例中，可以在修改的RTP在真空下進(jìn)行。
隔離襯致密化之后，如圖7B所示，可在非存儲器有效臺面區(qū)106形成重度摻雜源極/漏極區(qū)域142。在所示的示例性實(shí)施例中，例如使用砷離子注入或以任何其它適當(dāng)?shù)腘-型摻雜劑摻雜，可形成重度摻雜的N+源極/漏極區(qū)142。至于所透露的方法其它離子注入標(biāo)準(zhǔn)，通過這里所述一定的摻雜方案，例如CMOS，PMOS等，按可能的需要重度摻雜源極/漏極區(qū)域142可另外是P+摻雜區(qū)域。因?yàn)楦綦x襯致密化期間在有效臺面區(qū)106暴露的表面基本上沒有氧化物生長，因而可有利地實(shí)現(xiàn)較大的控制過離子注入。
雖然以上描述了所透露的方法一個示例性實(shí)施例，使用了非氧化隔離襯致密化步驟制造嵌入的非易失存儲器部分的CMOS器件，但就本透露的益處應(yīng)當(dāng)理解到，所透露的方法的益處可在制造任何具有一個或多個導(dǎo)電的多硅化物結(jié)構(gòu)的半導(dǎo)體器件中實(shí)現(xiàn)，以及該方法可在一個或多個MOSFET隔離襯致密化步驟條件下進(jìn)行，包括但不限于其它類型，即CMOS器件，BiCMOS器件，NMOS器件，PMOS器件等等。此外應(yīng)當(dāng)理解，制造步驟和數(shù)目和類型可以變化，并如以上示例性實(shí)施例所透露，可使用較少的，附加的，和/或可替代的工藝步驟(包括可選擇的處理條件)，實(shí)現(xiàn)所透露的非氧化隔離襯致密化方法的益處。
于是，例如雖然已經(jīng)圖示并表述了具體的示例性實(shí)施例，但應(yīng)當(dāng)理解，MOSFET器件的源極/漏極區(qū)域122和/或126按需要可以是N摻雜的或P摻雜的，以實(shí)現(xiàn)半導(dǎo)體器件101所需的一種功能或多種功能。就此來說，在各柵結(jié)構(gòu)中源極/漏極區(qū)域122和/或126可以使用不同于出現(xiàn)在襯底100中的雜質(zhì)類型的雜質(zhì)類型摻雜。例如使用所透露的方法P溝道和N溝道器件都可以制造，并因而源極/漏極區(qū)域122和/或126可以是P摻雜或N摻雜。另外，如同在CMOS制造中那樣，P溝道和N溝道器件都可以出現(xiàn)在半導(dǎo)體器件100的同一半導(dǎo)體襯底100上。于是應(yīng)當(dāng)理解，所透露的工藝可用來制造任何MOSFET類型器件，其中多硅化物可被采用或出現(xiàn)在包括但不限于NMOS，PMOS，CMOS，BiMOS等等。
在一實(shí)施例中，可采用可選的附加熱處理以便降低金屬硅化物(例如硅化鎢層)的薄膜電阻到所需的值，在一實(shí)施例中，降低到從大約6.5ohms/平方到9.0ohms/平方。例如，為此目的可采用RTP步驟的組合，包括用于諸如等離子體沉積絕緣氧化物層的致密化等其它目的所進(jìn)行的RTP步驟。就本透露的益處來說，業(yè)內(nèi)專業(yè)人員應(yīng)當(dāng)理解，應(yīng)當(dāng)對這些RTP步驟的順序或組合進(jìn)行管理，以避免形成使用干蝕刻法難以蝕刻的顆粒結(jié)構(gòu)，結(jié)晶結(jié)構(gòu)和/或stochiometry。進(jìn)而應(yīng)當(dāng)理解，應(yīng)當(dāng)管理這些步驟的順序或組合，以便減少磷從下層多晶硅向硅化鎢層的遷移，這種遷移可能對控制柵的功能特性有負(fù)面影響。
在另一實(shí)施例中，鎢多硅化物工藝可在現(xiàn)有的CMOS制造設(shè)備中按以下方式實(shí)現(xiàn)?？上颥F(xiàn)有的群集工具(例如，Applied MaterialsENDURA平臺)添加PVD硅化鎢腔體。這種腔體可使用單硅化鎢靶，帶有與用于沉積層所需的比率一致的特定的Si∶W比率，例如從大約2.51∶1到2.9∶1。這種靶的一個例子是使用粉末冶金并使用例如HotIso-Static Press(“HIP”熱等靜壓)和熱壓方法制造的。在一示例性實(shí)施例中，這種靶是從HIP方法制造的，使達(dá)到100％標(biāo)稱密度，并在中心靶形內(nèi)有一種結(jié)構(gòu)，這是一般顆粒尺寸大約50微米的硅化鎢晶體顆粒和硅顆粒的矩陣。應(yīng)當(dāng)理解，硅化鎢腔體和硅化鎢靶的以上描述只是示例性的，且所透露的方法可通過其它類型硅化鎢沉積設(shè)備和/或方法采用，包括這里在別處所述的類型和方法。
于是，雖然本發(fā)明可適用于各種改型和替代的形式，而特定的實(shí)施例這里是以示例的方式展示和說明的。然而，應(yīng)當(dāng)理解，本發(fā)明不是要限制為所透露的特定形式。而是本發(fā)明將函蓋屬于如所附權(quán)利要求定義的本發(fā)明的精神和范圍的改型、等價物和可選形式。此外，所透露的方法和結(jié)構(gòu)的不同方面可按各種組合和/或獨(dú)立地使用。這樣，本發(fā)明不限于這里所示的那些組合，而是可包括其它組合。
權(quán)利要求
1.對至少部分圍繞多硅化物結(jié)構(gòu)的隔離襯氧化物致密化的方法，所述方法包括在非氧化環(huán)境中致密化所述隔離襯氧化物。
2.權(quán)利要求1的方法，其中所述方法包括把所述隔離襯氧化物暴露在氧化物致密化溫度達(dá)到一時間周期，以便有效致密化所述隔離襯氧化物。
3.權(quán)利要求2的方法，其中所述非氧化環(huán)境包括真空。
4.權(quán)利要求2的方法，其中所述非氧化環(huán)境包括非氧化氣體。
5.權(quán)利要求4的方法，其中所述非氧化氣體包括氮?dú)?、氬氣、氦氣、氘氣或它們的組合至少之一。
6.權(quán)利要求5的方法，其中所述非氧化氣體包括氮?dú)狻?br> 7.權(quán)利要求5的方法，其中在所述隔離襯氧化物所述致密化期間，所述多硅化物結(jié)構(gòu)的表面暴露在所述非氧化環(huán)境。
8.權(quán)利要求5的方法，其中在所述隔離襯氧化物所述致密化期間，所述多硅化物結(jié)構(gòu)至少一部分不是由氧化硅或氮化硅封裝。
9.權(quán)利要求8的方法，其中所述多硅化物包括硅化鎢。
10.權(quán)利要求8的方法，其中所述多硅化物在所述致密化之后基本上沒有受到附著力降低。
11.權(quán)利要求1的方法，其中所述多硅化物結(jié)構(gòu)包括MOSFET半導(dǎo)體器件的一部分。
12.權(quán)利要求11的方法，其中所述多硅化物結(jié)構(gòu)包括CMOS半導(dǎo)體器件的一部分。
13.權(quán)利要求11的方法，其中所述多硅化物結(jié)構(gòu)包括非易失存儲器多硅化物結(jié)構(gòu)；其中所述器件還包括非存儲器多硅化物結(jié)構(gòu)，該結(jié)構(gòu)具有至少部分圍繞所述非存儲器多硅化物結(jié)構(gòu)的隔離襯氧化物；且其中所述方法還包括在所述非氧化環(huán)境中致密化至少部分圍繞所述非存儲器多硅化物結(jié)構(gòu)的所述隔離襯氧化物，同時致密化至少部分圍繞所述非易失存儲器多硅化物結(jié)構(gòu)的所述隔離襯氧化物。
14.至少部分地使用權(quán)利要求1的方法制造的半導(dǎo)體器件。
15.在襯底上形成半導(dǎo)體結(jié)構(gòu)的方法，包括形成多硅化物結(jié)構(gòu)，該結(jié)構(gòu)包括至少一個多晶硅層和至少一個金屬硅化物層；在所述多晶硅結(jié)構(gòu)上形成隔離襯氧化物，所述隔離襯氧化物至少部分地圍繞所述多硅化物結(jié)構(gòu)形成；以及在非氧化環(huán)境中致密化所述隔離襯氧化物，以形成所述半導(dǎo)體結(jié)構(gòu)。
16.權(quán)利要求14的方法，其中所述多硅化物包括硅化鎢。
17.權(quán)利要求16的方法，其中所述非氧化環(huán)境包括氮?dú)?，且其中所述方法包括致密化所述隔離襯氧化物，這是把所述隔離襯氧化物暴露在氧化物致密化溫度中，達(dá)到在所述氮?dú)庵杏行е旅芑龈綦x襯氧化物的時間周期。
18.權(quán)利要求17的方法，其中在所述隔離襯致密化期間基本上沒有由于暴露的硅表面氧化所致的偏離點(diǎn)位氧化物生長損失。
19.權(quán)利要求17的方法，其中所述氧化物致密化溫度包括從大約850℃和大約1050℃的溫度。
20.權(quán)利要求17的方法，其中所述多硅化物結(jié)構(gòu)包括MOSFET半導(dǎo)體器件的一部分。
21.權(quán)利要求20的方法，其中所述半導(dǎo)體結(jié)構(gòu)包括非存儲器MOSFET控制柵結(jié)構(gòu)；且其中所述方法還包括在半導(dǎo)體襯底上形成柵氧化物，并在所述柵氧化物上形成所述多硅化物，所述柵氧化物和所述多硅化物結(jié)構(gòu)共同形成所述非存儲器控制柵結(jié)構(gòu)。
22.權(quán)利要求20的方法，其中所述半導(dǎo)體結(jié)構(gòu)包括MOSFET非易失存儲器結(jié)構(gòu)；且其中所述方法還包括在半導(dǎo)體結(jié)構(gòu)上形成存儲器氧化物；在所述存儲器氧化物上形成摻雜的浮動?xùn)哦嗑Ч鑼?；在所述摻雜的浮動?xùn)哦嗑Ч鑼由闲纬苫ゾ垩趸飳?；以及在所述互聚氧化物層上形成所述多硅化物結(jié)構(gòu)，所述互聚氧化物層和所述多硅化物結(jié)構(gòu)共同形成所述非存儲器控制柵結(jié)構(gòu)。
23.權(quán)利要求20的方法，其中所述多硅化物結(jié)構(gòu)包括CMOS半導(dǎo)體器件的一部分。
24.權(quán)利要求23的方法，其中所述多硅化物結(jié)構(gòu)包括非易失存儲器多硅化物結(jié)構(gòu)；其中所述器件還包括非存儲器多硅化物結(jié)構(gòu)，該結(jié)構(gòu)具有至少部分圍繞所述非存儲器多硅化物結(jié)構(gòu)的隔離襯氧化物；且其中所述方法還包括在所述非氧化環(huán)境中致密化至少部分圍繞所述非存儲器多硅化物結(jié)構(gòu)的所述隔離襯氧化物，同時致密化至少部分圍繞所述非易失存儲器多硅化物結(jié)構(gòu)的所述隔離襯氧化物。
25.至少部分地使用權(quán)利要求15的方法制造的半導(dǎo)體器件。
26.在硅襯底上形成集成半導(dǎo)體器件的非易失存儲器堆結(jié)構(gòu)和非存儲器控制柵堆結(jié)構(gòu)的方法，所述方法包括在所述硅襯底上形成電介質(zhì)隔離區(qū)域，所述電介質(zhì)隔離區(qū)域在所述硅襯底的有效非易失存儲器臺面區(qū)和有效非存儲器臺面區(qū)之間形成；在所述硅襯底上所述有效非易失存儲器臺面區(qū)之上，形成存儲器單元氧化物層；在所述有效非易失存儲器臺面區(qū)之上的所述存儲器單元氧化物層上，形成摻雜的浮動?xùn)哦嗑Ч鑼樱辉谒鲇行Х且资Т鎯ζ髋_面區(qū)之上的所述摻雜的浮動?xùn)哦嗑Ч鑼由?，形成互聚氧化物層；在所述硅襯底上所述有效非存儲器臺面區(qū)之上形成薄柵氧化物層；在所述有效非存儲器臺面區(qū)的所述薄柵氧化物層上及所述有效非易失存儲器臺面區(qū)的所述互聚氧化物層上，形成摻雜的控制柵多晶硅層；在所述有效非易失存儲器臺面區(qū)之上的所述摻雜的控制柵多晶硅層上形成難熔金屬硅化物層，以便在所述有效非易失存儲器臺面區(qū)之上形成非易失存儲器堆結(jié)構(gòu)；在所述硅襯底中所述有效非易失存儲器臺面區(qū)之上，形成所述非易失存儲器堆結(jié)構(gòu)的重度摻雜的非易失存儲器源極/漏極區(qū)域；在所述有效非存儲器臺面區(qū)之上的所述摻雜的控制柵多晶硅層上形成難熔金屬硅化物層，以便在有效非存儲器臺面區(qū)之上形成非存儲器控制柵堆結(jié)構(gòu)；在所述硅襯底中所述有效非存儲器臺面區(qū)之上形成所述非存儲器控制柵堆結(jié)構(gòu)的輕度摻雜的非存儲器源極/漏極區(qū)域；在所述非易失存儲器堆和所述非存儲器控制柵堆結(jié)構(gòu)的每一個上形成隔離襯氧化物側(cè)層；在非氧化環(huán)境中致密化所述隔離襯氧化物側(cè)層；以及在所述硅襯底中所述輕度摻雜的非存儲器源極/漏極區(qū)域之上，形成所述非存儲器控制柵堆結(jié)構(gòu)的重度摻雜的非存儲器源極/漏極區(qū)域。
27.權(quán)利要求26的方法，其中所述方法包括在所述硅襯底上所述硅襯底的所述有效非易失存儲器臺面區(qū)和所述有效非存儲器臺面區(qū)之間，形成所述電介質(zhì)隔離區(qū)域；然后在所述硅襯底上所述硅襯底的所述有效非易失存儲器臺面區(qū)和所述有效非存儲器臺面區(qū)之上，形成存儲器單元氧化物層；然后在所述存儲器單元氧化物層上形成摻雜的浮動?xùn)哦嗑Ч鑼?；然后從所述有效非存儲器臺面區(qū)去除所述摻雜的浮動?xùn)哦嗑Ч鑼雍退龃鎯ζ鲉卧趸飳樱谒鲇行Х且资Т鎯ζ髋_面區(qū)上留下所述摻雜的浮動?xùn)哦嗑Ч鑼雍退龃鎯ζ鲉卧趸飳?；然后在所述摻雜的浮動?xùn)哦嗑Ч鑼由希退龉枰r底的所述電介質(zhì)隔離區(qū)域及所述有效非存儲器臺面區(qū)之上，形成互聚氧化物層；然后從所述有效非存儲器臺面區(qū)去除所述互聚氧化物層，在所述有效非易失存儲器臺面區(qū)上留下所述摻雜的浮動?xùn)哦嗑Ч鑼雍退龌ゾ垩趸飳?；然后在硅襯底上所述有效非存儲器臺面區(qū)之上形成所述薄柵氧化物層；然后在所述有效非存儲器臺面區(qū)的所述薄柵氧化物上，和所述有效非易失存儲器臺面區(qū)的所述互聚氧化物層上，形成所述摻雜的控制柵多晶硅層；然后在所述摻雜的控制柵多晶硅層上形成所述難熔金屬硅化物層；然后在所述難熔金屬硅化物層上形成防反射層；有選擇地去除所述摻雜的浮動?xùn)哦嗑Ч鑼?，所述互聚氧化物層，所述摻雜的控制柵多晶硅層，所述難熔金屬硅化物層，及所述防反射層的一些區(qū)，以便在所述有效非易失存儲器臺面區(qū)形成所述非易失存儲器堆結(jié)構(gòu)；在硅襯底中所述有效非易失存儲器臺面區(qū)之上，形成所述非易失存儲器堆結(jié)構(gòu)的所述重度摻雜的非易失存儲器源極/漏極區(qū)域；有選擇地去除所述摻雜的控制柵多晶硅層，所述難熔金屬硅化物層及所述防反射層的一些區(qū)，以便在所述有效非存儲器臺面區(qū)之上形成所述非存儲器控制柵堆結(jié)構(gòu)；在所述硅襯底中所述有效非存儲器臺面區(qū)之上，形成所述非存儲器控制柵堆結(jié)構(gòu)的摻雜的非存儲器源極/漏極區(qū)域；在所述非易失存儲器堆的側(cè)壁上和所述非存儲器控制柵堆側(cè)壁上形成薄氧化物層；在所述非易失存儲器堆和所述非存儲器控制柵堆結(jié)構(gòu)的每一個上形成所述隔離襯氧化物側(cè)面層，并去除所述單元存儲器氧化物和所述薄柵氧化物層每一個的至少一部分，其去除方式使得所述重度摻雜的非易失存儲器源極/漏極區(qū)域，所述輕度摻雜的非存儲器源極/漏極區(qū)域，所述非易失存儲器堆防反射層和所述非存儲器控制柵堆防反射層每一個的至少一部分基本上是暴露的；在非氧化環(huán)境中致密化所述隔離襯氧化物側(cè)面層，其中在所述致密化期間，所述重度摻雜的非易失存儲器源極/漏極區(qū)域，所述輕度摻雜的非存儲器源極/漏極區(qū)域，所述非易失存儲器堆防反射層和所述非存儲器控制柵堆的防反射層每一個的至少一部分基本上是暴露的；以及在所述隔離襯致密化之后，在所述硅襯底中所述基本上暴露的輕度摻雜的非存儲器源極/漏極區(qū)域之上，形成所述非存儲器控制柵堆結(jié)構(gòu)的所述重度摻雜的非存儲器源極/漏極區(qū)域。
28.權(quán)利要求26的方法，其中所述難熔金屬硅化物包括硅化鎢，且其中所述非氧化環(huán)境包括氮?dú)狻?br> 29.權(quán)利要求28的方法，其中所述集成電路器件包括CMOS半導(dǎo)體器件。
30.權(quán)利要求29的方法，其中所述集成電路器件包括一次可編程的CMOS存儲器器件。
31.權(quán)利要求30的方法，其中所述硅化鎢通過濺射淀積形成。
32.權(quán)利要求30的方法，其中所述防反射層包括通過等離子體強(qiáng)化化學(xué)氣相淀積法形成的氮氧化硅層。
33.權(quán)利要求30的方法，其中所述薄氧化物層是在所述非易失存儲器堆和所述非存儲器控制柵堆的側(cè)壁上熱生長的，且其中在所述防反射層基本上暴露的表面上基本上沒有熱生長薄氧化物層。
34.權(quán)利要求30的方法，其中通過使用TEOS化學(xué)氣相淀積法沉積隔離襯氧化物層，并然后覆蓋層蝕刻所述隔離襯氧化物以形成所述氧化物側(cè)面層，并從所述非易失存儲器堆防反射層和所述非存儲器控制柵堆防反射層基本上去除所述氧化物層，形成所述隔離襯氧化物側(cè)面層；且其中所述蝕刻還包括過蝕刻，以便從所述重度摻雜的非易失存儲器源極/漏極區(qū)域及所述輕度摻雜的非存儲器源極/漏極區(qū)域的每一個的至少一部分，去除所述單元存儲器氧化物和所述薄柵氧化物層的至少一部分。
35.權(quán)利要求30的方法，其中在所述隔離襯致密化期間，在所述重度摻雜的非易失存儲器源極/漏極區(qū)域及所述輕度摻雜的非存儲器源極/漏極區(qū)域的基本上暴露的表面中基本上沒有氧化物生長。
36.權(quán)利要求28的方法，其中所述隔離襯致密化通過快速熱處理進(jìn)行，在溫度從大約850℃和大約1050℃，達(dá)到有效致密化所述隔離襯氧化物側(cè)面層的時間周期。
37.權(quán)利要求31的方法，其中所述硅化鎢的所述濺射淀積按傳統(tǒng)的CMOS制造法實(shí)現(xiàn)，使用添加到傳統(tǒng)的群集工具的物理氣相淀積硅化鎢腔體。
38.至少部分地使用權(quán)利要求26的方法制造的半導(dǎo)體器件。
39.至少部分地使用權(quán)利要求30的方法制造的一次可編程CMOS存儲器器件。
全文摘要
用于生產(chǎn)諸如MOSFET等半導(dǎo)體器件的非氧化隔離襯致密化方法，并可在半導(dǎo)體制造期間可以很少或基本上沒有在隔離襯致密化期間受到的多硅化物附著力的損失而實(shí)現(xiàn)。該方法可被實(shí)現(xiàn)以提供良好的多硅化物附著力特性，通過免除了對諸如金屬硅化物封裝或多晶硅表面處理等附加工藝步驟的需要而比傳統(tǒng)方法降低了工藝復(fù)雜性。
文檔編號H01L21/8238GK1400647SQ02126978
公開日2003年3月5日 申請日期2002年7月26日 優(yōu)先權(quán)日2001年7月30日
發(fā)明者布萊特·D·洛厄, 約翰·A·史米塞, 蒂莫西·K·卡恩斯 申請人:齊洛格公司