專(zhuān)利名稱(chēng)：交叉點(diǎn)陣列中存儲(chǔ)單元的隔離的制作方法
技術(shù)領(lǐng)域：
本發(fā)明技術(shù)領(lǐng)域涉及用于交叉點(diǎn)存儲(chǔ)器陣列的存儲(chǔ)單元。更具體的說(shuō)，該技術(shù)領(lǐng)域是具有構(gòu)造在存儲(chǔ)單元中的隔離特征的存儲(chǔ)單元。
背景技術(shù)：
交叉點(diǎn)存儲(chǔ)器陣列包括與垂直位線交叉的水平字線。存儲(chǔ)單元位于字線和位線的交叉點(diǎn)上，并用作存儲(chǔ)器陣列的存儲(chǔ)元件。每個(gè)存儲(chǔ)單元存儲(chǔ)一個(gè)二進(jìn)制狀態(tài)或“0”或“1”。選中的存儲(chǔ)單元可以通過(guò)向在選中的存儲(chǔ)單元處交叉的字線和位線上施加寫(xiě)電流改變其二進(jìn)制狀態(tài)。通過(guò)向選中的存儲(chǔ)單元施加讀電壓，并從流過(guò)該存儲(chǔ)單元的電流測(cè)量跨越該存儲(chǔ)單元的電阻讀取該存儲(chǔ)單元的二進(jìn)制狀態(tài)。
交叉點(diǎn)存儲(chǔ)器陣列可以把所有存儲(chǔ)單元連在一起形成一個(gè)大的并聯(lián)電路。理論上，在讀操作期間電流只通過(guò)選中的存儲(chǔ)單元。然而，在大的并聯(lián)電路存儲(chǔ)器陣列中，在讀操作期間電流還流過(guò)未選中的存儲(chǔ)元件。這些電流被稱(chēng)作是“潛通路電流”。如果交叉點(diǎn)存儲(chǔ)器陣列有高密度的存儲(chǔ)單元，鄰近的存儲(chǔ)單元必須相互隔離開(kāi)，以使在讀操作期間選中的存儲(chǔ)單元不受潛通路電流的影響。
常規(guī)的并聯(lián)交叉點(diǎn)陣列包括與每個(gè)存儲(chǔ)單元串聯(lián)的以阻止?jié)撏冯娏鞯目刂蒲b置。一種常規(guī)控制裝置是位于存儲(chǔ)單元中的串聯(lián)MOS晶體管。串聯(lián)MOS晶體管由與存儲(chǔ)單元相連的字線控制。串聯(lián)MOS晶體管通過(guò)斷開(kāi)存儲(chǔ)單元的并行連接把選中的存儲(chǔ)單元與存儲(chǔ)陣列中未選中的存儲(chǔ)單元隔離開(kāi)來(lái)。在讀操作期間，只有選中的存儲(chǔ)單元中的MOS晶體管被開(kāi)啟。未選中單元中的MOS晶體管都被關(guān)閉，以此來(lái)阻止?jié)撏冯娏髁鬟^(guò)未選中的存儲(chǔ)單元。
MOS晶體管的一個(gè)缺點(diǎn)是它們消耗了寶貴的襯底面積，而且存儲(chǔ)單元必須更大一些以便容納從存儲(chǔ)單元到襯底的電接觸。
另一種阻止?jié)撏冯娏鞯耐緩绞窃诖鎯?chǔ)陣列的襯底中放一個(gè)串聯(lián)二極管，或者放在存儲(chǔ)器陣列的存儲(chǔ)單元的平面中。這隔離開(kāi)了存儲(chǔ)單元，但相關(guān)的二極管正向壓降也很大。大的正向壓降對(duì)于讀和寫(xiě)存儲(chǔ)單元中的數(shù)據(jù)的能力有負(fù)面影響。
因而需要有不占據(jù)襯底面積，而且不能對(duì)讀和寫(xiě)存儲(chǔ)單元的能力有負(fù)面影響的存儲(chǔ)單元的隔離特性。

發(fā)明內(nèi)容
根據(jù)第一方面，存儲(chǔ)器陣列包括位于第一和第二導(dǎo)體的交叉點(diǎn)上的存儲(chǔ)單元。存儲(chǔ)單元是復(fù)合結(jié)構(gòu)，能夠存儲(chǔ)數(shù)據(jù)，并且能夠隔離開(kāi)存儲(chǔ)單元和潛通路電流。
存儲(chǔ)單元包括隧道柵極表面效應(yīng)晶體管，它有不均勻的柵極氧化物。柵極氧化物被支撐在柱狀二極管結(jié)構(gòu)上。存儲(chǔ)單元在柵極氧化物的隧道結(jié)中存儲(chǔ)二進(jìn)制狀態(tài)。另外，晶體管的控制柵極斷開(kāi)隧道結(jié)和柱的側(cè)壁的連接，阻止電流流過(guò)存儲(chǔ)單元?？刂茤艠O因而阻止了潛通路電流通過(guò)存儲(chǔ)單元。
根據(jù)該第一方面，柵極氧化物向存儲(chǔ)單元提供了不需要襯底上空間的隔離特性。這允許在襯底上放置更多的存儲(chǔ)單元，提高陣列密度。
另外，該存儲(chǔ)單元有低的正向壓降。低正向壓降增強(qiáng)了讀出存儲(chǔ)單元的二進(jìn)制狀態(tài)的能力，改善了讀存儲(chǔ)器陣列的能力。
通過(guò)下面的詳細(xì)描述，并結(jié)合附圖，將使其它方面和優(yōu)點(diǎn)變得清晰明白。


詳細(xì)描述將參考下列圖形，其中同樣的引用數(shù)字指的是同樣的元件，并且其中圖1是位于第一和第二導(dǎo)體的交叉點(diǎn)處的存儲(chǔ)單元的實(shí)施方案的頂部平面圖；圖2是圖1中所描繪的存儲(chǔ)單元的側(cè)視圖，包括在交叉點(diǎn)存儲(chǔ)器陣列中圍繞在存儲(chǔ)單元周?chē)慕Y(jié)構(gòu)；圖3是包括多個(gè)圖1中所描繪的存儲(chǔ)單元的交叉點(diǎn)存儲(chǔ)器陣列的透視圖；圖4是圖1中所描繪的存儲(chǔ)單元以及疊加在存儲(chǔ)單元上的等效電路的側(cè)視圖；圖5A-5D描繪了一種制造圖3中所描繪的交叉點(diǎn)存儲(chǔ)器陣列的方法；以及圖6是描繪一種制造存儲(chǔ)器陣列的方法的流程圖。
具體實(shí)施例方式
將通過(guò)優(yōu)選實(shí)施方案和這些附圖來(lái)論述一種存儲(chǔ)器陣列和用在該存儲(chǔ)器陣列中的存儲(chǔ)單元。
圖1是位于第一導(dǎo)體30和第二導(dǎo)體50的交叉點(diǎn)處的存儲(chǔ)單元10的頂部平面圖。圖2是存儲(chǔ)單元10，以及圍繞在交叉點(diǎn)存儲(chǔ)器陣列中的存儲(chǔ)單元10周?chē)Y(jié)構(gòu)的側(cè)視圖。存儲(chǔ)單元10包括柱12和柵極氧化物14。存儲(chǔ)單元10被支撐在第一導(dǎo)體30上，第一導(dǎo)體30被支撐在襯底40上。第二導(dǎo)體50耦合到柵極氧化物14，并垂直擴(kuò)展到第一導(dǎo)體30。
圖3描繪了存儲(chǔ)單元10的一個(gè)陣列100。存儲(chǔ)單元10位于第一和第二導(dǎo)體30、50的交叉點(diǎn)處。第一導(dǎo)體30和第二導(dǎo)體50傳送在寫(xiě)操作期間改變存儲(chǔ)單元10的二進(jìn)制狀態(tài)的電流以及在讀操作期間讀取存儲(chǔ)單元10的二進(jìn)制狀態(tài)的電流。例如，存儲(chǔ)單元10可以是“一次寫(xiě)存儲(chǔ)器”(WOM)單元，其中存儲(chǔ)單元10中的隧道氧化物的導(dǎo)電狀態(tài)是由寫(xiě)操作期間所施加的電壓改變的。
再參考圖2，柱12嵌入在絕緣體32中。絕緣體32沿著第一導(dǎo)體30的長(zhǎng)度擴(kuò)展。絕緣體32包圍著存儲(chǔ)器陣列100的每個(gè)柱12。在絕緣體32的上表面上形成了一個(gè)薄隧道結(jié)(TTJ)層34，它沿著第一導(dǎo)體30的長(zhǎng)度擴(kuò)展并遍布存儲(chǔ)器陣列100的范圍。
存儲(chǔ)器陣列100中的TTJ層34控制從第二導(dǎo)體50到存儲(chǔ)單元10中的柱12表面的隧道電流。如圖2中所示，TTJ層34可以擴(kuò)展到柱12的邊緣之外。在柱12之間，它停留在絕緣層32的頂部。在TTJ層34中沒(méi)有橫向?qū)щ?。在垂直方向，TTJ層34向絕緣層32提供了額外的絕緣，以絕緣第二導(dǎo)體50和第一導(dǎo)體30。例如絕緣層32可以是二氧化硅(SiO2)或polymide。例如TTJ層34可以是氧化鋁(氧化鋁，Al2O3)、SiO2或其它氧化物。
柵極氧化物14對(duì)應(yīng)于柱12和第二導(dǎo)體50之間的部分，由圖2中的點(diǎn)線指示。柵極氧化物14的厚度是不均勻的，并且包括隧道柵極氧化物15和不均勻柵極氧化物16。例如，不均勻柵極氧化物16可以是SiO2柵極氧化物。隧道柵極氧化物15是TTJ層34與第二導(dǎo)體50接觸并位于柱12之上的部分。與柱12接觸的隧道柵極氧化物15的中心部分是柵極氧化物14的隧道結(jié)17。對(duì)寫(xiě)一次存儲(chǔ)單元10來(lái)說(shuō)，用來(lái)寫(xiě)或讀存儲(chǔ)單元10的二進(jìn)制狀態(tài)的電流通過(guò)隧道結(jié)17。
隧道結(jié)17的輪廓由圖1中的點(diǎn)線描繪?？梢酝ㄟ^(guò)施加跨越存儲(chǔ)單元10的寫(xiě)電壓來(lái)改變隧道結(jié)17的物理特征。以這種方式，隧道結(jié)17存儲(chǔ)存儲(chǔ)單元10的二進(jìn)制狀態(tài)。
除了充當(dāng)存儲(chǔ)單元10的存儲(chǔ)介質(zhì)之外，柵極氧化物14還可以起晶體管控制柵極的功能。晶體管實(shí)際是由存儲(chǔ)器陣列100的元件組成，并在圖4中由符號(hào)表示。下面將參考圖4詳細(xì)論述晶體管以及柵極氧化物14的存儲(chǔ)和隔離功能。
再來(lái)參考圖1和圖2，柵極氧化物14的外部區(qū)域18的形狀是環(huán)形，環(huán)繞在隧道結(jié)17周?chē)?。外部區(qū)域18的厚度表面上從隧道結(jié)17向著柵極氧化物14的外邊緣方向增加，可能呈現(xiàn)出有一個(gè)“鳥(niǎo)喙”橫截面。不均勻柵極氧化物16形成了柱12和柵極氧化物15之間的鳥(niǎo)喙。因而柵極氧化物14的厚度是不均勻的，表面上看從隧道結(jié)17開(kāi)始增加。隧道柵極氧化物15可具有相對(duì)均勻厚度，例如在7到15埃之間。在柵極氧化物14的外圍柵極氧化物14的厚度表面上可以增加到例如15到100個(gè)埃之間。
柱12包括P-核心區(qū)20和包圍P-核心區(qū)20的N+區(qū)22。柱12因而具有一個(gè)二極管結(jié)構(gòu)。柱12的形狀可通常是帶有圓邊的矩形支柱(post)。在N+區(qū)22和P-核心區(qū)20之間的邊界處形成了一個(gè)PN結(jié)24。柱12還可以有方或圓的橫截面。柱12的橫截面應(yīng)該足夠小以便可以用跨越PN結(jié)24的零偏壓使P-區(qū)20完全耗盡。例如，柱12可以從由襯底生長(zhǎng)的單晶硅、無(wú)定形硅支柱或多晶硅支柱形成。柱12的中心區(qū)域是被完全耗盡的，其側(cè)壁可以摻雜N-摻雜劑以形成N+區(qū)22。
圖4是圖1和2中描繪的存儲(chǔ)單元10的側(cè)視圖，其上疊加有等效電路60。根據(jù)存儲(chǔ)單元10的一個(gè)方面，存儲(chǔ)單元10包括存儲(chǔ)器存儲(chǔ)能力和隔離能力。包括在圖4中的等效電路60是為了描繪存儲(chǔ)單元10的存儲(chǔ)和隔離能力。
在圖4中，第一導(dǎo)體30耦合到電壓Vd，第二導(dǎo)體50耦合到電壓Va。電壓Vd和Va表示施加給存儲(chǔ)單元10的電壓，例如，它們可以分別是位和字線電壓。
等效電路60是存儲(chǔ)單元10的不同元件的功能的符號(hào)表示。等效電路60包括NMOS晶體管62、JFET64、隧道結(jié)電阻66和N+區(qū)電阻68。在柱12的外圍，沿著控制柵極63和N+區(qū)22，柱12的表面形成了NMOS晶體管62。
柵極氧化物14(包括隧道柵極氧化物15和不均勻氧化物16)對(duì)應(yīng)于NMOS晶體管62的控制柵極63。NMOS晶體管控制柵極63通?？梢苑Q(chēng)作是“水平”定向的，因?yàn)殡娏餮刂?2的表面在控制柵極63的下面從柱12的中心水平地流向柱的邊緣。柵極氧化物14充當(dāng)隧道柵極表面效應(yīng)晶體管。
柵極氧化物14的隧道柵極氧化物15相當(dāng)于NMOS晶體管62的漏極。在柵極氧化物14下面沒(méi)有擴(kuò)散的漏極區(qū)域，因而NMOS晶體管62的漏極是位于隧道結(jié)17的中心處的虛擬漏極。通過(guò)隧道柵極氧化物15的隧道電流將電流注入NMOS晶體管62的溝道區(qū)，就像常規(guī)NMOS晶體管中的物理漏結(jié)所做的那樣。NMOS晶體管62的源極是擴(kuò)散在柱12的表面周?chē)腘+區(qū)22。隧道結(jié)電阻66表示跨越隧道柵極氧化物15的電阻。
JFET64對(duì)應(yīng)于柱12的P-區(qū)20和N+區(qū)22。JFET64的源極對(duì)應(yīng)于P-區(qū)20的底部和第一導(dǎo)體30的電接觸。JFET64的漏極對(duì)應(yīng)于P-區(qū)20頂部的NMOS溝道區(qū)。JFET64的柵極對(duì)應(yīng)于N+擴(kuò)散區(qū)22。JFET64通?？梢苑Q(chēng)作是“垂直”定向的，因?yàn)镻N結(jié)24垂直擴(kuò)展到襯底40的表面。柱12起垂直增強(qiáng)模式JFET的作用。增強(qiáng)模式JFET中JFET柵極到JFET源極的電連接保持P-區(qū)20載流子的耗盡。N+區(qū)電阻68代表N+區(qū)22的電阻。
將用等效電路60來(lái)描述存儲(chǔ)單元10的存儲(chǔ)和隔離功能。JFET64的設(shè)計(jì)與增強(qiáng)模式JFET一樣，具有柵極-到-源極的零偏置。JFET64是非導(dǎo)電工作模式。非導(dǎo)電操作模式意味著JFET64的P-區(qū)20，或核心區(qū)域，是完全耗盡的。隨著柱12的核心完全耗盡，只有在柱12的表面可以被翻轉(zhuǎn)時(shí)(即只有在形成導(dǎo)電溝道時(shí))電流才會(huì)流過(guò)隧道結(jié)電阻66。柱12的表面，連同控制柵極63和柱12外圍的N+區(qū)22一起形成了NMOS晶體管62。如果施加在第二導(dǎo)體50和第一導(dǎo)體30之間的電壓大于NMOS晶體管控制柵極63的閾值電壓，柱12的表面將變?yōu)榉葱汀?br> 如果施加給第二導(dǎo)體50的電壓(Va)，相對(duì)于第一導(dǎo)體30，大于NMOS晶體管控制柵極63的閾值電壓(Vth)，在隧道柵極氧化物15的下面就形成了一個(gè)積累層。隧道電流將流過(guò)隧道結(jié)17流入NMOS晶體管控制柵極63的溝道區(qū)(即積累層)。積累層還連接柱12的整個(gè)頂部表面到JFET64的N+區(qū)22。結(jié)果是電流從第二導(dǎo)體50、通過(guò)隧道柵極氧化物15，橫向通過(guò)P-區(qū)20頂部的積累層，并垂直通過(guò)柱12的N+區(qū)22，流向第一導(dǎo)體30。電流的大小取決于跨越存儲(chǔ)單元10的施加的電壓Va-Vd的大小以及隧道結(jié)17的有效電阻。
柵極氧化物14足夠薄以確保積累層形成在柱12的頂部表面上，而且足夠厚以防止有效的隧道電流通過(guò)柵極氧化物14的外部區(qū)域18。只有隧道結(jié)17是足夠地薄才能傳遞依賴(lài)于存儲(chǔ)單元10的二進(jìn)制狀態(tài)的讀出電流。因而從存儲(chǔ)單元10讀出數(shù)據(jù)的過(guò)程集中在存儲(chǔ)單元10的隧道結(jié)17上。
有利的是，存儲(chǔ)器陣列100中的存儲(chǔ)單元10包括存儲(chǔ)器存儲(chǔ)功能和隔離功能。存儲(chǔ)單元10包括具有不均勻的柵極氧化物14的隧道柵極表面效應(yīng)晶體管。該晶體管被支撐在柱狀二極管結(jié)構(gòu)上。柵極氧化物14的隧道結(jié)17充當(dāng)存儲(chǔ)單元10的存儲(chǔ)元件。存儲(chǔ)單元10中的NMOS和JFET特征提供了隔離特性以阻止?jié)撏冯娏魍ㄟ^(guò)存儲(chǔ)陣列100。因而存儲(chǔ)單元10是一個(gè)結(jié)合了隧道結(jié)17存儲(chǔ)元件和隔離特性的復(fù)合結(jié)構(gòu)。由此產(chǎn)生的結(jié)構(gòu)比帶有串聯(lián)二極管控制元件的存儲(chǔ)元件有較低的正向壓降。較低的正向壓降之所以有優(yōu)勢(shì)是因?yàn)榭缭酱鎯?chǔ)單元的高正向壓降降低了讀出存儲(chǔ)單元的電阻的能力。
作為另一個(gè)優(yōu)點(diǎn)，存儲(chǔ)單元10在不消耗襯底面積的情況下引入了隔離特性，而不是像串聯(lián)MOS晶體管控制元件那樣。這容許了更高的陣列密度。
存儲(chǔ)單元10還具有高反向電阻(較低的反向漏電流)，因?yàn)樵诜聪蚰Ｊ?，或“阻塞”模式中，施加給存儲(chǔ)單元10的電壓(Va-Vd)小于NMOS晶體管62的閾值電壓Vth。當(dāng)NMOS晶體管62的柵極電壓小于NMOS晶體管的閾值電壓Vth時(shí)，NMOS晶體管62的溝道保持反向(即非積累)。而且，當(dāng)溝道為反向時(shí)，沒(méi)有電流會(huì)從漏極流向源極。因而，當(dāng)所施加的電壓小于閾值電壓Vth時(shí)存儲(chǔ)單元10有高電阻。
高反向電阻之所以有優(yōu)勢(shì)是因?yàn)樵诜聪蚰Ｊ街?，施加給存儲(chǔ)單元10的電壓(Va-Vd)小于NMOS閾值電壓Vth。當(dāng)Va-Vd小于Vth時(shí)，柱12的頂部表面是非積累的(保持耗盡)并且有高電阻。
存儲(chǔ)單元10的導(dǎo)電特性是根據(jù)NMOS晶體管62的溝道長(zhǎng)度和寬度、表面積累層中的電子的遷移率以及閾值電壓Vth來(lái)設(shè)置的。在存儲(chǔ)單元10中，溝道長(zhǎng)度是從柱12的中心到位于柱12的邊緣上的PN結(jié)24的距離。反向?qū)щ妳?shù)主要由閾值電壓Vth來(lái)設(shè)置，并且優(yōu)于水平排列的相同大小的PN二極管。
反向?qū)щ妳?shù)占優(yōu)是因?yàn)榘雽?dǎo)體器件中的反向漏電流主要由表面導(dǎo)電性來(lái)確定，而且常規(guī)的PN二極管需要特殊的表面處理，而這種處理在柱狀垂直二極管中是不實(shí)用的。相反，NMOS器件根據(jù)柵極電壓控制導(dǎo)電表面。因而NMOS器件具有固有的較低的漏電流。
PN二極管還有重?fù)诫s的PN結(jié)以便實(shí)現(xiàn)低正向壓降。從高摻雜的P和N區(qū)形成的結(jié)與NMOS晶體管相比有相對(duì)較大的反向漏電流。
可以通過(guò)用于讀/寫(xiě)存儲(chǔ)器的可逆寫(xiě)機(jī)制，或者通過(guò)用于一次寫(xiě)存儲(chǔ)器的不可逆機(jī)制來(lái)產(chǎn)生隧道結(jié)17的二進(jìn)制狀態(tài)。寫(xiě)過(guò)程可以涉及熔絲或反熔絲過(guò)程、相變過(guò)程、電子陷落過(guò)程和其它寫(xiě)過(guò)程。在寫(xiě)操作之前隧道結(jié)可以存儲(chǔ)第一二進(jìn)制狀態(tài)(例如“0”)，并可以在寫(xiě)操作之后存儲(chǔ)第二二進(jìn)制狀態(tài)(例如“1”)。通過(guò)讀操作可以檢測(cè)到存儲(chǔ)單元10的二進(jìn)制狀態(tài)。
下面將參考圖3和圖4論述對(duì)存儲(chǔ)單元10的寫(xiě)操作。為了向存儲(chǔ)單元10寫(xiě)入，首先要選擇位于存儲(chǔ)器陣列100中的特定行和列上的存儲(chǔ)單元10。向選中的行中的第一導(dǎo)體30施加電壓Vd，向選中的列中的第二導(dǎo)體50施加電壓Va。電壓Va-Vd就是施加給存儲(chǔ)單元10以改變隧道結(jié)17的物理屬性的寫(xiě)電壓。向隧道結(jié)17維持高電壓應(yīng)力一段足以提供足夠的能量去改變隧道結(jié)17的物理屬性的時(shí)間—這就是反熔絲過(guò)程。寫(xiě)電壓擊穿隧道結(jié)17的結(jié)，并改變隧道結(jié)17的電阻。隧道結(jié)17的擊穿可以由于局部加熱而發(fā)生，局部加熱使得提供給結(jié)的能量引起摻雜物原子從隧道結(jié)17的任一側(cè)永久地移動(dòng)到隧道結(jié)區(qū)域之中。這個(gè)過(guò)程改變了隧道結(jié)17的導(dǎo)電參數(shù)。在反熔絲寫(xiě)過(guò)程之后，結(jié)的電阻低于寫(xiě)操作之前的電阻。
另一種用于改變隧道結(jié)17的導(dǎo)電特性的擊穿機(jī)制是由于雪崩倍增電流流過(guò)隧道結(jié)17引起的電子被捕獲在隧道結(jié)17的層中的陷阱中的情況。當(dāng)應(yīng)力電壓超過(guò)隧道結(jié)17的擊穿電壓時(shí)這種情況會(huì)發(fā)生。俘獲的電子增加了NMOS晶體管62的閾值電壓，改變了它的導(dǎo)電特性。在電子俘獲寫(xiě)操作之后，隧道結(jié)17的有效電阻高于寫(xiě)操作之前的電阻。
隧道結(jié)17的電阻的變化狀態(tài)可以通過(guò)讀操作檢測(cè)為二進(jìn)制狀態(tài)“1”和“0”。
寫(xiě)操作期間的導(dǎo)電路徑是通過(guò)NMOS晶體管62、通過(guò)N+區(qū)22，還通過(guò)隧道結(jié)17。例如，對(duì)于十分之一毫秒到半毫秒之間的一段時(shí)間，寫(xiě)電壓可以在例如約1-1/2到3伏特。施加在第一導(dǎo)體30上的電壓Vd應(yīng)該足夠大，即Vd要大于Va，以確保該行上未選中的存儲(chǔ)單元10不被Vd的施加寫(xiě)入。同樣，施加在第二導(dǎo)體50上的電壓Va應(yīng)該足夠小，以使該列上未選中的存儲(chǔ)單元10不被Va的施加寫(xiě)入。
下面將參考圖3和圖4論述存儲(chǔ)單元10的讀操作。向第二導(dǎo)體50施加讀電勢(shì)，同時(shí)第一導(dǎo)體30接地。測(cè)量從第二導(dǎo)體50到第一導(dǎo)體30的電流以確定存儲(chǔ)單元10的電阻。從這個(gè)電阻可以確定存儲(chǔ)單元10的狀態(tài)。低電阻狀態(tài)可以被檢測(cè)為二進(jìn)制狀態(tài)“0”，而高電阻狀態(tài)可以被檢測(cè)為二進(jìn)制狀態(tài)“1”。讀電勢(shì)應(yīng)該是微正電勢(shì)。
由概率函數(shù)描述通過(guò)隧道結(jié)17的電子的導(dǎo)電性。電子到達(dá)隧道的概率(即，直接通過(guò)絕緣層)是絕緣體的每一端的電勢(shì)、絕緣體的厚度以及絕緣層(例如SiO2、Al3O2)的物理成分的函數(shù)。當(dāng)向隧道結(jié)17施加電壓時(shí)，隧道電子電流根據(jù)概率函數(shù)流過(guò)隧道結(jié)17。所施加的電壓除以隧道電流的比值被定義為隧道電阻。當(dāng)?shù)刃щ娐?0的NMOS晶體管控制柵極63被打開(kāi)時(shí)隧道電流流過(guò)隧道結(jié)17。
可以通過(guò)檢測(cè)在第二導(dǎo)體50和第一導(dǎo)體30之間是高電流還是低電流流動(dòng)來(lái)確定存儲(chǔ)單元10的二進(jìn)制狀態(tài)。通過(guò)比較該電流和一組參考器件或參考電流來(lái)確定該電流的大小。
對(duì)于未選中的存儲(chǔ)單元，Va和Vd之間的電壓差應(yīng)該小于未選中的存儲(chǔ)單元中的NMOS晶體管的閾值電壓Vth。
如果施加給第二導(dǎo)體50的電壓小于NMOS晶體管閾值電壓Vth，柱12的頂表面將被耗盡載流子。NMOS晶體管控制柵極63的作用是斷開(kāi)NMOS晶體管62的虛擬漏極上的隧道結(jié)電阻66和NMOS晶體管62的低電阻側(cè)壁的連接。這確保了沒(méi)有反向電流流過(guò)存儲(chǔ)單元10。
可以用多種方法生產(chǎn)存儲(chǔ)單元10。圖5A-5D給出了包括存儲(chǔ)單元10的存儲(chǔ)器陣列100的一種示范性生產(chǎn)方法。圖6是描繪一種生產(chǎn)存儲(chǔ)器陣列100的方法的流程圖。存儲(chǔ)器陣列100包括多個(gè)存儲(chǔ)單元10，而且所描述的生產(chǎn)方法可以用來(lái)生產(chǎn)存儲(chǔ)器陣列100中的任意存儲(chǔ)單元10?？梢杂欣厣a(chǎn)存儲(chǔ)單元10以使其包括完整的存儲(chǔ)元件，即隧道結(jié)17，和控制柵極63。不均勻柵極氧化物14的產(chǎn)生使得可以在一個(gè)柱狀二極管支承架構(gòu)上創(chuàng)建這些功能。
參考圖5A和圖6，該方法從步驟S10中提供襯底40開(kāi)始。例如，襯底40可以是硅。硅襯底40可以有利地包括存儲(chǔ)器電路的支持電路以控制存儲(chǔ)器陣列100。例如，這種類(lèi)型的襯底40可以是CMOS集成電路。也可以使用其它類(lèi)型的集成電路，例如雙極、雙CMOS、NMOS和SOI電路。襯底40可以包含硅襯底中的擴(kuò)散圖形、MOS晶體管、PN結(jié)二極管以及在內(nèi)層(inter-level)氧化物(SiO2)絕緣層上的多晶硅互連層。襯底40還可以包括二氧化硅(SiO2)層42。二氧化硅層42可以通過(guò)例如化學(xué)氣相淀積(CVD)形成。二氧化硅層42用來(lái)絕緣第一導(dǎo)體30和襯底40中的頂層導(dǎo)電層，并提供絕緣材料，可以用例如CMP(化學(xué)-機(jī)械拋光)平面化使其形成平面。
在步驟S12中，在襯底40上淀積第一導(dǎo)體30。第一導(dǎo)體30可以例如由CVD方法淀積。在步驟S14中，通過(guò)例如光刻或多晶硅干刻蝕使第一導(dǎo)體30圖形化。第一導(dǎo)體30可以例如是多晶硅或無(wú)定形硅。第一導(dǎo)體30還可替換地形成為襯底40中的擴(kuò)散層。
在步驟S16中，在整個(gè)襯底40上淀積一層P-摻雜的無(wú)定形硅。P-層還可以例如是多晶硅。可以通過(guò)例如低壓化學(xué)氣相淀積(LPCVD)淀積P-層。
在步驟S18中，在P-層上淀積薄薄的阻擋層82。阻擋層82應(yīng)包括抑制或阻止氧擴(kuò)散通過(guò)阻擋層的材料。阻擋層82可以例如是氮化硅(Si3N4)。
在步驟S20中，通過(guò)例如光刻使阻擋層82圖形化。例如，圖形可以包括例如第一導(dǎo)體30上的存儲(chǔ)單元位置上成一直線的正方形，導(dǎo)致阻擋層82的圖形化區(qū)域覆蓋了每個(gè)硅柱84。
步驟S21中，腐蝕阻擋層82和P-硅層。腐蝕過(guò)程在襯底40上留下了硅柱84。硅柱84中的每個(gè)被覆以阻擋層82。
步驟S22中，N+摻雜劑被擴(kuò)散到硅柱84的側(cè)壁之中?？梢酝ㄟ^(guò)把柱84放在富含摻雜劑氣體的周?chē)鷼怏w中。摻雜劑氣體可以是砷氣、磷氣以及其它摻雜劑氣體。擴(kuò)散過(guò)程產(chǎn)生了包圍在P-核心86周?chē)腘+區(qū)88。選擇柱84有足夠小的橫截面以使可以通過(guò)施加接觸電位把所有移動(dòng)載流子都逐出柱84。接觸電位使移動(dòng)的空穴和電子相互抵消，確保完全耗盡的柱84。
柱84頂部上的阻擋層帽82是對(duì)N+淀積和擴(kuò)散過(guò)程的障礙，阻止PN結(jié)形成在柱84的頂部。圖5A描繪了摻雜步驟之后的柱84。
參考圖5B，在步驟S24中，襯底40上在柱84之間的區(qū)域被絕緣體90例如，可為二氧化硅(SiO2)所填充?？梢酝ㄟ^(guò)例如LPCVD淀積絕緣體90。在步驟S26中，絕緣體90被腐蝕到僅稍低于阻擋層82的水平的水平，以使阻擋層82的邊和N+區(qū)的一部分暴露出來(lái)。圖5B描繪了絕緣體90的腐蝕之后的過(guò)程。
參考圖5C，在步驟S28中，執(zhí)行熱氧化。在熱氧化期間，把氧氣放在高溫的周?chē)鷼怏w中。在氧化過(guò)程中，氧氣通過(guò)絕緣體90擴(kuò)散到柱84的硅表面。在柱84的邊緣，在柱84暴露出來(lái)的位置，氧化過(guò)程迅速地發(fā)生。柱84中的氧化把柱84的硅變成了二氧化硅。蓋在硅柱84的頂部的阻擋層82是對(duì)氧的阻擋，并阻止柱84頂部的氧化。在柱84的頂部邊緣，氧在阻擋層82下面擴(kuò)散并與柱84的頂部表面的硅起反應(yīng)。這個(gè)橫向擴(kuò)散和氧化過(guò)程受限于擴(kuò)散過(guò)程，隨著其進(jìn)入柱84更深時(shí)會(huì)慢下來(lái)。隨著二氧化硅的形成，它把阻擋層82向上推。熱氧化過(guò)程的結(jié)果是柱84頂部的不均勻二氧化硅氧化區(qū)域92。
不均勻氧化區(qū)域92的橫截面在邊緣上厚，但在中心非常薄，并被稱(chēng)為像“鳥(niǎo)喙”。
硅的氧化還使阻擋層82的邊緣上升。圖5C描繪了熱氧化之后的生產(chǎn)過(guò)程。
在步驟S30中，通過(guò)例如在熱磷酸中的濕蘸去除用來(lái)形成氧化區(qū)92的阻擋層82。濕蘸可以在不去除過(guò)量的暴露出的氧化區(qū)92的情況下進(jìn)行。
參考圖5D，在步驟S32中，在氧化區(qū)92的頂部淀積隧道柵極氧化物94。隧道柵極氧化物94可以例如是SiO2、Al2O3和其它隧道柵極氧化物材料。隧道柵極氧化物94可以通過(guò)例如用LPCVD方法淀積一薄層鋁，然后短暫地暴露在氧中以和鋁發(fā)生反應(yīng)形成Al2O3而淀積。隧道柵極氧化物94也可以通過(guò)在富含氧的環(huán)境中進(jìn)行短暫的熱氧化形成SiO2來(lái)生長(zhǎng)。如果隧道柵極氧化物94是和氧化區(qū)92相同的材料，例如二氧化硅，這兩個(gè)區(qū)域?qū)⑹沁B續(xù)的二氧化硅層。
在步驟S34中，在氧化區(qū)92和隧道柵極氧化物94上執(zhí)行離子注入。執(zhí)行離子注入是為了產(chǎn)生NMOS晶體管控制柵極63的期望的閾值電壓。離子注入優(yōu)選地是用砷物質(zhì)執(zhí)行的。例如，可以用0.5V的閾值電壓Vth作為閾值電壓Vth。
NMOS晶體管62的控制區(qū)是離N+區(qū)88和P-核心區(qū)86之間的PN結(jié)最近的柱84的區(qū)域，在這個(gè)區(qū)域下氧化區(qū)92從柱84的邊緣到柱84的中心由厚變薄。離子注入形成了柱84中例如約0.05μm深度的一個(gè)砷閾值調(diào)節(jié)層。
在步驟S36中，在隧道柵極氧化物上淀積第二導(dǎo)體50。在步驟S38中，圖形化第二導(dǎo)體50。第二導(dǎo)體50可以例如是鋁、銅或其它導(dǎo)體。也可以用一個(gè)多晶硅層來(lái)形成第二導(dǎo)體50?？梢岳缤ㄟ^(guò)化學(xué)氣相淀積來(lái)完成淀積。
在對(duì)第二導(dǎo)體50進(jìn)行了圖形化后，就完成了圖3中所描繪的存儲(chǔ)器陣列100，包括圖1和圖2所描繪的存儲(chǔ)單元10。
上述生產(chǎn)過(guò)程使用了高溫處理以將N摻雜擴(kuò)散到柱84的側(cè)壁中，并生長(zhǎng)出不均勻柵極氧化物表面結(jié)構(gòu)。然而，也可以使用低溫處理。例如NP側(cè)壁結(jié)可以是低溫肖特基結(jié)。這種情況下，可以組合離子銑削、低溫淀積和CMP平面化來(lái)構(gòu)造不均勻柵極氧化物表面結(jié)構(gòu)。
圖3中描繪的存儲(chǔ)陣列100與多平面存儲(chǔ)器結(jié)構(gòu)兼容。例如，可以堆疊多個(gè)存儲(chǔ)器陣列100?？梢酝ㄟ^(guò)執(zhí)行圖6中列舉的生產(chǎn)步驟，然后在已經(jīng)完成的存儲(chǔ)器陣列100上形成絕緣層來(lái)形成多平面存儲(chǔ)器結(jié)構(gòu)。后來(lái)的存儲(chǔ)器陣列100就可以形成在絕緣層上。重復(fù)執(zhí)行這個(gè)過(guò)程直到在存儲(chǔ)器結(jié)構(gòu)中包括了期望數(shù)量的存儲(chǔ)器陣列為止。
雖然已經(jīng)參考其中的示范性實(shí)施方案描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員將能夠在不偏離本發(fā)明的真實(shí)精神和范圍的情況下對(duì)本發(fā)明所描述的實(shí)施方案進(jìn)行各種修改。這里所用的術(shù)語(yǔ)和描述僅僅是為了描述而提出的，并不意味著有何限制。
權(quán)利要求
1.一種存儲(chǔ)單元(10)，包括P-區(qū)(20)；包圍P-區(qū)(20)的N+區(qū)(22)，該P(yáng)-區(qū)(20)和該N+區(qū)(22)形成了一個(gè)柱(12)；和布置在柱(12)的一端處的柵極氧化物(14)，柵極氧化物(14)包括能夠存儲(chǔ)二進(jìn)制狀態(tài)的部分(17)。
2.權(quán)利要求1的存儲(chǔ)單元(10)，其中柵極氧化物(14)包括隧道柵極氧化物(15)。
3.權(quán)利要求2的存儲(chǔ)單元(10)，其中柵極氧化物能夠存儲(chǔ)二進(jìn)制狀態(tài)的部分是隧道結(jié)(17)，該隧道結(jié)(17)接觸柱的P-區(qū)(20)。
4.權(quán)利要求3的存儲(chǔ)單元(10)，其中跨越隧道結(jié)(17)的電阻可以響應(yīng)寫(xiě)電壓而被改變，電阻中的該變化可以讀作是隧道結(jié)(17)的二進(jìn)制狀態(tài)的變化。
5.權(quán)利要求1的存儲(chǔ)單元(10)，其中柵極氧化物(14)有不均勻的厚度。
6.權(quán)利要求5的存儲(chǔ)單元(10)，其中柵極氧化物(14)的中心部分(17)是能夠存儲(chǔ)二進(jìn)制狀態(tài)的部分。
7.權(quán)利要求5的存儲(chǔ)單元(10)，其中柵極氧化物有一個(gè)環(huán)形的橫截面，該橫截面朝著環(huán)的外緣方向增加。
8.權(quán)利要求5的存儲(chǔ)單元(10)，其中柵極氧化物起NMOS晶體管控制柵極(63)的作用。
9.權(quán)利要求5的存儲(chǔ)單元(10)，其中P-區(qū)(20)和N+區(qū)(22)之間的PN結(jié)擴(kuò)展貫通柱(12)。
10.權(quán)利要求9的存儲(chǔ)單元(10)，其中柱(12)起斷路狀態(tài)的JFET(64)的作用。
全文摘要
存儲(chǔ)器陣列(100)包括位于第一(30)和第二(50)導(dǎo)體的交叉點(diǎn)處的存儲(chǔ)單元(10)。存儲(chǔ)單元(10)是復(fù)合結(jié)構(gòu)，它能夠存儲(chǔ)數(shù)據(jù)，能將存儲(chǔ)單元(10)和潛通路電流隔離開(kāi)。存儲(chǔ)單元(10)包括隧道柵極表面效應(yīng)晶體管，該晶體管有不均勻柵極氧化物(14)。柵極氧化物(14)被支撐在柱狀二極管結(jié)構(gòu)(12)上。存儲(chǔ)單元(10)在柵極氧化物(15)的隧道結(jié)(17)中存儲(chǔ)二進(jìn)制狀態(tài)。另外，晶體管(62)的控制柵極(63)斷開(kāi)隧道結(jié)(17)和柱(12)的側(cè)壁的連接，阻止了電流流動(dòng)。控制柵極(63)因而阻止了潛通路電流通過(guò)存儲(chǔ)單元(10)。存儲(chǔ)單元(10)中的隔離特性不需要襯底上的空間，允許高陣列密度。另外，存儲(chǔ)單元(10)有低正向壓降，改善了存儲(chǔ)器陣列(100)的可讀性。
文檔編號(hào)H01L27/10GK1400664SQ0212707
公開(kāi)日2003年3月5日 申請(qǐng)日期2002年7月26日 優(yōu)先權(quán)日2001年7月26日
發(fā)明者F·A·佩爾納 申請(qǐng)人:惠普公司