專利名稱：形成屏蔽式只讀存儲器中的金屬硅化物的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種形成半導(dǎo)體組件中的金屬硅化物的方法，其特別是關(guān)于一種形成屏蔽式只讀存儲器(mask ROM)中的金屬硅化物的方法。
背景技術(shù)：
傳統(tǒng)屏蔽式只讀存儲器包含NOR-型與NAND型。NOR-型屏蔽式只讀存儲器是以并聯(lián)(in parallel)連接內(nèi)存晶體管的源極與汲極的方式形成。另一種以串聯(lián)(in series)方式連接內(nèi)存晶體管的源極與汲極的，則為NAND型屏蔽式只讀存儲器。然而，由于組件微型化(deviceminiaturization)，使得傳統(tǒng)只讀存儲器，因縮小線寬而遇到字符線(wordline)與位線(bit line)阻抗升高的問題。只讀存儲器組件的阻抗升高，會影響到組件的操作速率。
解決高阻抗的方法之一是，利用薄的金屬硅化物(silicide)降低字符線與位線的阻抗。比起非金屬硅化物結(jié)構(gòu)，以自行對準(zhǔn)金屬硅化物(Self-aligned silicide，SALICIED)制程形成的金屬硅化物，可形成低阻抗的源極、柵極與汲極。然而，自行對準(zhǔn)金屬硅化物制程，于制造過程中，需要額外的步驟。此外，若干組件的結(jié)構(gòu)，會限制了金屬硅化物的應(yīng)用，例如，埋置式(embed)屏蔽式只讀存儲器，考量到漏電流的問題，于存儲單元(memory cell存儲單元)的埋入(buried)重?fù)诫s區(qū)域，不能形成金屬硅化物。已知的金屬硅化物制程步驟，對于形成如此的組件是困難的。
因此，本發(fā)明是在針對上述的缺失，提出一種形成屏蔽式只讀存儲器中的金屬硅化物的方法。

發(fā)明內(nèi)容鑒于上述，本發(fā)明的主要目的，是在提供一種形成半導(dǎo)體組件中的金屬硅化物的方法，此半導(dǎo)體組件包含存儲單元區(qū)域，金屬硅化物的形成是不會造成存儲單元漏電的問題，同時外圍電路區(qū)域可藉由金屬硅化物降低其組件電阻。
本發(fā)明的另一目的，是在提供一種形成屏蔽式只讀存儲器中的金屬硅化物的方法，可避免金屬硅化物形成于存儲單元的埋入重?fù)诫s區(qū)域上。
為達(dá)到以上所述的目的，本發(fā)明提供一種形成屏蔽式只讀存儲器中的金屬硅化物的方法，所包含的步驟為提供一半導(dǎo)體結(jié)構(gòu)，至少定義成一外圍電路區(qū)域與一存儲單元區(qū)域，且存儲單元區(qū)域至少包含一埋入摻雜區(qū)；其次，形成一多晶硅層于半導(dǎo)體結(jié)構(gòu)上，并至少覆蓋于外圍電路區(qū)域與存儲單元區(qū)域上；接著，移除外圍電路區(qū)域上的部分多晶硅層，以于外圍電路區(qū)域上，形成至少一柵極結(jié)構(gòu)；然后，形成一間隙壁于柵極結(jié)構(gòu)的側(cè)壁上；再形成一金屬硅化物于柵極結(jié)構(gòu)上、外圍電路區(qū)域上與存儲單元區(qū)域的多晶硅層上；最后移除存儲單元區(qū)域的部分金屬硅化物與多晶硅層，以暴露出存儲單元區(qū)域的埋入摻雜區(qū)。
后續(xù)通過具體實施例配合附圖詳加說明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點及其所達(dá)成的功效。

圖1A至圖1F為本發(fā)明制作屏蔽式只讀存儲器實施例的各步驟結(jié)構(gòu)剖面示意圖。
具體實施方式本發(fā)明的半導(dǎo)體設(shè)計可被廣泛地應(yīng)用到許多半導(dǎo)體設(shè)計中，并且可利用許多不同的半導(dǎo)體材料制作，當(dāng)本發(fā)明以一較佳實施例來說明本發(fā)明方法時，已知此領(lǐng)域的人士應(yīng)有的認(rèn)知是許多的步驟可以改變，材料及雜質(zhì)也可替換，這些一般的替換無疑地亦不脫離本發(fā)明的精神及范疇。
其次，本發(fā)明用示意圖詳細(xì)描述如下，在詳述本發(fā)明實施例時，表示半導(dǎo)體結(jié)構(gòu)的剖面圖在半導(dǎo)體制程中會不依一般比例作局部放大以利說明，然不應(yīng)以此作為有限定的認(rèn)知。此外，在實際的制作中，應(yīng)包含長度、寬度及深度的三維空間尺寸。
圖1A至圖1F為本發(fā)明制作屏蔽式只讀存儲器實施例的各步驟的部分結(jié)構(gòu)剖面示意圖。請參閱圖1A所示，提供一半導(dǎo)體結(jié)構(gòu)10，在于其上先沉積一介電層12后，再于介電層12上沉積一多晶硅層14。且該半導(dǎo)體結(jié)構(gòu)10是已定義有外圍電路區(qū)域與存儲單元區(qū)域兩部分。該半導(dǎo)體結(jié)構(gòu)10是包含一底材與底材中的摻雜區(qū)域(圖中未示)，底材為一硅底材，于硅底材上可包含隔離組件(isolation device)，例如場氧化層(field oxide)；硅底材中的摻雜區(qū)域是包括于外圍電路區(qū)域中的P型井(well)或N型井，以及于存儲單元區(qū)域的埋入重?fù)诫s區(qū)域。其中，介電層12的材質(zhì)通常為氧化硅，其是以一般技術(shù)，例如熱氧化法形成者，在此不多描述。
參照圖1B所示，在多晶硅層14表面形成一圖案化屏蔽式16，其是僅覆蓋于存儲單元區(qū)域上方的多晶硅層14，然后對外圍電路區(qū)域的多晶硅層14與介電層12進(jìn)行微影與蝕刻后，形成外圍電路區(qū)域的柵極結(jié)構(gòu)18。接著對外圍電路區(qū)域進(jìn)行輕摻雜(lightly doped)植入步驟，將摻質(zhì)(dopant)植入外圍電路區(qū)域的半導(dǎo)體結(jié)構(gòu)10中，以形成輕摻雜區(qū)域20。在此輕摻雜植入步驟中所使用的摻質(zhì)可以是N型或P型離子，視設(shè)計所需而定。
接著，如圖1C所示，利用化學(xué)氣相沉積法(chemical vapordeposition，CVD)在外圍電路區(qū)域與存儲單元區(qū)域上形成另一介電層22，其材質(zhì)通常為氧化硅或氮化硅，使介電層22覆蓋多晶硅層14表面及裸露出的半導(dǎo)體結(jié)構(gòu)10表面。其次，蝕刻該介電層22，只保留柵極結(jié)構(gòu)18的側(cè)壁(sidewall)上的介電層22，以藉此形成柵極結(jié)構(gòu)18的間隙壁(spacer)24，如圖1D所示；接著進(jìn)行重?fù)诫s植入步驟，其是以柵極結(jié)構(gòu)18與間隙壁24為屏蔽式，于半導(dǎo)體結(jié)構(gòu)10內(nèi)植入N型或P型摻質(zhì)，以形成離子摻雜區(qū)域26，以作為外圍電路區(qū)域的源極與汲極區(qū)域。
請參照圖1E所示，對整個結(jié)構(gòu)進(jìn)行自行對準(zhǔn)金屬硅化物形成步驟，使得金屬硅化物層28自動對準(zhǔn)形成于多晶硅層14與半導(dǎo)體結(jié)構(gòu)10表面上。要特別說明的是，由于存儲單元區(qū)域上為多晶硅層14所覆蓋，因此金屬硅化物層28于存儲單元區(qū)域只形成于多晶硅層14上，且金屬硅化物層28是覆蓋整個存儲單元區(qū)域表面。
接著，形成存儲單元區(qū)域的組件，如圖1F所示，利用蝕刻微影制程，移除存儲單元區(qū)域內(nèi)的部分金屬硅化物層28、多晶硅層14與介電層12后，于存儲單元區(qū)域所暴露出的半導(dǎo)體結(jié)構(gòu)10，其上方并無金屬硅化物層28所覆蓋，也就是存儲單元區(qū)域的半導(dǎo)體結(jié)構(gòu)10中所包含的埋入重?fù)诫s區(qū)域上方并不會被金屬硅化物層28所覆蓋，因此于存儲單元區(qū)域，不會導(dǎo)致漏電流的問題。
因此，本發(fā)明的步驟，可解決自行對準(zhǔn)金屬硅化物制程應(yīng)用于屏蔽式只讀存儲器時，于存儲單元區(qū)域產(chǎn)生漏電流的問題，同時可利用自行對準(zhǔn)金屬硅化物達(dá)到降低外圍電路的組件的阻抗。
以上所述的實施例僅是為說明本發(fā)明的技術(shù)思想及特點，其目的在使熟習(xí)此項技藝的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，當(dāng)不能以的限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種形成屏蔽式只讀存儲器中的金屬硅化物的方法，其特征是包括下列步驟提供一半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)至少定義成一外圍電路區(qū)域與一存儲單元區(qū)域，該存儲單元區(qū)域至少包含一埋入摻雜區(qū)；形成一多晶硅層于該半導(dǎo)體結(jié)構(gòu)上，該多晶硅層至少覆蓋于該外圍電路區(qū)域與該存儲單元區(qū)域上；移除該外圍電路區(qū)域上的部分該多晶硅層，以于該外圍電路區(qū)域上形成至少一柵極結(jié)構(gòu)；形成一間隙壁于該柵極結(jié)構(gòu)的側(cè)壁上；形成一金屬硅化物于該柵極結(jié)構(gòu)上、該外圍電路區(qū)域上與該存儲單元區(qū)域的該多晶硅層上；以及移除該存儲單元區(qū)域的部分該金屬硅化物與該多晶硅層，以暴露出該存儲單元區(qū)域的該埋入摻雜區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，其特征是提供該半導(dǎo)體結(jié)構(gòu)的步驟包含提供一硅底材；形成至少一井于該外圍電路區(qū)域的該硅底材中；以及形成該埋入摻雜區(qū)于該存儲單元區(qū)域。
3.根據(jù)權(quán)利要求1所述的方法，其特征是形成至少該柵極結(jié)構(gòu)的步驟包含形成一光阻層于該多晶硅層上；微影該光阻層以定義該柵極結(jié)構(gòu)于該外圍電路區(qū)域；蝕刻該外圍電路區(qū)域上的該多晶硅層以形成該柵極結(jié)構(gòu)；以及移除該光阻層。
4.根據(jù)權(quán)利要求1所述的方法，其特征是形成該間隙壁的步驟包含沉積一氧化硅層于該柵極結(jié)構(gòu)上、該外圍電路上與該存儲單元區(qū)域的該多晶硅層上；以及蝕刻該氧化硅層。
5.根據(jù)權(quán)利要求1所述的方法，其特征是更包含于該柵極結(jié)構(gòu)形成后，形成一輕摻雜區(qū)域于該外圍電路區(qū)域的半導(dǎo)體結(jié)構(gòu)中。
6.根據(jù)權(quán)利要求1所述的方法，其特征是更包含于該間隙壁形成后，形成一源極與一汲極于該外圍電路區(qū)域的半導(dǎo)體結(jié)構(gòu)中。
7.一種形成屏蔽式只讀存儲器中的金屬硅化物的方法，其特征是該方法包含下列步驟提供一硅底材，該硅底材至少定義成一外圍電路區(qū)域與一存儲單元區(qū)域，該存儲單元區(qū)域至少包含一埋入摻雜區(qū)；形成一多晶硅層于該硅底材上，該多晶硅層至少覆蓋于該外圍電路區(qū)域與該存儲單元區(qū)域上；移除該外圍電路區(qū)域上的部分該多晶硅層，以于該外圍電路區(qū)域上形成至少一柵極結(jié)構(gòu)；形成一輕摻雜區(qū)域于該外圍電路區(qū)域的硅底材中；形成一間隙壁于該柵極結(jié)構(gòu)的側(cè)壁上；形成一源極與一汲極于該外圍電路區(qū)域的硅底材中；形成一金屬硅化物于該柵極結(jié)構(gòu)上、該外圍電路區(qū)域上與該存儲單元區(qū)域的該多晶硅層上；及移除該存儲單元區(qū)域的部分該金屬硅化物與該多晶硅層，以暴露出該存儲單元區(qū)域的該埋入摻雜區(qū)。
全文摘要
本發(fā)明是提供一種形成屏蔽式只讀存儲器中的金屬硅化物的方法，包括下列步驟，先提供一已定義有周邊電路區(qū)域與存儲單元區(qū)域的半導(dǎo)體結(jié)構(gòu)，且存儲單元區(qū)域至少包含一埋入摻雜區(qū)；再形成一多晶硅層于半導(dǎo)體結(jié)構(gòu)上，并移除外圍電路區(qū)域上的部分多晶硅層，以于外圍電路區(qū)域上形成至少一柵極結(jié)構(gòu)；然后于柵極結(jié)構(gòu)的側(cè)壁上形成一間隙壁；再形成一金屬硅化物于柵極結(jié)構(gòu)與多晶硅層上；而后移除存儲單元區(qū)域的部分金屬硅化物與多晶硅層，以暴露出存儲單元區(qū)域的埋入摻雜區(qū)。如此埋入摻雜區(qū)就不會因金屬硅化物的形成而產(chǎn)生漏電的問題，同時外圍電路區(qū)域可藉由金屬硅化物降低其組件電阻。
文檔編號H01L21/8246GK1472796SQ0212742
公開日2004年2月4日 申請日期2002年8月2日 優(yōu)先權(quán)日2002年8月2日
發(fā)明者葉雙鳳 申請人:上海宏力半導(dǎo)體制造有限公司