專利名稱：屏蔽式只讀存儲器的制造方法
技術領域：
本發(fā)明是有關一種半導體組件的制造方法，特別是關于一種在基底植入N型與P型雜質，配合熱制程以形成口袋型的摻雜區(qū)域的屏蔽式只讀存儲器(mask read-only memory，Mask ROM)的制造方法。
發(fā)明背景只讀存儲器由于具有不因電源中斷而喪失記憶的非揮發(fā)(non-volatile)特性，因此許多電器產品中必須具備此類內存，以維持電器產品的正常操作。而屏蔽式只讀存儲器是只讀存儲器中最為基礎的一種，而且在組件集積度越來越高的情況下，存儲單元的面積也跟著縮小，當屏蔽式只讀存儲器的尺寸縮小至深次微米(deep sub-micron)時，常用的制造流程就面臨了一些挑戰(zhàn)。
當內存的組件尺寸達到深次微米的等級時，位線間的距離也跟著縮小，因N型雜質的橫向擴散(lateral diffusion)，使得埋在基底中的位線產生擊穿現象(punch through)，造成相鄰位線間的短路，即電性作動不完全；另一方面，相鄰位線間因離子分布不均造成的空乏區(qū)(depletion layer)，卻無法因組件尺寸的縮小，而同時減少空乏區(qū)的寬度。
再者，于制作PMOS在氧化層上形成一多晶硅層時，常僅植入N型離子以形成一單一離子的柵極，在組件尺寸縮小時，亦無法縮短兩位線間的信道長度，造成制程上的困難，難以形成較小的PMOS組件。
因此，傳統(tǒng)制造屏蔽式只讀存儲器的方法中，在面臨組件集積度越來越高，存儲單元的面積跟著縮小，兩相鄰位線的距離縮小的情況下，雜質的橫向擴散及離子分布不均產生的空乏區(qū)的問題，將使得難以制作較小的屏蔽式只讀存儲器，而降低組件的合格率及電性品質。本發(fā)明即在針對上述的缺失，提出一種屏蔽式只讀存儲器的制造方法，以有效克服傳統(tǒng)方式的缺失。

發(fā)明內容本發(fā)明的主要目的是在提供一種屏蔽式只讀存儲器的制造方法，其是同時在存儲單元數組區(qū)域植入N型與P型雜質并進行熱制程，形成一口袋型摻雜區(qū)，以減少空乏區(qū)的距離，以保持良好的屏蔽式只讀存儲器的特性及電性品質。
本發(fā)明的另一目的是在提供一種屏蔽式只讀存儲器的制造方法，可有效縮小信道長度，且便于制造，以藉此增加產品合格率。
為達到上述的目的，本發(fā)明是在一基底表面植入離子，利用熱制程使得植入的P型離子穩(wěn)固的包含著埋入式位線，并修復受損的柵極氧化層，使得當組件尺寸縮小的情況下，仍可保持組件的特性，以利于組件的制造并提升產品的合格率。
以下通過具體實施例配合附圖詳加說明，當更容易了解本發(fā)明的目的、技術內容、特點及其所達成的功效。

圖1A至圖1G為本發(fā)明屏蔽式只讀存儲器的制造流程剖面圖。
具體實施方式請參閱圖1A，首先在提供的硅基底10分為外圍區(qū)域P(peripheral area)及存儲單元數組區(qū)域A(cell array area)，形成一柵氧化層12于基底10上，其中該柵氧化層12的形成例如以熱氧化法形成二氧化硅層；的后在柵氧化層12上微影蝕刻形成一第一圖案化光阻層14，如圖1B所示，以該第一圖案化光阻層14為屏蔽進行一離子植入步驟，在存儲單元數組區(qū)域A的基底10中形成多個埋入式位線16，其中離子植入步驟是對基底10同時進行一N型與P型雜質的離子植入，以形成如圖1C所示的位線16，該N型離子為砷離子或磷離子，而P型雜質為硼離子或氟化硼離子。
接著請參照圖1C，蝕刻除去第一圖案化光阻層14，接著進行一熱制程例如以快速熱氧化法(rapid thermal oxidation，RTO)，使上述離子植入步驟中的P型雜質活化，使該P型雜質固定在基底10的存儲單元數組區(qū)域A中，以形成一口袋型摻雜區(qū)域18包圍該埋入式位線16，并在該熱制程中同時進行修復因離子植入受損的柵氧化層12。
參閱圖1D，再沉積一層已定義但未摻雜離子的多晶硅層(polycide)20于柵氧化層12表面上，進行全面性的N型雜質植入步驟，以在多晶硅層20中形成一N型離子摻雜區(qū)22，而形成多晶硅層20的方法例如是化學氣相沉積法，該N型離子為砷離子或磷離子；的后在多晶硅層20上形成一第二圖案化光阻層24，如圖1E示意，以覆蓋存儲單元數組區(qū)域A及部份的外圍區(qū)域P，而露出外圍區(qū)域P的外圍，再對基底10進行第二次的離子植入步驟，在第二次的離子植入步驟中是植入P型雜質，以在未被第二屏蔽層24覆蓋的外圍區(qū)域P的多晶硅層20中，形成一P型離子摻雜區(qū)26，完成離子摻雜步驟，蝕刻除去第二圖案化光阻層24，如圖1F。
請參閱圖1G，在該多晶硅層20表面形成一導電層28，而該導電層28的材質為硅化鎢。其中藉蝕刻定義該多晶硅層20與該導電層28，即可形成多晶硅化金屬柵極，(圖中未示)；如繼續(xù)以該多晶硅化金屬柵極為屏蔽，對該基底進行離子摻雜，以形成源/汲極輕摻雜區(qū)域與重摻雜的源/汲區(qū)域，并進行金屬化制程，以形成屏蔽式只讀存儲器。
因此，本發(fā)明的屏蔽式只讀存儲器的制造方法，在基底的存儲單元數組區(qū)域中形成埋入式位線的同時，再植入P型雜質，經熱制程可使P型雜質包圍該埋入式位線，且可將其固定在基底中，不僅可修護離子植入時受損的氧化層，更可縮小存儲單元數組區(qū)域空乏區(qū)的距離與雜質擴散衍生的擊穿現象，本發(fā)明可在縮小組件尺寸的要求下，保持良好的半導體組件特性，亦使得制造時較為簡便，進而增加產品的合格率。
以上所述的實施例僅是為說明本發(fā)明的技術思想及特點，其目的在使熟習此項技藝的人士能夠了解本發(fā)明的內容并據以實施，當不能以的限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應涵蓋在本發(fā)明的專利范圍內。
權利要求
1.一種屏蔽式只讀存儲器的制造方法，其特征是包括下列步驟提供一半導體基底，其是分為外圍區(qū)域及存儲單元數組區(qū)域；形成一氧化層在該基底上；在該氧化層上形成一第一圖案化光阻層；以該第一圖案化光阻層為屏蔽，對該基底進行一N型及P型雜質的離子植入步驟，以在該存儲單元數組區(qū)域的基底內形成多個埋入式位線；進行一熱制程，以活化該P型雜質，使該P型雜質包圍該埋入式位線，而形成一口袋型摻雜區(qū)域；在該氧化層上形成一已定義的多晶硅層；進行一全面性N型雜質的離子植入步驟；在該多晶硅層上形成一第二圖案化光阻層，以覆蓋該存儲單元數組區(qū)域，并露出部份的該外圍區(qū)域；以該第二圖案化光阻層為屏蔽，對該多晶硅層進行一P型雜質的離子植入步驟；移除該第二圖案化光阻層后，在該多晶硅層表面形成一導電層；及定義該多晶硅層及該導電層，以形成多晶硅化金屬柵極。
2.根據權利要求1所述的屏蔽式只讀存儲器的制造方法，其特征是在形成該多晶硅化金屬柵極的步驟后，更包括以該多晶硅化金屬柵極為屏蔽，對該基底進行離子摻雜，以形成源/汲極輕摻雜區(qū)域與重摻雜的源/汲摻雜區(qū)域；及進行金屬化制程。
3.根據權利要求1所述的屏蔽式只讀存儲器的制造方法，其特征是該第一圖案化光阻層與該第二圖案化光阻層是以微影蝕刻制程所形成者。
4.根據權利要求1所述的屏蔽式只讀存儲器的制造方法，其特征是該P型雜質為硼離子及氟化硼離子的其中之一。
5.根據權利要求1所述的屏蔽式只讀存儲器的制造方法，其特征是該N型雜質為砷離子及磷離子的其中之一。
6.根據權利要求1所述的屏蔽式只讀存儲器的制造方法，其特征是該熱制程是為快速熱氧化法。
7.根據權利要求1所述的屏蔽式只讀存儲器的制造方法，其特征是形成該多晶硅層的方法是采用化學氣相沉積法。
8.根據權利要求1所述的屏蔽式只讀存儲器的制造方法，其特征是該導電層的材質是為一硅化鎢。
全文摘要
本發(fā)明是提供一種屏蔽式只讀存儲器的制造方法，其是在基底中同時植入N型與P型雜質，在存儲單元數組區(qū)的基底形成埋入式位線，再經熱制程使P型雜質包圍該埋入式位線，以征成一口袋型的摻雜區(qū)域，再于氧化層上沉積一多晶硅層，而于該多晶硅層中分別在存儲單元中央的細胞數組區(qū)域與周圍區(qū)域，植入N型雜質與P型雜質，并在多晶硅層表面征成一導電層，以形成多晶硅化金屬柵極，再進行后續(xù)的半導體制程以形成屏蔽式只讀存儲器。本發(fā)明在縮小半導體組件尺寸的要求下，不僅可修護離子植入時受損的氧化層，更可縮小空乏區(qū)的距離與雜質擴散衍生的擊穿現象，保持良好的半導體組件特性，亦使得制造時較為簡便，進而增加產品的合格率。
文檔編號H01L21/8246GK1472797SQ02127428
公開日2004年2月4日 申請日期2002年8月2日 優(yōu)先權日2002年8月2日
發(fā)明者張有志, 葉雙鳳 申請人:上海宏力半導體制造有限公司