專(zhuān)利名稱(chēng)：電源雜訊的分析方法及降低方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)，是關(guān)于一種電源雜訊(Power Noise)的分析方法及降低方法，特別有關(guān)于應(yīng)用在集成電路設(shè)計(jì)過(guò)程中，一種電源雜訊的分析及降低方法，借由適當(dāng)配置電容器于集成電路中，以降低集成電路內(nèi)的電源雜訊。
在深次微米領(lǐng)域的集成電路中，訊號(hào)的處理和傳送常受到許多雜訊的干擾，例如漏電流雜訊、串音雜訊(Crosstalk Noise)、反射雜訊(ReflectionNoise)和電源供應(yīng)雜訊(Power Supply Noise)等，其中當(dāng)集成電路的操作頻率越來(lái)越高時(shí)，電源供應(yīng)雜訊的干擾就越趨嚴(yán)重，所以需要進(jìn)行電源網(wǎng)絡(luò)的分析。
在分析電源網(wǎng)絡(luò)的效率時(shí)，需要注意的主要是電子遷移(Electromigration)和電壓降(Voltage Drop)。當(dāng)流經(jīng)導(dǎo)電金屬線的電流密度過(guò)高時(shí)，金屬線中的原子將發(fā)生遷移的現(xiàn)象，使得晶片中的金屬線加速老化而失效。
而為了讓晶片中各位置的半導(dǎo)體元件皆可獲得足夠的電壓進(jìn)行運(yùn)作，需要避免晶片內(nèi)出現(xiàn)過(guò)度的電壓降。換言之，若晶片內(nèi)某些半導(dǎo)體元件運(yùn)作時(shí)產(chǎn)生非常大的電壓降，則晶片內(nèi)其他半導(dǎo)體元件(特別是位于晶片中心部份的半導(dǎo)體元件)便未能獲得足夠電壓進(jìn)行運(yùn)作，集成電路的效能因而下降，甚至出現(xiàn)錯(cuò)誤的運(yùn)作。
隨著集成電路的操作頻率大幅提高，晶片內(nèi)半導(dǎo)體元件的切換速度亦同時(shí)提升，由于半導(dǎo)體元件進(jìn)行狀態(tài)切換時(shí)的瞬間電變化將引起電壓突波，這個(gè)波動(dòng)會(huì)對(duì)整個(gè)電力平面的偏壓造成瞬間的壓降，以及在電源與接地之間形成雜訊。隨著電子電路的操作頻率、傳輸速度與密度的增加，雜訊也大大地提高，進(jìn)而嚴(yán)重地影響到系統(tǒng)正常的工作，而造成誤動(dòng)作。
鑒于上述的發(fā)明背景中，隨著半導(dǎo)體制造技術(shù)和集成電路設(shè)計(jì)的進(jìn)步，集成電路的操作頻率越來(lái)越高，晶片的面積同時(shí)亦越來(lái)越大，所以集成電路中的半導(dǎo)體元件在操作時(shí)所引致的壓降越來(lái)越大，同時(shí)半導(dǎo)體元件的高操作頻率亦引起嚴(yán)重的電源雜訊，干擾及污染了正常的電路運(yùn)作訊號(hào)和電源供應(yīng)，影響集成電路的運(yùn)作效能和訊號(hào)處理的正確性。
為達(dá)到上述的目的，本發(fā)明提供了一種電源雜訊的分析方法及其降低方法，首先是利用電腦輔助設(shè)計(jì)(Computer Aided Design)軟件，對(duì)集成電路的相關(guān)設(shè)計(jì)資料進(jìn)行晶片電源分析，借以獲得經(jīng)過(guò)集成電路設(shè)計(jì)的電源網(wǎng)絡(luò)模型，然后將此電源網(wǎng)絡(luò)模型定義為由眾多單元方塊互相連結(jié)構(gòu)成，在分析集成電路設(shè)計(jì)的相關(guān)資料后，可得知電性連接至各個(gè)單元方塊的元件的數(shù)量和類(lèi)型等參數(shù)，以此作為單元方塊的元件參考資料，接著根據(jù)各單元方塊的元件參考資料，利用電性連接至單元方塊的元件構(gòu)成的等效電路，借電路模擬軟件來(lái)估算出各單元方塊在操作時(shí)所引起的壓降，便可得知電源網(wǎng)絡(luò)模型中各個(gè)區(qū)域所消耗的電壓的分布情況及電壓消耗量，據(jù)此在電源網(wǎng)絡(luò)模型的適當(dāng)位置配置去耦合電容，以適當(dāng)補(bǔ)償集成電路中元件于操作時(shí)所引起的壓降，從而降低集成電路內(nèi)的電源雜訊。
更詳細(xì)地說(shuō)，本發(fā)明提供了一種電源雜訊的分析方法，是應(yīng)用在集成電路設(shè)計(jì)中，該電源雜訊的分析方法至少包括提供該集成電路設(shè)計(jì)的一電源網(wǎng)絡(luò)模型；依一預(yù)定方法定義該電源網(wǎng)絡(luò)模型為由復(fù)數(shù)個(gè)單元方塊組成；根據(jù)每一單元方塊在該電源網(wǎng)絡(luò)模型的一位置及一涵蓋面積，獲得電性連接至每一單元方塊的復(fù)數(shù)個(gè)元件的復(fù)數(shù)個(gè)數(shù)據(jù)，并以這些數(shù)據(jù)作為每一單元方塊的一參考資料；以及根據(jù)這些單元方塊的這些參考資料，進(jìn)行一交流分析步驟，以獲得該電源網(wǎng)絡(luò)模型的一交流分析結(jié)果。
所述的電源雜訊的分析方法，其中上述的交流分析結(jié)果至少包括每一單元方塊于操作時(shí)所消耗的功率及引起的電壓降。
所述的電源雜訊的分析方法，其中更包括對(duì)該集成電路設(shè)計(jì)執(zhí)行一電源網(wǎng)絡(luò)分析步驟，借以獲得該集成電路設(shè)計(jì)的該電源網(wǎng)絡(luò)模型。
所述的電源雜訊的分析方法，其中上述的電源網(wǎng)絡(luò)模型包含有該集成電路設(shè)計(jì)的一直流電源網(wǎng)絡(luò)模型數(shù)據(jù)和一交流電源網(wǎng)絡(luò)模型數(shù)據(jù)。
所述的電源雜訊的分析方法，其中上述的預(yù)定方法為借由構(gòu)成該電源網(wǎng)絡(luò)模型的復(fù)數(shù)條金屬線以定義該電源網(wǎng)絡(luò)模型的單元方塊為復(fù)數(shù)個(gè)矩形，其中該些矩形由該些金屬線構(gòu)成。
所述的電源雜訊的分析方法，其中該些元件至少包括有復(fù)數(shù)個(gè)邏輯元件、復(fù)數(shù)個(gè)時(shí)序緩沖器以及復(fù)數(shù)個(gè)寄生元件。
所述的電源雜訊的分析方法，其中該些寄生元件至少包括復(fù)數(shù)個(gè)寄生去耦合電容。
所述的電源雜訊的分析方法，其中于獲得該電源網(wǎng)絡(luò)模型的交流分析結(jié)果后，更包括根據(jù)交流分析結(jié)果，于集成電路設(shè)計(jì)的復(fù)數(shù)個(gè)位置配置復(fù)數(shù)個(gè)去耦合電容。
本發(fā)明提供了一種電源雜訊的降低方法，是應(yīng)用在一集成電路設(shè)計(jì)中，該電源雜訊的降低方法至少包括提供該集成電路設(shè)計(jì)的一電源網(wǎng)絡(luò)模型；依一預(yù)定方法定義電源網(wǎng)絡(luò)模型為由復(fù)數(shù)個(gè)單元方塊組成；根據(jù)每一單元方塊在該電源網(wǎng)絡(luò)模型的一位置及一涵蓋面積，獲得電性連接至每一單元方塊的復(fù)數(shù)個(gè)元件的復(fù)數(shù)個(gè)數(shù)據(jù)，并以這些數(shù)據(jù)作為每一單元方塊的一參考資料；根據(jù)這些單元方塊的這些參考資料，進(jìn)行一交流分析步驟，以獲得該電源網(wǎng)絡(luò)模型的一交流分析結(jié)果；以及根據(jù)交流分析結(jié)果，于集成電路設(shè)計(jì)的復(fù)數(shù)個(gè)位置配置復(fù)數(shù)個(gè)去耦合電容。
所述的電源雜訊的降低方法，其中上述的交流分析結(jié)果至少包括每一單元方塊于操作時(shí)所消耗的功率及引起的電壓降。
所述的電源雜訊的降低方法，其中更包括對(duì)該集成電路設(shè)計(jì)執(zhí)行一電源網(wǎng)絡(luò)分析步驟，借以獲得集成電路設(shè)計(jì)的該電源網(wǎng)絡(luò)模型。
所述的電源雜訊的降低方法，其中上述的電源網(wǎng)絡(luò)模型包含有該集成電路設(shè)計(jì)的一直流電源網(wǎng)絡(luò)模型數(shù)據(jù)和一交流電源網(wǎng)絡(luò)模型數(shù)據(jù)。
所述的電源雜訊的降低方法，其中上述的預(yù)定方法為借由構(gòu)成該電源網(wǎng)絡(luò)模型的復(fù)數(shù)條金屬線以定義該電源網(wǎng)絡(luò)模型的單元方塊為復(fù)數(shù)個(gè)矩形，其中這些矩形由這些金屬線構(gòu)成。
所述的電源雜訊的降低方法，其中該些元件至少包括有復(fù)數(shù)個(gè)邏輯元件、復(fù)數(shù)個(gè)時(shí)序緩沖器以及復(fù)數(shù)個(gè)寄生元件。
所述的電源雜訊的降低方法，其中該些寄生元件至少包括復(fù)數(shù)個(gè)寄生去耦合電容。
圖3是在圖2的電源網(wǎng)絡(luò)模型中，單元方塊內(nèi)各元件的連接關(guān)系示意圖。
請(qǐng)參考圖2，其所繪示為根據(jù)第1圖，在集成電路設(shè)計(jì)過(guò)程時(shí)經(jīng)過(guò)定義后的電源網(wǎng)絡(luò)模型的俯視示意圖，其中電源網(wǎng)絡(luò)模型100是由金屬層120和金屬層130構(gòu)成，而金屬層120和金屬層130分別包含有眾多金屬線140和金屬線150，每個(gè)單元方塊110則以等效電路的形式來(lái)互相連接。為了方便模擬及估算龐大的電源網(wǎng)絡(luò)模型100于運(yùn)作時(shí)的常態(tài)情況和暫態(tài)情況，所以在獲得集成電路設(shè)計(jì)的電源網(wǎng)絡(luò)模型100后，進(jìn)行處理流程10的定義單元方塊及元件分析40，根據(jù)電源網(wǎng)絡(luò)模型100的面積，以及構(gòu)成此電源網(wǎng)絡(luò)模型100的各金屬層中的金屬線，將電源網(wǎng)絡(luò)模型100定義成由眾多單元方塊110互相連結(jié)組成，其中每一單元方塊110內(nèi)所包含的元件的類(lèi)型和數(shù)量等，是根據(jù)集成電路的設(shè)計(jì)、布局以及各單元方塊110于電源網(wǎng)絡(luò)模型100所在的位置和涵蓋范圍來(lái)決定。因此，透過(guò)定義單元方塊的步驟，可使得分析集成電路設(shè)計(jì)的電源網(wǎng)絡(luò)模型時(shí)更加快速及準(zhǔn)確。
例如，如圖2所示，若電源網(wǎng)絡(luò)模型100是由金屬層120和金屬層130構(gòu)成，則可對(duì)電源網(wǎng)絡(luò)模型100定義出每個(gè)單元方塊110是利用位在金屬層120的兩條金屬線140和位在金屬層130的兩條金屬線150所圍繞而成的一個(gè)矩形方塊。
請(qǐng)參考圖3，其所繪示為在圖2的電源網(wǎng)絡(luò)模型中，單元方塊內(nèi)各元件的連接關(guān)系示意圖。圖3所示的單元方塊110中，包括了許多邏輯元件、用作建構(gòu)時(shí)脈樹(shù)和時(shí)脈傳遞的邏輯電路以及時(shí)脈緩沖器等，例如包括了兩個(gè)邏輯元件-D型正反器(D-Flip Flop)(D型正反器160和D型正反器170)、兩個(gè)時(shí)序緩沖器(時(shí)序緩沖器180和時(shí)序緩沖器190)，以及其他的寄生元件200，如晶片上的寄生去耦合電容(On-chip Parasitic DecouplingCapacitance)等，但單元方塊110內(nèi)的元件數(shù)量和類(lèi)型等并不限制于圖3所示，而是視設(shè)計(jì)而定。
接著，為了對(duì)定義為由眾多單元方塊110組成的電源網(wǎng)絡(luò)模型100進(jìn)行交流分析，借以得知各個(gè)單元方塊110相對(duì)應(yīng)晶片中各位置的電路所產(chǎn)生的電壓降，所以需要對(duì)元件進(jìn)行暫態(tài)分析(Transient Analysis)或交流分析，利用參考元件資料庫(kù)中有關(guān)各種元件的資料，對(duì)圖2的電源網(wǎng)絡(luò)模型100內(nèi)各單元方塊110進(jìn)行分析，借以獲知電性連接至各個(gè)單元方塊110的元件的類(lèi)型、數(shù)量、運(yùn)作參數(shù)、幾何參數(shù)和其他相關(guān)數(shù)據(jù)。
例如，根據(jù)參考元件資料庫(kù)中有關(guān)各種元件的資料，對(duì)圖3的單元方塊110進(jìn)行元件分析，可得知電性連接至單元方塊110的元件包括有多個(gè)邏輯元件(如兩個(gè)D型正反器)、兩個(gè)時(shí)序緩沖器以及其他的寄生元件，其中D型正反器160為第一類(lèi)型的D型正反器，D型正反器170為第二類(lèi)型的D型正反器，而時(shí)序緩沖器180是屬于A類(lèi)型的時(shí)序緩沖器，時(shí)序緩沖器190則是屬于B類(lèi)型的時(shí)序緩沖器，而其他的寄生元件200包括有晶片內(nèi)寄生電容等，這些元件在單元方塊110的等效電路中，皆是連接于金屬線210(為供應(yīng)操作電源的金屬線)和金屬線220(為接地或虛擬接地的金屬線)之間。另外，尚需考慮金屬線210和金屬線220的電阻240和電阻250，以及電性連接至單元方塊110的元件的輸入/出端的連接等相關(guān)資料，如邏輯元件的時(shí)序輸入、邏輯元件的輸出和輸入、時(shí)序緩沖器的輸出等相關(guān)資料，才可獲得電性連接至單元方塊110的各個(gè)元件的完整參考資料，并以此作為單元方塊110的元件參考資料。
接著，便可根據(jù)含有各單元方塊110的元件參考資料，利用Hspice等電路模擬和分析軟件，對(duì)集成電路的電源網(wǎng)絡(luò)模型100進(jìn)行交流分析50，以估算出電性連接至各單元方塊110的元件于暫態(tài)操作時(shí)所消耗的功率及引起的壓降，借以得知電源網(wǎng)絡(luò)模型100內(nèi)各單元方塊110所消耗的功率及引起的壓降，最后，便可獲得電源供應(yīng)至晶片上集成電路的各位置時(shí)的電源衰減分布情況。
然而，由于現(xiàn)今的集成電路功能日趨強(qiáng)大，需要采用許多元件或半導(dǎo)體元件構(gòu)成，因此，電性連接至各單元方塊110的元件的數(shù)量非常龐大，若將電性連接至各單元方塊110的全部元件的相關(guān)資料，皆投入進(jìn)行電源網(wǎng)絡(luò)模型100的交流分析50，則所耗費(fèi)的時(shí)間和系統(tǒng)資源等將非常可觀，從而大幅增加集成電路的設(shè)計(jì)成本，亦使得產(chǎn)品的成本上升，所以在進(jìn)行電源網(wǎng)絡(luò)模型100的交流分析前，可先進(jìn)行

圖1的處理流程10的篩選處理70。
所謂篩選處理70，是根據(jù)單元方塊110的元件參考資料內(nèi)有關(guān)各元件的類(lèi)型、數(shù)量、運(yùn)作參數(shù)、幾何參數(shù)和其他相關(guān)數(shù)據(jù)，評(píng)估各元件對(duì)單元方塊110所消耗的功率及引起的壓降的影響，將對(duì)消耗功率及引起的壓降的影響不大的元件剔除，借以減少參與電源網(wǎng)絡(luò)模型100的交流分析的數(shù)據(jù)，降低分析所需的時(shí)間和系統(tǒng)資源，同時(shí)電源網(wǎng)絡(luò)模型100的交流分析結(jié)果的準(zhǔn)確度并不會(huì)受到嚴(yán)重的影響。
例如，在圖1的處理流程10的篩選處理70中，本發(fā)明的電源雜訊的分析及降低方法提供了兩種預(yù)設(shè)的篩選步驟(篩選步驟80和篩選步驟90)，借以解釋相關(guān)設(shè)定及運(yùn)作，然此僅作說(shuō)明之用，并未限定篩選處理70的實(shí)施方法或篩選步驟的數(shù)量。
此兩種預(yù)設(shè)的篩選步驟的篩選范圍并不相同，可根據(jù)不同的集成電路設(shè)計(jì)和采用的元件而作適當(dāng)調(diào)整或修改，以達(dá)到降低分析所需的時(shí)間和系統(tǒng)資源，同時(shí)又不會(huì)嚴(yán)重影響電源網(wǎng)絡(luò)模型100的交流分析結(jié)果的準(zhǔn)確度的目的。例如，圖3的單元方塊110包含有一個(gè)第一類(lèi)型的D型正反器160和一個(gè)第二類(lèi)型的D型正反器170，在分析和比較D型正反器160和D型正反器170于操作時(shí)各自所消耗功率及引起的電壓降后，得知操作中的第一類(lèi)型D型正反器160的消耗功率及引起的電壓降，遠(yuǎn)大于第二類(lèi)型D型正反器170的消耗功率及引起的電壓降，因此在估算操作中的單元方塊110的消耗功率及引起的電壓降時(shí)，有關(guān)此第二類(lèi)型的D型正反器170的元件資料則可不需參與運(yùn)算，以降低估算所耗費(fèi)的時(shí)間。而且，根據(jù)集成電路的設(shè)計(jì)、采用元件的相關(guān)數(shù)據(jù)和交流分析的預(yù)定耗費(fèi)時(shí)間等資料，可設(shè)定篩選步驟80為只選擇單元方塊110的元件參考資料內(nèi)，有關(guān)第一類(lèi)型的D型正反器160的相關(guān)數(shù)據(jù)來(lái)參與電源網(wǎng)絡(luò)模型100的交流分析50，而單元方塊110的元件參考資料內(nèi)其他元件的相關(guān)數(shù)據(jù)則予以剔除。同樣地，在其他預(yù)設(shè)的篩選步驟中，亦可根據(jù)不同的設(shè)計(jì)條件和各種相關(guān)的參考數(shù)據(jù)來(lái)進(jìn)行設(shè)定，從而減少參與電源網(wǎng)絡(luò)模型100的交流分析的數(shù)據(jù)，借以達(dá)到降低分析所需的時(shí)間和系統(tǒng)資源，同時(shí)，電源網(wǎng)絡(luò)模型100的交流分析結(jié)果的準(zhǔn)確度亦不會(huì)大幅下降。
另一方面，在上述例子中，僅是以單元方塊110內(nèi)包含一個(gè)第一類(lèi)型的D型正反器160、一個(gè)第二類(lèi)型的D型正反器170、一個(gè)A型時(shí)序緩沖器180和一個(gè)B型時(shí)序緩沖器190為例，若某一單元方塊是包含有復(fù)數(shù)個(gè)第一類(lèi)型的D型正反器160、復(fù)數(shù)個(gè)第二類(lèi)型的D型正反器170，以及其他不同的元件時(shí)，則需對(duì)這些D型正反器160、D型正反器170和其他元件于操作時(shí)所消耗功率及引起的電壓降進(jìn)行詳細(xì)分析，才可決定采用哪些元件的相關(guān)數(shù)據(jù)來(lái)參與電源網(wǎng)絡(luò)模型100的交流分析。否則，估算后的電源網(wǎng)絡(luò)模型100的交流分析結(jié)果的準(zhǔn)確度將大幅下降。另外，由于每一單元方塊所包含的元件的類(lèi)型和數(shù)量等，是視集成電路的設(shè)計(jì)和布局而定，所以在設(shè)定篩選步驟80或篩選步驟90前，必需詳細(xì)分析每一單元方塊內(nèi)元件的類(lèi)型、數(shù)量、常態(tài)運(yùn)作時(shí)的數(shù)據(jù)資料和暫態(tài)運(yùn)作時(shí)的數(shù)據(jù)資料等，才可精確地設(shè)定合適的篩選步驟，借以提升交流分析50的執(zhí)行速度，同時(shí)又維持交流分析50的結(jié)果的高度準(zhǔn)確性。
另一方面，若欲獲得高準(zhǔn)確度的電源網(wǎng)絡(luò)模型100的交流分析結(jié)果，則可省略篩選處理70，直接根據(jù)含有各單元方塊的元件參考資料，利用Hspice等電路模擬和分析軟件，對(duì)集成電路的電源網(wǎng)絡(luò)模型100進(jìn)行交流分析50。
當(dāng)集成電路的電源網(wǎng)絡(luò)模型100進(jìn)行交流分析50后，便可獲得電源網(wǎng)絡(luò)模型100的交流分析結(jié)果，設(shè)計(jì)人員經(jīng)由交流分析結(jié)果便可得知，電源網(wǎng)絡(luò)模型100中各單元方塊110于操作時(shí)所消耗的功率及引起的電壓降，便可對(duì)集成電路設(shè)計(jì)進(jìn)行相應(yīng)的優(yōu)化調(diào)整。
另外，由于集成電路中的元件在狀態(tài)切換時(shí)所引起的電壓降，特別是于高頻操作的狀態(tài)切換時(shí)所引起的電壓降，會(huì)污染電源供應(yīng)并形成電源雜訊，干擾訊號(hào)的處理。因此，可視電源網(wǎng)絡(luò)模型100的交流分析結(jié)果，根據(jù)集成電路的設(shè)計(jì)守則、查表(Loop-up Table)和元件資料庫(kù)等數(shù)據(jù)，進(jìn)行圖1的處理流程10的配置去耦合電容60，在集成電路設(shè)計(jì)的適當(dāng)位置配置一定數(shù)量的去耦合電容，借以降低電壓的擾動(dòng)情形，補(bǔ)償元件在狀態(tài)切換時(shí)所引起的電壓降，減少元件改變狀態(tài)時(shí)所產(chǎn)生的雜訊，以維持穩(wěn)定的電源準(zhǔn)位。例如，可外加適當(dāng)?shù)娜ヱ詈想娙?30電性連接至圖3的單元方塊110，以降低電壓的擾動(dòng)情形。
而且，在集成電路設(shè)計(jì)的適當(dāng)位置配置去耦合電容后，尚可利用電路模擬和分析軟件對(duì)集成電路設(shè)計(jì)再次進(jìn)行交流分析50，借以得知集成電路設(shè)計(jì)的電源網(wǎng)絡(luò)模型100于配置去耦合電容后功率的消耗及分布情況。
本發(fā)明的優(yōu)點(diǎn)為提供一種電源雜訊的分析方法及其降低方法，借著將集成電路設(shè)計(jì)的電源網(wǎng)絡(luò)模型定義為由眾多單元方塊組成，然后根據(jù)電性連接至各單元方塊的元件的類(lèi)型、數(shù)量、運(yùn)作參數(shù)、幾何參數(shù)和其他相關(guān)數(shù)據(jù)，利用電路模擬和分析軟件，對(duì)集成電路設(shè)計(jì)的電源網(wǎng)絡(luò)模型進(jìn)行交流分析，以得到有關(guān)各個(gè)單元方塊的消耗功率及引起的電壓降，便可在集成電路設(shè)計(jì)的適當(dāng)位置配置一定數(shù)量的去耦合電容，借以減少元件在狀態(tài)切換時(shí)所引起的電壓降及電源雜訊，維持穩(wěn)定的電源準(zhǔn)位。
權(quán)利要求
1.一種電源雜訊的分析方法，是應(yīng)用在集成電路設(shè)計(jì)中，其特征在于，該電源雜訊的分析方法至少包括提供該集成電路設(shè)計(jì)的一電源網(wǎng)絡(luò)模型；依一預(yù)定方法定義該電源網(wǎng)絡(luò)模型為由復(fù)數(shù)個(gè)單元方塊組成；根據(jù)每一單元方塊在該電源網(wǎng)絡(luò)模型的一位置及一涵蓋面積，獲得電性連接至每一單元方塊的復(fù)數(shù)個(gè)元件的復(fù)數(shù)個(gè)數(shù)據(jù)，并以這些數(shù)據(jù)作為每一單元方塊的一參考資料；以及根據(jù)這些單元方塊的這些參考資料，進(jìn)行一交流分析步驟，以獲得該電源網(wǎng)絡(luò)模型的一交流分析結(jié)果。
2.如權(quán)利要求1所述的電源雜訊的分析方法，其特征在于，所述的交流分析結(jié)果至少包括每一單元方塊于操作時(shí)所消耗的功率及引起的電壓降。
3.如權(quán)利要求1所述的電源雜訊的分析方法，其特征在于，其中更包括對(duì)該集成電路設(shè)計(jì)執(zhí)行一電源網(wǎng)絡(luò)分析步驟，借以獲得該集成電路設(shè)計(jì)的該電源網(wǎng)絡(luò)模型。
4.如權(quán)利要求1所述的電源雜訊的分析方法，其特征在于，所述的電源網(wǎng)絡(luò)模型包含有該集成電路設(shè)計(jì)的一直流電源網(wǎng)絡(luò)模型數(shù)據(jù)和一交流電源網(wǎng)絡(luò)模型數(shù)據(jù)。
5.如權(quán)利要求1所述的電源雜訊的分析方法，其特征在于，所述的預(yù)定方法為借由構(gòu)成該電源網(wǎng)絡(luò)模型的復(fù)數(shù)條金屬線以定義該電源網(wǎng)絡(luò)模型的單元方塊為復(fù)數(shù)個(gè)矩形，其中該些矩形由該些金屬線構(gòu)成。
6.如權(quán)利要求1所述的電源雜訊的分析方法，其特征在于，其中該些元件至少包括有復(fù)數(shù)個(gè)邏輯元件、復(fù)數(shù)個(gè)時(shí)序緩沖器以及復(fù)數(shù)個(gè)寄生元件。
7.如權(quán)利要求6所述的電源雜訊的分析方法，其特征在于，其中該些寄生元件至少包括復(fù)數(shù)個(gè)寄生去耦合電容。
8.如權(quán)利要求1所述的電源雜訊的分析方法，其特征在于，其中于獲得該電源網(wǎng)絡(luò)模型的交流分析結(jié)果后，更包括根據(jù)交流分析結(jié)果，于集成電路設(shè)計(jì)的復(fù)數(shù)個(gè)位置配置復(fù)數(shù)個(gè)去耦合電容。
9.一種電源雜訊的降低方法，是應(yīng)用在一集成電路設(shè)計(jì)中，其特征在于，該電源雜訊的降低方法至少包括提供該集成電路設(shè)計(jì)的一電源網(wǎng)絡(luò)模型；依一預(yù)定方法定義電源網(wǎng)絡(luò)模型為由復(fù)數(shù)個(gè)單元方塊組成；根據(jù)每一單元方塊在該電源網(wǎng)絡(luò)模型的一位置及一涵蓋面積，獲得電性連接至每一單元方塊的復(fù)數(shù)個(gè)元件的復(fù)數(shù)個(gè)數(shù)據(jù)，并以這些數(shù)據(jù)作為每一單元方塊的一參考資料；根據(jù)這些單元方塊的這些參考資料，進(jìn)行一交流分析步驟，以獲得該電源網(wǎng)絡(luò)模型的一交流分析結(jié)果；以及根據(jù)交流分析結(jié)果，于集成電路設(shè)計(jì)的復(fù)數(shù)個(gè)位置配置復(fù)數(shù)個(gè)去耦合電容。
10.如權(quán)利要求9所述的電源雜訊的降低方法，其特征在于，所述的交流分析結(jié)果至少包括每一單元方塊于操作時(shí)所消耗的功率及引起的電壓降。
11.如權(quán)利要求9所述的電源雜訊的降低方法，其特征在于，其中更包括對(duì)該集成電路設(shè)計(jì)執(zhí)行一電源網(wǎng)絡(luò)分析步驟，借以獲得集成電路設(shè)計(jì)的該電源網(wǎng)絡(luò)模型。
12.如權(quán)利要求9所述的電源雜訊的降低方法，其特征在于，所述的電源網(wǎng)絡(luò)模型包含有該集成電路設(shè)計(jì)的一直流電源網(wǎng)絡(luò)模型數(shù)據(jù)和一交流電源網(wǎng)絡(luò)模型數(shù)據(jù)。
13.如權(quán)利要求9所述的電源雜訊的降低方法，其特征在于，所述的預(yù)定方法為借由構(gòu)成該電源網(wǎng)絡(luò)模型的復(fù)數(shù)條金屬線以定義該電源網(wǎng)絡(luò)模型的單元方塊為復(fù)數(shù)個(gè)矩形，其中這些矩形由這些金屬線構(gòu)成。
14.如權(quán)利要求9所述的電源雜訊的降低方法，其特征在于，其中該些元件至少包括有復(fù)數(shù)個(gè)邏輯元件、復(fù)數(shù)個(gè)時(shí)序緩沖器以及復(fù)數(shù)個(gè)寄生元件。
15.如權(quán)利要求14所述的電源雜訊的降低方法，其特征在于，其中該些寄生元件至少包括復(fù)數(shù)個(gè)寄生去耦合電容。
全文摘要
一種電源雜訊的分析方法及降低方法，應(yīng)用在集成電路的設(shè)計(jì)過(guò)程中。首先利用電腦輔助設(shè)計(jì)軟件，對(duì)集成電路設(shè)計(jì)的相關(guān)資料進(jìn)行分析，以獲得集成電路設(shè)計(jì)的電源網(wǎng)絡(luò)模型，然后將電源網(wǎng)絡(luò)模型定義為由多單元方塊互相連結(jié)構(gòu)成，另一方面，分析集成電路設(shè)計(jì)的相關(guān)資料后，可得知電性連接至各個(gè)單元方塊的元件數(shù)量和類(lèi)型參數(shù)，作為電源網(wǎng)絡(luò)模型單元方塊的元件參考資料，再利用電性連接至單元方塊的元件所構(gòu)成的等效電路來(lái)估算各單元方塊在操作時(shí)所引起的電壓降，便可知電源網(wǎng)絡(luò)模型中各個(gè)區(qū)域所消耗的電壓分布情況及電壓消耗量，據(jù)此在電源網(wǎng)絡(luò)模型的適當(dāng)位置配置去耦合電容，以適當(dāng)補(bǔ)償集成電路中元件操作時(shí)所引起的壓降，從而降低集成電路內(nèi)電源雜訊。
文檔編號(hào)H01L27/00GK1477697SQ0213047
公開(kāi)日2004年2月25日 申請(qǐng)日期2002年8月21日 優(yōu)先權(quán)日2002年8月21日
發(fā)明者田浩倫, 陳尚義, 呂明園, 涂俊安 申請(qǐng)人:矽統(tǒng)科技股份有限公司