專利名稱：后端制作工藝整合的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體制作工藝，特別是涉及一種后端制作工藝整合(backend process integration)的方法。
背景技術(shù)：
隨著半導體制作工藝不斷地發(fā)展，金屬接觸窗或介層窗開口也將變得愈來愈小，因而目前多使用多晶硅(polysilicon)或非晶硅(amorphous silicon)取代光致抗蝕劑(photo resist)作為硅硬掩模層(silicon hardmask)。然而，在蝕刻制作工藝后如果不移除硅硬掩模層，此硅硬掩模層將會在后續(xù)進行鈦層與氮化鈦層(Ti/TiN)濺射(sputter)與退火制作工藝(anneal process)期間形成自行對準硅化金屬(salicide)，而形成的自行對準硅化金屬(即硅化鈦，TiSix)將難以被鎢化學機械研磨(WCMP)或鎢回蝕(W etching back)制作工藝所去除，致使殘留于介電層上的硅化鈦將造成后續(xù)金屬線路短路(short circuit)。
另外，對于漏電流(leakage current)或存儲器的數(shù)據(jù)保持率(data retentionrate)要求較嚴格的某些半導體元件，如快閃存儲器(flash)、互補式金屬一氧化物一半導體影像感測器(CMOS image sensor)、或硅上液晶元件(LCOS)…等，通常在層間介電層(inter-layer dielectrics，簡稱ILD)或金屬間介電層(inter-metal dielectrics，簡稱IMD)上沉積一層薄層氮化硅(silicon nitride)或氮氧化硅(silicon oxy-nitride)當作電荷捕捉層(charge-trapping layer)來保護元件不受后續(xù)蝕刻制作工藝的等離子傷害(plasma damage)，并且可防止漏電流，改善存儲器的數(shù)據(jù)保持率，還可使擊穿電壓(breakdown voltage)不會下降，以達到較佳的柵氧化層整合(gate oxide integrity，簡稱GOI)。但此氮化硅或氮氧化硅層在接觸窗(contact)或介層窗(via)蝕刻后，在含氧氣等離子(O2plasma)的光致抗蝕劑去除步驟處理下，對后續(xù)金屬層蝕刻時的電荷捕捉能力將大為降低，進而影響元件電性能。
發(fā)明概述因此，本發(fā)明的目的是提供一種后端制作工藝整合的方法，以避免硅硬掩模層在進行鈦層與氮化鈦層濺射與退火制作工藝期間形成自行對準硅化金屬。
本發(fā)明的再一目的是提供一種后端制作工藝整合的方法，可保護記憶元件不受傷害。
本發(fā)明的另一目的是提供一種后端制作工藝整合的方法，可以提升元件電性能，使漏電流不會增加，以維持存儲器的數(shù)據(jù)保持率。
本發(fā)明的又一目的是提供一種后端制作工藝整合的方法，可使故障電壓不會下降，以達到較佳的柵氧化層整合。
根據(jù)上述與其它目的，本發(fā)明提出一種后端制作工藝整合的方法，包括在一基底上先沉積層間介電層或金屬間介電層的介電層，再對介電層進行平坦化制作工藝，如化學機械研磨(chemical mechanical polish，簡稱CMP)。隨后，形成一硅硬掩模層，如多晶硅層或非晶硅層，再定義這層硅硬掩模層。接著，進行一蝕刻制作工藝，以于層間介電層或金屬間介電層中形成接觸窗或介層窗。隨后，進行一氮化制作工藝(nitridation)，以使硅硬掩模層成為氮化硅或氮氧化硅層。
本發(fā)明因為利用氮化制作工藝使硅硬掩模層成為氮化硅或氮氧化硅層，所以不但可以省略現(xiàn)有技術(shù)中去除硅硬掩模的步驟，還可以避免硅硬掩模在進行鈦層與氮化鈦層濺射與退火制作工藝期間形成自行對準硅化金屬。形成的氮化硅或氮氧化硅層可保護元件不受后續(xù)蝕刻制作工藝的等離子傷害，防止現(xiàn)有技術(shù)中的漏電流問題，改善存儲器的數(shù)據(jù)保持率，使故障電壓不會下降，以達到較佳的柵氧化層整合。
附圖的簡要說明為使本發(fā)發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖作詳細說明。


圖1A至圖1E是依照本發(fā)明的一優(yōu)選實施例的制造流程剖面圖；以及圖2是依照本發(fā)明的優(yōu)選實施例的范例的金屬內(nèi)連線的剖面圖。
附圖的標號說明
100、200基底101、201擴散阻擋層(diffusion barrier)102介電層104、104a硅硬掩模層106光致抗蝕劑層108開口110、204、216氮化層202層間介電層208接觸窗開口210接觸窗插塞212、222金屬層214金屬間介電層218介層窗開口220介層窗插塞具體實施方式
的詳細描述圖1A至圖1E是依照本發(fā)明的一第一實施例的制造流程剖面圖，適于應(yīng)用在后端制作工藝整合(backend process integration)中。
請參照圖1A，于基底100上形成作為層間介電層或金屬間介電層的介電層102，其材質(zhì)例如是氧化硅。然后，再對介電層102進行一化學機械研磨，而介電層102的厚度約8000埃。另外，在形成介電層102之前還可在基底100上先形成一層擴散阻擋層101，如氮化硅或氮氧化硅層。
然后，請參照圖1B，于介電層102上形成一層硅硬掩模層(siliconhardmask)104。此硅硬掩模層104例如是多晶硅層或非晶硅(amorphous silicon)層。
接著，請參照圖1C，定義硅硬掩模層104作為后續(xù)蝕刻制作工藝的掩模，而定義硅硬掩模層104的方法例如是在硅硬掩模層104上形成一層圖案化光致抗蝕劑層106，再以此光致抗蝕劑層106作為蝕刻掩模，對硅硬掩模層104進行蝕刻，得到圖案化硅硬掩模層104a。
其后，請參照圖1D，將光致抗蝕劑層106去除，再以硅硬掩模層104a作為蝕刻掩模，對介電層102進行蝕刻，以于介電層102中形成開口108，如接觸窗或介層窗開口(contact/via ahole)。而且，如果于基底100上還包括先前形成的一層氮化硅層101，則蝕刻制作工藝的蝕刻中止層即為這層氮化硅層101。此時硅硬掩模層104a的剩余厚度在100～200埃之間。
之后，請參照圖1E，進行一氮化制作工藝(nitridation)以使硅硬掩模層104a變?yōu)榈瘜?10，其材質(zhì)例如是氮化硅或氮氧化硅層，其中氮化制作工藝例如是等離子(plasma)氮化處理或是包含爐管退火(furnace)與快速熱退火(rapid thermal anneal，簡稱RTA)的氮化退火制作工藝，而且上述氮化制作工藝均使用含氮氣體，如氮氣(N2)、氨氣(NH3)、一氧化氮(NO)或是一氧化二氮(N2O)。然后，還可以再進行一次蝕刻制作工藝，以將開口108底部的擴散阻擋層101去除。范例為了加強本發(fā)明的應(yīng)用性，請參照圖2所示。
圖2是依照本發(fā)明的優(yōu)選實施例的范例的金屬內(nèi)連線的剖面圖。
請參照圖2，根據(jù)前述的較佳實施例，將本發(fā)明應(yīng)用于半導體制作工藝中的金屬內(nèi)連線制作工藝，可以獲得如圖2所示的結(jié)果，包括于一基底200上形成有一層間介電層202，而于層間介電層202上形成并定義的是一層作為蝕刻掩模的硅硬掩模層，另外在形成層間介電層202之前可在基底200上先形成一擴散阻擋層201。等到經(jīng)由蝕刻制作工藝后于層間介電層202中形成一接觸窗開口208之后，需對硅硬掩模層進行一氮化制作工藝，以使硅硬掩模層變成一氮化層204，其中氮化制作工藝可以是制作工藝溫度較低的等離子氮化處理或是制作工藝溫度較高的爐管退火與快速熱退火(RTA)。
接著，請繼續(xù)參照圖2，于接觸窗開口208中形成接觸窗插塞210，而在形成接觸窗插塞210之前，還包括進行鈦層與氮化鈦層(Ti/TiN)濺射(sputter)；以及施行一道退火制作工藝。隨后，于接觸窗插塞210上形成金屬層212。之后，與上述制作工藝類似，先于基底200上形成一金屬間層介電層214覆蓋金屬層212，再于一金屬間介電層214上形成并定義一層硅硬掩模層作為蝕刻掩模。等到經(jīng)由蝕刻制作工藝后于金屬間介電層214中形成一介層窗開口218之后，需對硅硬掩模層進行另一氮化制作工藝，以使硅硬掩模層變成另一氮化層216，其中氮化制作工藝可選擇制作工藝溫度較低如等離子氮化處理的氮化制作工藝，以免先前形成的金屬層受到溫度過高影響而發(fā)生不良的缺陷(defect)。之后，于介層窗開口218中形成一介層窗插塞220。然后，于介層窗插塞220上形成另一金屬層222即完成內(nèi)連線制作工藝。
因此，本發(fā)明的特征包括1.本發(fā)明藉由進行一氮化制作工藝以使硅硬掩模層變?yōu)榈杌虻趸鑼?，所以，以避免硅硬掩模在進行鈦層與氮化鈦層濺射與退火制作工藝期間形成自行對準硅化金屬。
2.本發(fā)明由利用氮化制作工藝使硅硬掩模層變?yōu)榈杌虻趸鑼?，以避免于后續(xù)蝕刻制作工藝等離子所造成的元件損害(device damage)。
3.本發(fā)明因為將硅硬掩模層變?yōu)榈杌虻趸鑼?，所以可防止漏電以維持存儲器的數(shù)據(jù)保持率(data retention rate)，更可使故障電壓(breakdown voltage)不會下降，以達到較佳的柵氧化層整合(gate oxideintegrity，簡稱GOI)。
雖然本發(fā)明已結(jié)合優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當視后附的權(quán)利要求的范圍所界定者為準。
權(quán)利要求
1.一種后端制作工藝整合的方法，包括于一基底上形成一介電層；于該介電層上形成一硅硬掩模層；定義該硅硬掩模層；進行一蝕刻制作工藝，在該介電層中形成一開口；以及進行一氮化制作工藝。
2.如權(quán)利要求1所述的后端制作工藝整合的方法，其中該硅硬掩模層包括多晶硅層與非晶硅層其中之一。
3.如權(quán)利要求1所述的后端制作工藝整合的方法，其中該氮化制作工藝包括等離子氮化處理。
4.如權(quán)利要求1所述的后端制作工藝整合的方法，其中該氮化制作工藝包括爐管退火與快速熱退火其中之一。
5.如權(quán)利要求2或3所述的后端制作工藝整合的方法，其中該氮化制作工藝采用含氮氣體。
6.如權(quán)利要求1所述的后端制作工藝整合的方法，其中進行該氮化制作工藝后，使該硅硬掩模層成為包括氮化硅層與氮氧化硅層其中之一。
7.如權(quán)利要求1所述的后端制作工藝整合的方法，其中于該基底上形成該介電層之前，還包括于該基底上形成一擴散阻擋層。
8.如權(quán)利要求7所述的后端制作工藝整合的方法，其中該擴散阻擋層包括氮化硅層與氮氧化硅層其中之一。
9.如權(quán)利要求7所述的后端制作工藝整合的方法，其中進行該氮化制作工藝之后，還包括去除該開口底部的該擴散阻擋層。
10.一種金屬內(nèi)連線的制造方法，包括于一基底上形成一層間介電層；于該層間介電層上形成一第一硅硬掩模層；定義該第一硅硬掩模層；利用該第一硅硬掩模層作為蝕刻掩模，對該層間介電層進行一蝕刻制作工藝，以于該層間介電層中形成一接觸窗開口；進行一第一氮化制作工藝，以使該第一硅硬掩模層成為一第一氮化層；于該接觸窗開口中形成一接觸窗插塞；于該接觸窗插塞上形成一第一金屬層；于該基底上形成一金屬間介電層，覆蓋該第一金屬層；于該金屬間介電層上形成一第二硅硬掩模層；定義該第二硅硬掩模層；利用該第二硅硬掩模層作為蝕刻掩模，對該金屬間介電層進行一蝕刻制作工藝，以于該金屬間介電層中形成一介電窗開口；進行一第二氮化制作工藝，以使該第二硅硬掩模層變成一第二氮化層；于該介層窗開口中形成一介層窗插塞；以及于該介層窗插塞上形成一第二金屬層。
11.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中該第二氮化制作工藝更包括控制制作工藝溫度，以防止該第一金屬層產(chǎn)生缺陷。
12.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中該第一硅硬掩模層與該第二硅硬掩模層包括多晶硅層與非晶硅層其中之一。
13.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中該第一氮化制作工藝與該第二氮化制作工藝包括等離子氮化處理。
14.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中該第一氮化制作工藝包括爐管退火與快速熱退火其中之一。
15.如權(quán)利要求13或14所述的金屬內(nèi)連線的制造方法，其中該第一氮化制作工藝與該第二氮化制作工藝所采用的氣體為含氮氣體。
16.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中該第一氮化層與該第二氮化層包括氮化硅層與氮氧化硅層其中之一。
17.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中于該基底上形成該層間介電層之前，還包括于該基底上形成一擴散阻擋層。
18.如權(quán)利要求17所述的金屬內(nèi)連線的制造方法，其中該擴散阻擋層包括氮化硅層與氮氧化硅層其中之一。
19.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中于該基底上形成該金屬間介電層之后，還包括對該金屬間介電層進行化學機械研磨。
20.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中于該基底上形成該層間介電層之后，還包括對該層間介電層進行化學機械研磨。
21.如權(quán)利要求10所述的金屬內(nèi)連線的制造方法，其中于該接觸窗開口中形成該接觸窗插塞之前，還包括進行鈦層與氮化鈦層濺射；以及施行一退火制作工藝。
全文摘要
一種后端制作工藝整合的方法，是于一基底上先沉積作為層間介電層或金屬間介電層的介電層，再于介電層上形成并定義一硅硬掩模層，以作為后續(xù)蝕刻制作工藝的硬掩模。接著，進行一蝕刻制作工藝，以于層間介電層或金屬間介電層中形成接觸窗或介層窗開口。隨后，進行一氮化制作工藝，以使硅硬掩模層變?yōu)榈杌虻趸鑼印?br> 文檔編號H01L21/70GK1479363SQ02141458
公開日2004年3月3日 申請日期2002年8月30日 優(yōu)先權(quán)日2002年8月30日
發(fā)明者蔡元禮, 王裕標 申請人:茂德科技股份有限公司