專(zhuān)利名稱(chēng)：半導(dǎo)體裝置的制造方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置的制造方法及其結(jié)構(gòu)，特別涉及用鑲嵌工藝(damascene process)形成多層布線的半導(dǎo)體裝置的制造方法及其結(jié)構(gòu)。
背景技術(shù)：
圖12是具有現(xiàn)有多層布線結(jié)構(gòu)的、整體用600表示的半導(dǎo)體裝置。在半導(dǎo)體裝置600中，氧化硅絕緣層102設(shè)置在硅襯底101上。在絕緣層102上形成整體用110表示的SOI(硅在絕緣體上)晶體管(薄膜晶體管)。SOI晶體管110包括夾持于源111、漏112之間的溝道層113，設(shè)置在溝道層113上的柵電極114以及側(cè)壁115。在SOI晶體管110上設(shè)置層間絕緣層103和多層布線120。多層布線120由與SOI晶體管110的源111或者漏112連接的接觸塞121和連接接觸塞121相互之間的布線層122組成。

發(fā)明內(nèi)容
當(dāng)在SOI晶體管110上淀積層間絕緣層103時(shí)，如圖13所示，柵電極等的凹凸在層間絕緣層103的表面上可產(chǎn)生高度差。因此，在層間絕緣層103中形成接觸塞121等的光刻工序中難于確保聚焦容限，特別是在使接觸塞121等微細(xì)化的情況下，它們的形成是困難的。對(duì)此，雖然采用CMP法進(jìn)行層間絕緣層103的表面平坦化，但即使這樣的平坦化也有限度，難于得到與接觸塞微細(xì)化相應(yīng)的充分的平坦性。
還有，即使使用圖12那樣的多層布線結(jié)構(gòu)，對(duì)布線的高密度化也有限度。
因此，本發(fā)明的目的是提供一種具有微細(xì)化、高密度化的多層布線結(jié)構(gòu)的半導(dǎo)體裝置的制造方法及其結(jié)構(gòu)。
本發(fā)明是具有SOI晶體管和多層布線的半導(dǎo)體裝置的制造方法，其特征在于，包括以下工序準(zhǔn)備具有表面和背面的硅襯底的工序；在該硅襯底的表面上形成層間絕緣層的層間絕緣層形成工序；在該層間絕緣層中形成多層布線的布線工序；在該層間絕緣層上固定襯底的襯底固定工序；從背面使該硅襯底薄膜化作為SOI層的SOI層形成工序；以及在該SOI層上形成溝道層及其背面上的柵電極，進(jìn)一步形成夾持該溝道層的相向的源及漏作為SOI晶體管的晶體管形成工序。
在這樣的半導(dǎo)體裝置的制造方法中，在具有表面高度差的SOI晶體管的下部，由于是在形成SOI晶體管之前制作多層布線，提高了層間絕緣層上表面的平坦性，使微細(xì)圖形的的光刻成為可能。由此，微細(xì)化的多層布線的制作成為可能。還有，增加了布線的自由度，制作高集成化的半導(dǎo)體裝置成為可能。
上述布線工序也可以包括以下工序在上述層間絕緣層上形成接觸孔和布線溝槽的工序；在該層間絕緣層上，淀積填埋該接觸孔和該布線溝槽的導(dǎo)電性材料層的工序；以及從該層間絕緣層的上表面研磨該導(dǎo)電性材料層，將該導(dǎo)電性材料層留在該接觸孔和該布線溝槽中，作為多層布線的工序。
這樣，由于用雙鑲嵌工藝制作多層布線，能夠容易地形成微細(xì)的多層布線。
上述布線工序也可以包括以下工序a)接觸塞形成工序，它又包括在上述層間絕緣層上形成接觸孔的工序；淀積填埋該接觸孔的導(dǎo)電性材料層的工序；以及從該層間絕緣層的上表面研磨該導(dǎo)電性材料層，將該導(dǎo)電性材料層留在該接觸孔中，作為接觸塞的工序；以及b)布線層形成工序，它又包括在該層間絕緣層上形成布線層的工序和在該布線層上淀積第2層間絕緣層的工序。
上述布線工序也可以是下述制造方法，其特征在于包括a)接觸塞形成工序，它又包括在上述層間絕緣層上形成接觸孔的工序；淀積填埋該接觸孔的導(dǎo)電性材料層的工序；以及從該層間絕緣層的上表面研磨該導(dǎo)電性材料層，將該導(dǎo)電性材料層留在該接觸孔中作為接觸塞的工序，以及b)布線層形成工序，它又包括在該層間絕緣層上淀積第2層間絕緣層的工序；在該第2層間絕緣層上形成布線溝槽的工序；在該第2層間絕緣層上淀積填埋該布線溝槽的第2導(dǎo)電性材料層的工序；以及從該第2層間絕緣層的上表面研磨該第2導(dǎo)電性材料層，將該第2導(dǎo)電性材料層留在該布線溝槽中，作為布線層的工序。
這樣，用單鑲嵌工藝制作多層布線，能夠容易地形成微細(xì)的多層布線的同時(shí)，還能夠削減制造工序。
上述SOI層形成工序也可以包括在使該硅襯底薄膜化后，在該硅襯底上形成隔離溝，形成電氣隔離的多個(gè)SOI層的工序。這是為了制造具有多個(gè)晶體管的半導(dǎo)體裝置。
還有，在上述襯底固定工序前，也可以多次進(jìn)行由上述層間絕緣層形成工序和上述布線工序的構(gòu)成的工序。
這樣，就能夠形成由多個(gè)布線層構(gòu)成的多層布線，使更高集成化成為可能。
還有，本發(fā)明也可以是具有以下特征的制造方法，包括在上述晶體管形成工序后，在上述SOI晶體管的上述柵電極側(cè)淀積層間絕緣層的工序和在該層間絕緣層中形成與該SOI晶體管連接的多層布線的工序。
通過(guò)采用這樣的制造方法，能夠在SOI晶體管的上部、下部雙方形成多層布線。由此，與增加布線自由度的同時(shí)，能夠得到更高集成化的半導(dǎo)體裝置。
還有，本發(fā)明也可以是具有以下特征的半導(dǎo)體裝置是具有SOI晶體管和多層布線的半導(dǎo)體裝置，包括襯底，設(shè)置在該襯底上的層間絕緣層和設(shè)置在該層間絕緣層上、在該襯底的相反一側(cè)具有柵電極的SOI晶體管，在該層間絕緣層上設(shè)置與該SOI晶體管連接的多層布線。
由于使用這樣的結(jié)構(gòu)，使半導(dǎo)體裝置的集成化、小型化成為可能。
設(shè)置在上述層間絕緣層中的多層布線也可以是用接觸塞將由多層組成的布線層之間連接起來(lái)的多層布線。
此外，這是為了增加布線的自由度，以實(shí)現(xiàn)高集成化。
還有，本發(fā)明也可以是具有以下特征的半導(dǎo)體裝置在上述SOI晶體管的上述柵電極側(cè)，進(jìn)一步包括層間絕緣層和設(shè)置在該層間絕緣層中、與該SOI晶體管連接的多層布線。
在這樣的半導(dǎo)體裝置中，由于在SOI晶體管的上部及下部形成多層布線，在增加布線自由度的同時(shí)，使半導(dǎo)體裝置的集成化、小型化成為可能。


圖1是與本發(fā)明實(shí)施例1相關(guān)的半導(dǎo)體裝置的剖面圖。
圖2是與本發(fā)明實(shí)施例1相關(guān)的半導(dǎo)體裝置的制造工序圖。
圖3是與本發(fā)明實(shí)施例1相關(guān)的半導(dǎo)體裝置的制造工序圖。
圖4是與本發(fā)明實(shí)施例2相關(guān)的半導(dǎo)體裝置的剖面圖。
圖5是與本發(fā)明實(shí)施例2相關(guān)的半導(dǎo)體裝置的制造工序圖。
圖6是與本發(fā)明實(shí)施例3相關(guān)的半導(dǎo)體裝置的剖面圖。
圖7是與本發(fā)明實(shí)施例3相關(guān)的半導(dǎo)體裝置的制造工序圖。
圖8是與本發(fā)明實(shí)施例3相關(guān)的半導(dǎo)體裝置的制造工序圖。
圖9是與本發(fā)明實(shí)施例4相關(guān)的半導(dǎo)體裝置的剖面圖。
圖10是與本發(fā)明實(shí)施例4相關(guān)的半導(dǎo)體裝置的制造工序圖。
圖11是與本發(fā)明實(shí)施例5相關(guān)的半導(dǎo)體裝置的剖面圖。
圖12是現(xiàn)有的半導(dǎo)體裝置的剖面圖。
圖13是現(xiàn)有的半導(dǎo)體裝置的制造過(guò)程中的剖面圖。
具體實(shí)施例方式
實(shí)施例1圖1是與本實(shí)施例1相關(guān)的，整體用100表示的具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置的剖面圖。
半導(dǎo)體裝置100包括由例如硅構(gòu)成的襯底1。在襯底1上設(shè)置由例如氧化硅構(gòu)成的絕緣層2。在絕緣層2上設(shè)置層間絕緣層3，在層間絕緣層3中形成由布線層11和接觸塞12構(gòu)成的多層布線10。在層間絕緣層3上形成SOI晶體管(薄膜晶體管)20。SOI晶體管20包括源21，漏22，被夾在二者之間的溝道層23，以及在溝道層上形成的柵電極24和側(cè)壁25。在SOI晶體管20上形成由氧化硅構(gòu)成的保護(hù)膜4。
其次，用圖2、3說(shuō)明與本實(shí)施例相關(guān)的半導(dǎo)體裝置100的制造方法。這樣的制造方法包括以下的工序1～10。在這樣的制造方法中，用單鑲嵌工藝形成多層布線(工序2～5)。
工序1如圖2(a)所示，準(zhǔn)備由例如硅構(gòu)成的襯底26。
工序2如圖2(b)所示，在襯底26上淀積約400nm厚的由例如氧化硅構(gòu)成的層間絕緣層3。在淀積工序中使用例如CVD法。接著，用一般的光刻技術(shù)、刻蝕技術(shù)形成接觸孔13。
在這樣的工序中，由于層間絕緣層3的基底是平坦的襯底26，層間絕緣層3的表面也成為平坦的。
工序3如圖2(c)所示，形成由例如10nm的TiN膜和10nm的Ti膜構(gòu)成的勢(shì)壘金屬膜以及例如300nm的W膜以填埋接觸孔13。在這樣的工序中使用CVD法。接著，用CMP法去除層間絕緣層3上的W膜和勢(shì)壘金屬膜，形成埋入開(kāi)口部?jī)?nèi)的接觸塞12。
工序4如圖2(d)所示，進(jìn)而淀積層間絕緣層3，將它圖形化形成布線溝槽28。
工序5如圖2(e)所示，用濺射法形成由Ta膜構(gòu)成的勢(shì)壘金屬膜，進(jìn)而用電解鍍法形成Cu膜。接著，用CMP法去除層間絕緣層3上的勢(shì)壘金屬膜和Cu膜，形成填埋在布線溝槽28內(nèi)的布線層11。由此，形成由接觸塞12和布線層11構(gòu)成的多層布線10。
工序6如圖2(f)所示，在層間絕緣層3上用CVD法形成由例如1μm氧化硅構(gòu)成的絕緣層2。
工序7如圖3(g)所示，將另外準(zhǔn)備的硅等的襯底1貼合在絕緣層2上。貼合是將襯底1裝載于絕緣層2上，一邊加壓一邊加熱進(jìn)行的。
工序8如圖3(h)所示，用例如機(jī)械研磨法將襯底26薄膜化到500nm以下，最好薄膜化到100nm程度。該薄膜化的襯底26成為形成SOI晶體管的SOI層。
此外，圖3(h)以下的圖與到圖3(g)為止的圖上下方向相反。
工序9如圖3(i)所示，刻蝕襯底(SOI)層26，進(jìn)行元件隔離(臺(tái)面隔離)。接著，進(jìn)行離子注入使襯底26整體成為對(duì)溝道層所必要的濃度(溝道注入)。
工序10如圖3(j)所示，在襯底26上形成由例如約3nm的氧化硅構(gòu)成的柵氧化膜后，在整個(gè)面上淀積多晶硅膜。接著，將多晶硅膜圖形化，形成柵電極24。接著，用CVD法在整個(gè)面上淀積例如氧化硅膜后，用刻蝕法在柵電極24的側(cè)面上形成側(cè)壁25。其次，將這樣的柵電極24和側(cè)壁25作掩膜進(jìn)行離子注入，在柵電極24的兩側(cè)形成源21、漏22。最后，用CVD法在整個(gè)面上淀積由例如氧化硅膜構(gòu)成的保護(hù)膜4。
用以上工序，完成圖1所示的具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置100。
這樣，在與本實(shí)施例相關(guān)的半導(dǎo)體裝置100的制造方法中，在有表面高度差的SOI晶體管20的下部，在形成SOI晶體管20之前先制作多層布線10。由此，提高了層間絕緣層3的上表面的平坦性，接觸塞12等的微細(xì)圖形的光刻成為可能，微細(xì)化的多層布線10的制作成為可能。還有，布線的自由度增加，高集成化半導(dǎo)體裝置的制作成為可能。
實(shí)施例2圖4是與本實(shí)施例2相關(guān)的、整體用200表示的具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置。圖中，與圖1相同的符號(hào)表示同一或者相當(dāng)?shù)牟课弧?br> 在這樣的半導(dǎo)體裝置200中，用雙鑲嵌工藝同時(shí)形成多層布線10的布線層11和接觸塞12。
用圖5簡(jiǎn)單說(shuō)明半導(dǎo)體裝置200的制造方法。首先，如圖5(a)所示，準(zhǔn)備由例如硅構(gòu)成的襯底2 6，接著，如圖5(b)所示，淀積由氧化硅構(gòu)成的層間絕緣層3，形成接觸孔13。
其次，如圖5(c)所示，用刻蝕形成布線溝槽28。
再次，如圖5(d)所示，用濺射法形成由Ta膜構(gòu)成的勢(shì)壘金屬膜，進(jìn)而用濺射法和電解鍍法形成Cu膜。接著，用CMP法去除層間絕緣層3上的勢(shì)壘金屬膜和Cu膜，同時(shí)形成填埋在布線溝槽28內(nèi)的布線層11和填埋在接觸孔13內(nèi)的接觸塞12(雙鑲嵌工藝)。由此，形成由接觸塞12和布線層11構(gòu)成的多層布線10。
再次，如圖5(e)所示，形成由例如氧化硅構(gòu)成的絕緣層2后，進(jìn)行上述實(shí)施例1的工序7～工序10(圖3(g)～(j))，由此，完成半導(dǎo)體裝置200。
這樣，在與本實(shí)施例相關(guān)的半導(dǎo)體裝置200的制造方法中，由于在多層布線10上形成SOI晶體管20，能夠容易地制作微細(xì)化、集成化的多層布線結(jié)構(gòu)。特別是，由于應(yīng)用雙鑲嵌工藝，制造工序的簡(jiǎn)化成為可能。
實(shí)施例3圖6是與本實(shí)施例3相關(guān)的、整體用300表示的具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置。圖中，與圖1相同的符號(hào)表示同一或者相當(dāng)?shù)牟课弧?br> 在半導(dǎo)體裝置300中，在上述半導(dǎo)體裝置200的下層部上進(jìn)一步設(shè)有多層布線30、40。
用圖7、8說(shuō)明半導(dǎo)體裝置300的制造方法。圖7(a)～(d)所示的工序是與上述實(shí)施例2的圖5(a)～(d)的工序同樣的工序。
繼這樣的工序之后，如圖7(e)所示，在形成了多層布線10的層間絕緣層3上淀積由例如氧化硅構(gòu)成的第2層間絕緣層33。
其次，如圖8(f)所示，用與多層布線10的形成工序相同的雙鑲嵌工藝在第2層間絕緣層33中形成多層布線30。
再次，在第2層間絕緣層33上淀積由氧化硅構(gòu)成的第3層間絕緣層43。接著，用與多層布線30的形成工序相同的雙鑲嵌工藝在第3層間絕緣層43中形成多層布線40。
進(jìn)一步，在第3層間絕緣層43上淀積由例如氧化硅構(gòu)成的絕緣層2。
再次，通過(guò)進(jìn)行上述實(shí)施例1的工序7～工序10(圖3(g)～(j))，完成半導(dǎo)體裝置300。
在與本實(shí)施例相關(guān)的半導(dǎo)體裝置300的制造方法中，由于是在形成多層布線結(jié)構(gòu)10、30、40后形成SOI晶體管20的，在基底為平坦的狀態(tài)下制作多層布線結(jié)構(gòu)。由此，能夠容易地形成微細(xì)結(jié)構(gòu)的多層布線。特別是，由于使用表面平坦性好的雙鑲嵌工藝制作多層布線結(jié)構(gòu)，微細(xì)的多層布線的層疊成為可能。
此外，在本實(shí)施例中，雖然就使用雙鑲嵌工藝的情況作了說(shuō)明，但是，使用像實(shí)施例1所示的單鑲嵌工藝也沒(méi)有關(guān)系。
實(shí)施例4圖9是與本實(shí)施例4相關(guān)的、整體用400表示的具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置。圖中，與圖1相同的符號(hào)表示同一或者相當(dāng)?shù)牟课弧?br> 在半導(dǎo)體裝置400中，與在SOI晶體管20的下部設(shè)置多層布線10的同時(shí)在SOI晶體管20的上部上也設(shè)置多層布線50。
由于用這樣的半導(dǎo)體裝置400，與僅僅在SOI晶體管20的上部或者下部的任何一方形成多層布線的情況相比較，增加了布線的自由度，能夠與半導(dǎo)體裝置400的集成化對(duì)應(yīng)。
其次，用圖10說(shuō)明與本實(shí)施例相關(guān)的半導(dǎo)體裝置400的制造方法。
首先，如圖10(a)所示，用與實(shí)施例2相同的工序，在形成了多層布線10的層間絕緣層3上形成SOI晶體管20。
其次，如圖10(b)所示，淀積由氧化硅構(gòu)成的第4層間絕緣層53。
再次，用雙鑲嵌工藝形成多層布線50。此外，由于多層布線50在SOI晶體管20的上部形成，第4層間絕緣層53的表面平坦性比層間絕緣層3的表面差。因此，多層布線50有時(shí)不能達(dá)到與多層布線10相同程度的微細(xì)化。
還有，在多層布線10、50的制作中，即使應(yīng)用實(shí)施例1所示的單鑲嵌工藝也沒(méi)有關(guān)系。
這樣，在與本實(shí)施例相關(guān)的半導(dǎo)體裝置的制造方法中，靠近SOI晶體管20下方的多層布線的微細(xì)化成為可能。
還有，由于使用這樣的結(jié)構(gòu)，增加了半導(dǎo)體裝置的多層布線的自由度，半導(dǎo)體裝置的集成化成為可能。
實(shí)施例5圖11是與本實(shí)施例5相關(guān)的、整體用500表示的具有多層布線結(jié)構(gòu)的半導(dǎo)體裝置。圖中，與圖1相同的符號(hào)表示同一或者相當(dāng)?shù)牟课弧?br> 在半導(dǎo)體裝置500中，與半導(dǎo)體裝置300同樣，在SOI晶體管20的下部設(shè)置多層布線10、30、40。進(jìn)而在SOI晶體管20的上部也設(shè)置多層布線50。
由于使用這樣的結(jié)構(gòu)，進(jìn)一步增加了多層布線的自由度，能夠與半導(dǎo)體裝置的集成化對(duì)應(yīng)。
半導(dǎo)體裝置500在用實(shí)施例3的制造工序形成多層布線10、30、40后，像實(shí)施例4那樣在SOI晶體管20的上部形成并制作多層布線50。
此外，即使在SOI晶體管20的下部、上部都進(jìn)一步使布線層多層化也沒(méi)有關(guān)系。還有，多層布線的制作即使使用鑲嵌工藝、雙鑲嵌工藝的任何一種工藝也沒(méi)有關(guān)系。
發(fā)明的效果從以上說(shuō)明可知，由于使用與本發(fā)明相關(guān)的半導(dǎo)體裝置制造方法，制作微細(xì)化的多層布線成為可能。
還有，由于使用這樣的制造方法，布線的自由度增加，高集成化的半導(dǎo)體裝置的制作成為可能。
此外，在與本發(fā)明相關(guān)的半導(dǎo)體裝置中，半導(dǎo)體裝置的集成化、小型化成為可能。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，它是具有SOI晶體管和多層布線的半導(dǎo)體裝置的制造方法，其特征在于包括準(zhǔn)備具備表面和背面的硅襯底的工序；在該硅襯底的表面上形成層間絕緣層的層間絕緣層形成工序；在該層間絕緣層中形成多層布線的布線工序；在該層間絕緣層上固定襯底的襯底固定工序；從背面使該硅襯底薄膜化作為SOI層的SOI層形成工序；以及在該SOI層上形成溝道層及其背面上的柵電極，進(jìn)而形成夾持該溝道層二者相向的源及漏作為SOI晶體管的晶體管形成工序。
2.如權(quán)利要求1所述的制造方法，其特征在于上述布線工序包括在上述層間絕緣層上形成接觸孔和布線溝槽的工序；在該層間絕緣層上淀積填埋該接觸孔和該布線溝槽的導(dǎo)電性材料層的工序；以及從該層間絕緣層的上表面研磨該導(dǎo)電性材料層，將該導(dǎo)電性材料層留在該接觸孔和該布線溝槽中作為多層布線的工序。
3.如權(quán)利要求1所述的制造方法，其特征在于上述布線工序包括a)接觸塞形成工序，它又包括在上述層間絕緣層上形成接觸孔的工序；淀積填埋該接觸孔的導(dǎo)電性材料層的工序；以及從該層間絕緣層的上表面研磨該導(dǎo)電性材料層，將該導(dǎo)電性材料層留在該接觸孔中作為接觸塞的工序；以及b)布線層形成工序，它又包括在該層間絕緣層上形成布線層的工序；以及在該布線層上淀積第2層間絕緣層的工序。
4.如權(quán)利要求1所述的制造方法，其特征在于上述布線工序包括a)接觸塞形成工序，它又包括在上述層間絕緣層上形成接觸孔的工序；淀積填埋該接觸孔的導(dǎo)電性材料層的工序；以及從該層間絕緣層的上表面研磨該導(dǎo)電性材料層，將該導(dǎo)電性材料層留在該接觸孔中作為接觸塞的工序；以及b)布線層形成工序，它又包括在該層間絕緣層上淀積第2層間絕緣層的工序；在該第2層間絕緣層上形成布線溝槽的工序；在該第2層間絕緣層上淀積填埋該布線溝槽的第2導(dǎo)電性材料層的工序；以及從該第2層間絕緣層的上表面研磨該第2導(dǎo)電性材料層，將該第2導(dǎo)電性材料層留在該布線溝槽中作為布線層的工序。
5.如權(quán)利要求1所述的制造方法，其特征在于上述SOI層形成工序包括在使該硅襯底薄膜化后，在該硅襯底上形成隔離溝，形成電氣隔離的多個(gè)SOI層的工序。
6.如權(quán)利要求1所述的制造方法，其特征在于在上述襯底固定工序前，多次進(jìn)行由上述層間絕緣層形成工序和上述布線工序的組構(gòu)成的工序。
7.如權(quán)利要求1所述的制造方法，其特征在于包括在上述晶體管形成工序后，在上述SOI晶體管的上述柵電極側(cè)淀積層間絕緣層的工序；以及在該層間絕緣層中形成與該SOI晶體管連接的多層布線的工序。
全文摘要
本發(fā)明的課題是提供一種具有微細(xì)化、高密度化多層布線結(jié)構(gòu)的半導(dǎo)體裝置及其制造方法。在具有SOI晶體管和多層布線的半導(dǎo)體裝置的制造方法中，包括以下工序準(zhǔn)備具備表面和背面的硅襯底的工序；在硅襯底的表面上形成層間絕緣層的層間絕緣層形成工序；在層間絕緣層中形成多層布線的布線工序；在層間絕緣層上固定襯底的襯底固定工序；從背面使硅襯底薄膜化作為SOI層的SOI層形成工序；以及在SOI層上形成溝道層和與它的背面?zhèn)冗B接的柵電極，進(jìn)而形成夾持溝道層二者相向的源及漏作為SOI晶體管的晶體管形成工序。
文檔編號(hào)H01L21/3205GK1411051SQ0214211
公開(kāi)日2003年4月16日 申請(qǐng)日期2002年8月28日 優(yōu)先權(quán)日2001年9月28日
發(fā)明者大蘆敏行 申請(qǐng)人:三菱電機(jī)株式會(huì)社