專(zhuān)利名稱(chēng)：開(kāi)窗型多芯片半導(dǎo)體封裝件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體封裝件，特別是關(guān)于一種開(kāi)窗型(Window-Type)多芯片半導(dǎo)體封裝件，它是利用一開(kāi)設(shè)有開(kāi)孔的基板作為芯片承載件(Chip Carrier)，令多個(gè)芯片堆棧在該基板上。
背景技術(shù)：
開(kāi)窗型半導(dǎo)體封裝件是采用先進(jìn)的封裝技術(shù)，其特點(diǎn)是，在基板開(kāi)設(shè)有至少一貫穿基板的開(kāi)孔，使芯片以覆蓋該開(kāi)孔的方式接置在基板上，并通過(guò)形成在該開(kāi)孔中的焊線，電性連接至該基板。這種封裝結(jié)構(gòu)的優(yōu)點(diǎn)是可縮短焊線長(zhǎng)度，有效增進(jìn)芯片與基板間的電性傳遞及性能。
美國(guó)專(zhuān)利第6,218,731號(hào)案發(fā)明的開(kāi)窗型半導(dǎo)體封裝件1，如圖4所示，包括一基板10，開(kāi)設(shè)有一貫穿基板10的開(kāi)孔100；一芯片11，接置在基板10的上表面101上，使布設(shè)在芯片11的作用表面110的焊墊111外露在開(kāi)孔100中；多條形成在開(kāi)孔100中的焊線12，焊接至芯片11的焊墊111，用以電性連接芯片11的作用表面110至基板10的下表面102；一形成在基板10的上表面101上的第一封裝膠體13，用來(lái)包覆芯片11；一形成在基板10的下表面102上的第二封裝膠體14，用來(lái)填充開(kāi)孔100并包覆焊線12；以及多個(gè)焊球15，植接在基板10的下表面102上、不影響第二封裝膠體14的區(qū)域，焊球15是作為半導(dǎo)體封裝件1與外界電性連接的媒介。
為增加運(yùn)行速度及電性功能，臺(tái)灣專(zhuān)利公告第407354號(hào)案發(fā)明的開(kāi)窗型雙芯片半導(dǎo)體封裝件1＇，如圖5所示，是在上述半導(dǎo)體封裝件1的芯片11(下稱(chēng)＂第一芯片＂)上，以背對(duì)背方式堆棧一第二芯片16，使第二芯片16的非作用表面160與第一芯片11的非作用表面112粘接。第二芯片16的作用表面161是相對(duì)于第一芯片11的作用表面110，使布設(shè)在第二芯片16的作用表面161上的焊墊162也與第一芯片11的焊墊111相對(duì)地列置，使得電性連接第二芯片16的焊墊162至基板10的上表面101的焊線12＇，比電性連接第一芯片11的焊墊111至基板10的下表面102的焊線12長(zhǎng)度增長(zhǎng)許多。這種結(jié)構(gòu)有諸多缺點(diǎn)，過(guò)長(zhǎng)的焊線12＇會(huì)延遲第二芯片16的電性傳遞速度，使第二芯片16的運(yùn)作速度無(wú)法與第一芯片11匹配；再者，以背對(duì)背方式堆棧的第一芯片11與第二芯片16使其作用表面110、161上的電子器件與電路(未圖標(biāo))成相對(duì)布設(shè)關(guān)系(焊墊位置不兼容“Pin to Pin Incompatible”)，故無(wú)法堆棧相同的芯片。
美國(guó)專(zhuān)利第6,281,578號(hào)案發(fā)明的開(kāi)窗型多芯片(三芯片)半導(dǎo)體封裝件1″，如圖6所示，是在基板10的上表面101上接置有第一芯片11及第二芯片16，其中第一芯片11與第二芯片16間以開(kāi)孔100間隔而分置在開(kāi)孔100相對(duì)的兩側(cè)；基板10的下表面102上接置有第三芯片17，使布設(shè)在第三芯片17的作用表面170上的焊墊171外露在開(kāi)孔100中，使得該焊墊171可與焊線12″焊接，令第三芯片17可通過(guò)焊線12″電性連接至基板10及第二芯片16，同時(shí)，第一芯片11也可通過(guò)焊線12″電性連接至第二芯片16、基板10；再者，基板10結(jié)合有多條導(dǎo)腳18，以使該芯片11、16、17能夠與外界裝置(如印刷電路板，未圖標(biāo))電性連接。此半導(dǎo)體封裝件1″的三個(gè)芯片11、16、17都以其作用表面110、160、170朝上(Face-Up)的方式與基板10接合，因此能夠摒棄上述以背對(duì)背方式堆棧芯片造成的缺點(diǎn)。然而，由于該芯片11、16、17分置在基板10的上、下表面101、102上，使焊線長(zhǎng)度無(wú)法有效縮短，例如連接第二芯片16、第三芯片17間的焊線12″長(zhǎng)度較一般焊線長(zhǎng)度要長(zhǎng)，故難以大幅提升電性傳遞功效。
其它相關(guān)現(xiàn)有技術(shù)，如美國(guó)專(zhuān)利第6,265,763及6,414,396號(hào)案等，也提供了開(kāi)窗型多芯片半導(dǎo)體封裝結(jié)構(gòu)；然上述諸多封裝結(jié)構(gòu)都不能在基板的同一表面上堆棧多個(gè)芯片，因此達(dá)不到縮短焊線長(zhǎng)度、改善整體封裝結(jié)構(gòu)的效能。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種開(kāi)窗型多芯片半導(dǎo)體封裝件，使多個(gè)芯片堆棧在開(kāi)設(shè)有開(kāi)孔的基板的同一表面上，使芯片上所布設(shè)的導(dǎo)電結(jié)構(gòu)(如焊墊)朝同一方向排列，以縮短焊線長(zhǎng)度、增進(jìn)芯片電性傳遞速度，從而能有效改善整體封裝件的電性及運(yùn)行效率。
本發(fā)明的另一目的在于提供一種開(kāi)窗型多芯片半導(dǎo)體封裝件，可堆棧多個(gè)具有中心焊墊的芯片在開(kāi)設(shè)有開(kāi)孔的基板的同一表面上。
為達(dá)成上述目的，本發(fā)明一種開(kāi)窗型多芯片半導(dǎo)體封裝件，包括一基板，具有一上表面及一相對(duì)的下表面，該基板開(kāi)設(shè)有至少一貫穿該上、下表面的開(kāi)孔；至少一第一芯片及一第二芯片，各該芯片具有一作用表面及一相對(duì)的非作用表面，使該第一芯片與第二芯片的作用表面分別接置在該基板的上表面上，并使該第一芯片與第二芯片分別部分地自該開(kāi)孔相對(duì)的兩側(cè)突伸在該開(kāi)孔中，且該第一芯片與第二芯片間形成有一間隙，令布設(shè)在該第一芯片與第二芯片的作用表面上的焊墊借該基板的開(kāi)孔外露；至少一第三芯片，具有一作用表面及一相對(duì)的非作用表面，使該第三芯片的作用表面接置在該第一芯片與第二芯片的非作用表面上，并遮蓋該間隙，令布設(shè)在該第三芯片的作用表面上的焊墊借助該間隙外露；多條第一焊線，用以電性連接該第三芯片至該第一芯片與第二芯片；多條第二焊線，用以分別電性連接該第一芯片與第二芯片至該基板的下表面；多條第三焊線，用以電性連接該第三芯片至該基板的下表面；一第一封裝膠體，形成在該基板的上表面上，用以包覆該第一芯片、第二芯片與第三芯片；一第二封裝膠體，形成在該基板的下表面上并填充至該開(kāi)孔及間隙中，用以包覆該第一焊線、第二焊線與第三焊線；以及多個(gè)焊球，植接在該基板的下表面上、不影響該第二封裝膠體的區(qū)域。
上述封裝結(jié)構(gòu)，由于第一芯片、第二芯片與第三芯片均設(shè)置在基板的上表面上，且各芯片的作用表面上所布設(shè)的焊墊等供電性連接用的導(dǎo)電結(jié)構(gòu)也都朝同一方向(即朝向基板的方向)列置，因此能縮短作為電性連接媒介的焊線的長(zhǎng)度、增進(jìn)芯片的電性傳遞速度，改善整個(gè)半導(dǎo)體封裝件的電性及運(yùn)行效率。再有，第一芯片、第二芯片與第三芯片的焊墊能夠分別設(shè)置在各芯片的中心部位，該具有中心焊墊的芯片可以是動(dòng)態(tài)隨機(jī)存取內(nèi)存(Dynamic Random Access Memory，DRAM)芯片，故上述封裝結(jié)構(gòu)能夠達(dá)到同時(shí)堆棧三個(gè)具有中心焊墊的芯片在基板的同一表面(上表面)上的功能。


為讓本發(fā)明的上述及其它目的、特征以及優(yōu)點(diǎn)能更明顯易懂，將與較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明本發(fā)明的實(shí)施例，附圖的內(nèi)容簡(jiǎn)述如下圖1是本發(fā)明的實(shí)施例1的半導(dǎo)體封裝件的剖視圖；圖2是本發(fā)明的實(shí)施例2的半導(dǎo)體封裝件的剖視圖；圖3是本發(fā)明的實(shí)施例3的半導(dǎo)體封裝件的剖視圖；圖4是美國(guó)專(zhuān)利第6,218,731號(hào)案的半導(dǎo)體封裝件的剖視圖；圖5是臺(tái)灣專(zhuān)利公告第407354號(hào)案的半導(dǎo)體封裝件的剖視圖；以及圖6是美國(guó)專(zhuān)利第6,281,578號(hào)案的半導(dǎo)體封裝件的剖視圖。
具體實(shí)施例方式
以下配合圖1至圖3詳細(xì)說(shuō)明本發(fā)明的開(kāi)窗型多芯片半導(dǎo)體封裝件的實(shí)施例。
實(shí)施例1圖1顯示本發(fā)明的實(shí)施例1的半導(dǎo)體封裝件2。如圖所示，該半導(dǎo)體封裝件2是一以基板20作為芯片承載件的封裝結(jié)構(gòu)，該基板20具有一上表面200及一相對(duì)的下表面201，并開(kāi)設(shè)有至少一貫穿上、下表面200、201的開(kāi)孔202?；?0主要由現(xiàn)有樹(shù)脂材料如環(huán)氧樹(shù)脂(EpoxyResin)、聚酰亞胺(Polyimide)、BT樹(shù)脂、FR-4樹(shù)脂等制成。
至少一第一芯片21及一第二芯片22各具有一布設(shè)有電子器件與電路(未圖標(biāo))的作用表面210、220及一相對(duì)的非作用表面211、221。第一芯片21與第二芯片22的作用表面210、220是分別接置在基板20的上表面200上，且第一芯片21與第二芯片22分別部分地自基板20的開(kāi)孔202相對(duì)的兩側(cè)突伸在該開(kāi)孔202中，以使第一芯片21與第二芯片22間形成有一間隙G，令布設(shè)在第一芯片21與第二芯片22的作用表面210、220上的焊墊(Bond Pad)212、222，可借該開(kāi)孔202外露以進(jìn)行后續(xù)焊線(Wire-Bonding)作業(yè)。如圖1所示，第一芯片21與第二芯片22的焊墊212、222分別設(shè)置在芯片中心部位，該具有中心焊墊212、222的第一芯片21與第二芯片22可以是動(dòng)態(tài)隨機(jī)存取內(nèi)存(Dynamic Random Access Memory，DRAM)芯片；第一芯片21的厚度與該第二芯片22的厚度相同時(shí)效果較好。
至少一第三芯片23具有一作用表面230及一相對(duì)的非作用表面231。第三芯片23是堆棧在第一芯片21與第二芯片22上，使第三芯片23的作用表面230接置在第一芯片21與第二芯片22的非作用表面211、221上，并遮蓋第一芯片21與第二芯片22之間的間隙G。令布設(shè)在第三芯片23的作用表面230上的焊墊232，可借由該間隙G外露以進(jìn)行后續(xù)焊線作業(yè)。如圖1所示，第三芯片23可為動(dòng)態(tài)隨機(jī)存取內(nèi)存芯片，使其焊墊232能夠設(shè)置在芯片中心部位。
多條第一焊線24，例如金線，是安置在第一芯片21與第二芯片22之間的間隙G及基板20的開(kāi)孔202中，并焊接至第三芯片23的焊墊232及第一芯片21與第二芯片22的焊墊212、222，令第三芯片23能夠借第一焊線24電性連接至第一芯片21與第二芯片22。
多條第二焊線25，例如金線，是安置在基板20的開(kāi)孔202中，并焊接至第一芯片21與第二芯片22的焊墊212、222及布設(shè)在基板20的下表面201上的焊指(Bond Finger)203上，令第一芯片21與第二芯片22能夠分別借第二焊線25電性連接至基板20的下表面201。
多條第三焊線26，例如金線，是安置在第一芯片21與第二芯片22之間的間隙G及基板20的開(kāi)孔202中，并焊接至第三芯片23的焊墊232及布設(shè)在基板20的下表面201上的焊指203上，令第三芯片23能夠借第三焊線26電性連接至基板20的下表面201。
一第一封裝膠體27是以模壓(Molding)等方式形成在基板20的上表面200上，用來(lái)包覆并保護(hù)第一芯片21、第二芯片22與第三芯片23免受外界水氣及污染物侵害。
一第二封裝膠體28是以印刷(Printing)等方式形成在基板20的下表面201上，并填充至基板20的開(kāi)孔202及第一芯片21與第二芯片22之間的間隙G中，用來(lái)包覆第一焊線24、第二焊線25與第三焊線26。用于第二封裝膠體28的樹(shù)脂材料可以不同于形成第一封裝膠體27的樹(shù)脂材料。
多個(gè)焊球29是植接在基板20的下表面201上、不影響第二封裝膠體28的區(qū)域，且焊球29的高度H大于第二封裝膠體28突出基板20的下表面201的厚度T。焊球29是作為半導(dǎo)體封裝件2的輸出/輸入(Input/Output，I/O)端，使第一芯片21、第二芯片22與第三芯片23能夠借助焊球29與外界裝置如印刷電路板(Printed Circuit Board，未圖標(biāo))電性連接。
上述封裝結(jié)構(gòu)，由于第一芯片21、第二芯片22與第三芯片23都設(shè)置在基板20的上表面200上，且各芯片21、22、23的作用表面210、220、230上所布設(shè)的焊墊212、222、232等供電性連接用的導(dǎo)電結(jié)構(gòu)，也都朝同一方向，即均朝向基板20的方向(如圖1所示)列置，因此能夠縮短作為電性連接媒介的焊線24、25、26的長(zhǎng)度，增進(jìn)芯片21、22、23的電性傳遞速度，改善整體半導(dǎo)體封裝件1的電性及運(yùn)行效率。再有，第一芯片21、第二芯片22與第三芯片23可以是動(dòng)態(tài)隨機(jī)存取內(nèi)存芯片，各具有設(shè)置在芯片中心部位的焊墊212、222、232，因此上述封裝結(jié)構(gòu)還可達(dá)成同時(shí)堆棧三個(gè)具有中心焊墊的芯片在基板20的同一表面(上表面200)上的功能。
實(shí)施例2圖2顯示本發(fā)明的實(shí)施例2的半導(dǎo)體封裝件2＇。如圖所示，此半導(dǎo)體封裝件2＇與上述半導(dǎo)體封裝件2的結(jié)構(gòu)大致相同，其不同處僅在于半導(dǎo)體封裝件2＇的第一芯片21與第二芯片22的焊墊212、222設(shè)置在芯片周邊部位、并外露在基板20的開(kāi)孔202中，可以與第一焊線24及第二焊線25焊接。這樣做，可增加本發(fā)明封裝結(jié)構(gòu)所適用的芯片種類(lèi)，而不僅限于上述的具有中心焊墊的動(dòng)態(tài)隨機(jī)存取內(nèi)存芯片。
實(shí)施例3圖3顯示本發(fā)明的實(shí)施例3的半導(dǎo)體封裝件2″。如圖所示，此半導(dǎo)體封裝件2″與上述半導(dǎo)體封裝件2的結(jié)構(gòu)大致相同，其不同之處僅在于半導(dǎo)體封裝件2″的第三芯片23的非作用表面231外露出包覆第一芯片21、第二芯片22與第三芯片23的第一封裝膠體27，使芯片21、22、23運(yùn)行時(shí)產(chǎn)生的熱量，可借助該外露的非作用表面231更有效地散逸至外界，因而進(jìn)一步增進(jìn)半導(dǎo)體封裝件2″的散熱效率。
權(quán)利要求
1.一種開(kāi)窗型多芯片半導(dǎo)體封裝件，其特征在于，該封裝件包括一基板，具有一上表面及一相對(duì)的下表面，該基板開(kāi)設(shè)有至少一貫穿該上、下表面的開(kāi)孔；至少一第一芯片及一第二芯片，各該芯片具有一作用表面及一相對(duì)的非作用表面，使該第一芯片與第二芯片的作用表面分別接置在該基板的上表面上，并使該第一芯片與第二芯片分別部分地自該開(kāi)孔相對(duì)的兩側(cè)突伸在該開(kāi)孔中，且該第一芯片與第二芯片間形成有一間隙，令布設(shè)在該第一芯片與第二芯片的作用表面上的焊墊借助基板的開(kāi)孔外露；至少一第三芯片，具有一作用表面及一相對(duì)的非作用表面，使該第三芯片的作用表面接置在該第一芯片與第二芯片的非作用表面上，并遮蓋該間隙，令布設(shè)在該第三芯片的作用表面上的焊墊借助該間隙外露；多條第一焊線，用以電性連接該第三芯片至該第一芯片與第二芯片；多條第二焊線，用以分別電性連接該第一芯片與第二芯片至該基板的下表面；多條第三焊線，用以電性連接該第三芯片至該基板的下表面；一第一封裝膠體，形成在該基板的上表面上，用以包覆該第一芯片、第二芯片與第三芯片；一第二封裝膠體，形成在該基板的下表面上并填充至該開(kāi)孔及間隙中，用以包覆該第一焊線、第二焊線與第三焊線；以及多個(gè)焊球，植接在該基板的下表面上、不影響該第二封裝膠體的區(qū)域。
2.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一芯片的焊墊是設(shè)置在芯片中心部位。
3.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一芯片的焊墊是設(shè)置在芯片周邊部位。
4.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第二芯片的焊墊是設(shè)置在芯片中心部位。
5.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第二芯片的焊墊是設(shè)置在芯片周邊部位。
6.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一芯片的厚度與該第二芯片的厚度相同。
7.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第三芯片的焊墊是設(shè)置在芯片中心部位。
8.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一焊線是焊接至該第三芯片的焊墊及該第一芯片與第二芯片的焊墊。
9.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第二焊線是焊接至該第一芯片與第二芯片的焊墊及布設(shè)在該基板的下表面上的焊指上。
10.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第三焊線是焊接至該第三芯片的焊墊及布設(shè)在該基板的下表面上的焊指上。
11.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一焊線、第二焊線與第三焊線是金線。
12.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一封裝膠體是以模壓方式形成的。
13.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第二封裝膠體是以印刷方式形成的。
14.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一封裝膠體與第二封裝膠體是分別以不同樹(shù)脂材料制成的。
15.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第三芯片的非作用表面是外露出該第一封裝膠體。
16.如權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該焊球的高度是大于該第二封裝膠體突出該基板下表面的厚度。
全文摘要
一種開(kāi)窗型多芯片半導(dǎo)體封裝件，接置至少一第一芯片及第二芯片在開(kāi)設(shè)有開(kāi)孔的基板的一表面上，并堆棧至少一第三芯片在第一芯片與第二芯片上，形成在該開(kāi)孔中的焊線使各該芯片彼此形成電性連接關(guān)系且電性連接至基板，且該芯片是以一第一封裝膠體包覆，并令一第二封裝膠體填充至該開(kāi)孔中以包覆該焊線。由于該芯片設(shè)置在基板的同一表面上，且其上布設(shè)的導(dǎo)電結(jié)構(gòu)(如焊墊)朝同一方向列置，故可縮短焊線長(zhǎng)度、增進(jìn)芯片電性傳遞速度，能改善整個(gè)封裝件的電性及運(yùn)行功效。
文檔編號(hào)H01L23/48GK1485914SQ0214357
公開(kāi)日2004年3月31日 申請(qǐng)日期2002年9月29日 優(yōu)先權(quán)日2002年9月29日
發(fā)明者曾維楨, 陳錦德 申請(qǐng)人:矽品精密工業(yè)股份有限公司