專利名稱：雙閘極介電層及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及一種半導(dǎo)體元件的制造方法，特別是涉及一種在同一芯片上混合設(shè)置有低功率元件及高效能元件的半導(dǎo)體元件及其制造方法。
背景技術(shù)：
通常同時具有兩種不同閘極元件的做法，是將邏輯元件及周邊元件分別形成在不同的芯片，再將其設(shè)置在同一板上，這樣的做法并無法確保其高速性。因此，后來出現(xiàn)一種混合有兩種元件的半導(dǎo)體裝置，即所謂的嵌入式半導(dǎo)體裝置。通常，邏輯元件區(qū)域的電晶體的閘極氧化層需要較薄的厚度，以提高電晶體的驅(qū)動能力，而周邊元件區(qū)域，例如存儲器元件區(qū)域的電晶體則需要較厚的閘極氧化層，以避免例如5.5伏特的供給電壓產(chǎn)生的電崩潰(break down)現(xiàn)象。因此，此種嵌入式半導(dǎo)體裝置需要雙閘極氧16層(dual gate oxide)、亦即不同厚度的閘極氧化層。以下特舉二例以說明記憶體的形成雙閘極氧化層的方法。
請參考圖1a-1c，圖1a-1c是顯示通常形成雙閘極氧化層的方法的示意圖。
請參考圖1a，首先，提供一半導(dǎo)體基底101，半導(dǎo)體基底101具有隔離區(qū)(未顯示)，隔離區(qū)是用來將半導(dǎo)體基底101上的第一主動區(qū)11及第二主動區(qū)12隔離開來。其中，隔離區(qū)例如是淺溝槽隔離區(qū)(shallow trench isolation，STI)。
然后，于半導(dǎo)體基底101上形成一氧化層103，并于氧化層103上形成一圖案化掩模層104。以圖案化掩模層104為掩模蝕刻氧化層103，使得半導(dǎo)體基底101的第一主動區(qū)上形成閘極氧化層103a。其中，氧化層103例如是氮氧化硅層；蝕刻的方法例如是以氬氟酸溶液進行濕蝕刻。
請參考圖1b，將圖案化掩模104移除后，以氧氣或氮氣對形成有閘極氧化層103a的半導(dǎo)體基底101進行熱氧化處理。
請參考圖1c，進行熱氧化處理之后，會在半導(dǎo)體基底101的第二主動區(qū)12表面上形成一薄氧化層，此薄氧化層即為第二閘極介電層105；同時，閘極介電層103a會因為先前進行熱氧化法的關(guān)系而追加成長，成為厚度較厚的第一閘極介電層103b。這樣，即形成同時具備有不同厚度的閘極氧化層的嵌入式半導(dǎo)體裝置。
因為上述光致抗蝕劑層直接與薄氧化層接觸，所以光致抗蝕劑層中所含的各種不純物(例如金屬不純物)會擴散至薄閘極氧化層，并且在剝除光致抗蝕劑層時，也會損壞閘極氧化層，而嚴(yán)重影響薄閘極氧化層的可靠度。同時，物理性厚度越厚的閘極氧化層，其隧穿至閘極的隧穿電流(tunnel current)會越小，導(dǎo)致閘極漏電流變高，尤其是預(yù)計在2005年時，邏輯元件的閘極氧化層將具有等效氧化層厚度(equivalent oxide thickness，EOT)為1.8nm的氧化層將會嚴(yán)重影響產(chǎn)品的質(zhì)量；因此，一種以高介電常數(shù)材料層作為閘極介電層的方法應(yīng)運而生。
請參考圖2a-2d，圖2a-2d是顯示另一通常的形成雙閘極氧化層的方法的示意圖。
請參考圖2a，首先，提供一半導(dǎo)體基底201，半導(dǎo)體基底201具有隔離區(qū)(未顯示)，隔離區(qū)是用來將半導(dǎo)體基底201上的第一主動區(qū)21.及第二主動區(qū)22隔離開來。其中，隔離區(qū)例如是淺溝槽隔離區(qū)(shallow trench isolation，STI)。
然后，在半導(dǎo)體基底201上按照順序形成一接口層203及一高介電常數(shù)材料層204，并于第一主動區(qū)22上方的高介電常數(shù)材料層204上形成一圖案化掩模層205。其中，接口層203的材料例如是氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)等，接口層203是用來使高介電常數(shù)材料層204與半導(dǎo)體基底201緊密連接；高介電常數(shù)材料層204例如是氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、上述材料的鋁化物或硅化物或上述材料的疊層，厚度大約為5至50。
請參考圖2b，以圖案化掩模層205為掩模，對高介電常數(shù)材料層204進行蝕刻步驟，以去除半導(dǎo)體基底201的第一主動區(qū)21上的高介電常數(shù)材料層204，而在第二主動區(qū)22上形成高介電常數(shù)材料層204a。其中，蝕刻步驟例如是以蝕刻液對高介電常數(shù)材料層204進行蝕刻，.蝕刻液例如是氫氟酸(HF)或硫酸(H2SO4)或磷酸(H3PO4)或硝酸(HNO3)其中之一。
因為高介電常數(shù)材料層通常都具有很高的化學(xué)阻抗性，活性低、不易進行反應(yīng)；所以在對高介電常數(shù)材料層204進行蝕刻時，處理室的射頻及偏壓(biasvoltage)必須設(shè)定為很高的值，并且，必須進行很長的時間。
由于上述原因，高介電常數(shù)材料層204很難達到自接口層203上移除的目的，接口層203會在高介電常數(shù)材料層204的蝕刻過程中被移除，且在半導(dǎo)體基底201的表面上產(chǎn)生少許殘留，將會導(dǎo)致后續(xù)在第一主動區(qū)21上形成的高介電常數(shù)材料層無法被緊密附著；所以，在蝕刻之后需增加一預(yù)先清洗(pre-clean)步驟來清洗半導(dǎo)體基底201的表面。對半導(dǎo)體基底201進行清洗之后，以圖案化掩模層205為掩模，在半導(dǎo)體基底201的第一主動區(qū)21上形成一新的接口層206，然后將圖案化掩模層205去除，如圖2c所示。
請參考圖2d，接著，在接口層206上形成一厚度大約為10至500的高介電常數(shù)材料層207，高介電常數(shù)材料層207亦同時會形成在高介電常數(shù)材料層204a上。半導(dǎo)體基底201的第一主動區(qū)21上所形成的高介電常數(shù)材料層207即為第一閘極介電層；而第二主動區(qū)22上所形成的高介電常數(shù)材料層204a及高介電常數(shù)材料層207則共同組成第二閘極介電層。這樣，即形成同時具備有不同厚度的閘極氧化層的嵌入式半導(dǎo)體裝置。其中高介電常數(shù)材料層207與高介電常數(shù)材料層204a的材質(zhì)可以相同，但厚度小于高介電常數(shù)材料層204a。
上述方法中，增加了預(yù)先清洗(pre-clean)步驟及再一次形成接口層的步驟，額外增加的步驟不僅延長了制作過程時間，更增加了制作成本的花費。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種雙閘極介電層的制造方法，不需要額外的預(yù)先閘極清洗步驟(pre-gate clean)及接口層成長；同時，另外在二閘極介電層的形成期間所增加的回火步驟可有效改善閘極介電層的質(zhì)量。
本發(fā)明的另一目的在于提供一種雙閘極介電層，可有效避免隧穿電流變小，閘極漏電流變高的問題，同時并能解決光致抗蝕劑污染閘極氧化層的問題。
為實現(xiàn)上述目的，本發(fā)明提供一種雙閘極介電層的制造方法，包括下列步驟提供一半導(dǎo)體基底，該半導(dǎo)體基底具有一第一區(qū)塊及一第二區(qū)塊；于該半導(dǎo)體基底上形成一第一高介電常數(shù)材料介電層；對第一高介電常數(shù)材料介電層的表面進行一回火步驟，以形成一致密層；在該第一高介電常數(shù)材料層上形成一第二高介電常數(shù)材料層；及以該致密層為蝕刻停止層，蝕刻形成于該第一區(qū)塊上方的該第二高介電常數(shù)材料層至露出該第一高介電常數(shù)材料層為止。
根據(jù)上述目的，本發(fā)明再提供一種雙閘極介電層的制造方法，包括下列步驟提供一半導(dǎo)體基底，半導(dǎo)體基底具有一第一區(qū)塊及一第二區(qū)塊，且半導(dǎo)體基底上具有一接口層；在接口層上形成一第一高介電常數(shù)材料層；對第一高介電常數(shù)材料層的表面進行第一次回火處理，以形成一致密層；在第一高介電常數(shù)材料層上形成一第二高介電常數(shù)材料層；在第二區(qū)塊上方的第二高介電常數(shù)材料層上形成一圖案化掩模層；使密層為蝕刻停止層，且以圖案化掩模層為掩模蝕刻第一區(qū)塊上的第二高介電常數(shù)材料層至露出第一高介電常數(shù)材料層為止，在第一區(qū)塊上形成一第一閘極介電層；及去除圖案化掩模層，在第二區(qū)塊上形成一第二閘極介電層，第二閘極介電層為第一高介電常數(shù)材料層及第二高介電常數(shù)材料層的組合。
根據(jù)上述目的，本發(fā)明另提供一種雙閘極介電層，包括一半導(dǎo)體基底，半導(dǎo)體基底具有一第一區(qū)塊及一第二區(qū)塊；一第一高介電常數(shù)材料層，形成于第一區(qū)塊上，用來作為第一閘極介電層，其中第一高介電常數(shù)材料層上具有一致密化表層；及一第二高介電常數(shù)材料層與第一高介電常數(shù)材料層的組合層，形成于第二區(qū)塊上，用來作為第二閘極介電層。
為使本發(fā)明目的、特征、和優(yōu)點能有進一步的了解，配合附圖，詳細(xì)說明如下


圖1a-1c是顯示通常形成雙閘極氧化層的方法的示意圖。
圖2a-2d圖是顯示另一通常形成雙閘極氧化層的方法的示意圖。
圖3a-3e是顯示本發(fā)明的形成雙閘極氧化層的方法的示意圖。
具體實施例方式
請參考圖3a-3e，圖3a-3e是顯示本發(fā)明的形成雙閘極氧化層的方法的示意圖。
請參考圖3a，首先，提供一半導(dǎo)體基底301，半導(dǎo)體基底301具有隔離區(qū)(未顯示)，隔離區(qū)是用來將半導(dǎo)體基底301上的第一主動區(qū)31及第二主動區(qū)32隔離開來。其中，隔離區(qū)例如是淺溝槽隔離區(qū)(shallow trench isolation，STI)。
在基底301的表面進行閘極前清洗的步驟(pre-gate clean)，此清洗步驟可使用通常中任何的親水性或疏水性清洗技術(shù)。然后，在半導(dǎo)體基底301上依照順序形成一厚度約為5至50的接口層(interfacial layer)303及一厚度約為10至500的高介電常數(shù)材料層304，高介電常數(shù)材料層304的厚度較好者為20。其中，接口層303的材料例如是氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)等，接口層303是用來使高介電常數(shù)材料層304與半導(dǎo)體基底301緊密連接；高介電常數(shù)材料層304例如是氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、上述材料的鋁化物或硅化物或上述材料的疊層。
請參考圖3b，然后，在攝氏400至1000度的溫度下，以氧氣(O2)、一氧化氮(NO)、一氧化二氮(N2O)、氨氣(NH3)、氮氣(N2)或上述氣體的混合氣體等氣體對高介電常數(shù)材料層304進行30秒至5分的回火步驟，回火步驟可使高介電常數(shù)材料層304的更加穩(wěn)定，并且在高介電常數(shù)材料層304的表面上會形成一致密層，例如是高介電常數(shù)材料氧化層304a，如圖3c所示?；鼗鸩襟E后形成的高介電常數(shù)材料氧化層304a的結(jié)構(gòu)會因結(jié)構(gòu)重組的關(guān)系而較高介電常數(shù)材料層304更加致密，可在后續(xù)制造過程中作為蝕刻停止層用。
請參考圖3d，在高介電常數(shù)材料氧化層304a上形成一厚度約為10至500的高介電常數(shù)材料層305，高介電常數(shù)材料層305的厚度較佳者為30；并形成一圖案化掩模層306，圖案化掩模層306會覆蓋第二主動區(qū)32上方的高介電常數(shù)材料氣化層305的表面。其中，高介電常數(shù)材料層305的材質(zhì)可與高介電常數(shù)材料層304的材質(zhì)相同或不相同都可以，例如是氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、上述材料的鋁化物或硅化物及上述材料的疊層。
請參考圖3e，然后，以圖案化掩模層306為掩模對高介電常數(shù)材料層305進行蝕刻，直至露出高介電常數(shù)材料氧化層304a的表面為止，然后，將圖案化掩模層306去除。其中，蝕刻步驟例如是以蝕刻液對高介電常數(shù)材料層204進行蝕刻，蝕刻液例如是氫氟酸(HF)或硫酸(H2SO4)或磷酸(H3PO4)或硝酸(HNO3)其中之一。
這樣，第一主動區(qū)31上即形成一由高介電常數(shù)材料層304構(gòu)成的厚度大約為15至25的第一閘極介電層；第二主動區(qū)32上形成一由高介電常數(shù)材料層304及305a共同構(gòu)成第二閘極介電層的厚度約為10至500的第二閘極介電層。
然后，可在攝氏500至1000度的溫度下，以氧氣(O2)、一氧化氮(NO)、一氧化二氮(N2O)、氨氣(NH3)、氮氣(N2)或上述氣體的混合氣體等氣體對高介電常數(shù)材料層304進行一次30秒至5分的再回火步驟，可以使由高介電常數(shù)材料層所組成的第一閘極介電層及第二閘極介電層的質(zhì)量更佳穩(wěn)定。
因為高介電常數(shù)材料的介電常數(shù)比氧化層要來的高，在相同的等效氧化層厚度下，高介電常數(shù)材料的厚度會是氧化層厚度的介電常數(shù)比值的倒數(shù)。換句話說，如果高介電常數(shù)材料的介電常數(shù)為N，氧化層的介電常數(shù)為1，當(dāng)兩者的等效氧化層厚度相同時，高介電常數(shù)材料厚度會是氣化層厚度的1/N。
本發(fā)明提供的雙閘極介電層具有一由高介電常數(shù)材料層304構(gòu)成的厚度較薄的第一閘極介電層及由高介電常數(shù)材料層304及305構(gòu)成的厚度較厚的第二閘極介電層。高介電常數(shù)材料層304的表面上還包含一形成在高介電常數(shù)材料層304表面上的致密層，致密層除了可提供較佳的質(zhì)量外，其緊實的構(gòu)造還可作為蝕刻停止層用，具有保護高介電常數(shù)材料層304的作用。
利用本發(fā)明所提供的雙閘極介電層的制造方法所制造的雙閘極介電層，邏輯元件的閘極介電層會比一般制造方法具有高的等效氧化層厚度，但是物理性厚度卻會較薄，因此可改善一般的閘極漏電流的問題；同時，因為制造由氧化層所構(gòu)成的厚度較薄的周邊元件時，因為不進行形成二高介電常數(shù)的閘極介電層之間進行蝕刻步驟，不會使接口層被去除，因此也不會使半導(dǎo)體基底被污染，周邊元件的閘極介電層可具有良好的質(zhì)量，提高了產(chǎn)品的可靠度。而且本發(fā)明所提供的雙閘極介電層的制造方法可在同一處理室中進行，例如是ASMPolygon公司出產(chǎn)的多腔室高介電常數(shù)材料沉積器具(cluster High-k depositiontools)的處理室，可免除破真空對產(chǎn)品所造成的污染。
雖然本發(fā)明以較佳實施例公開如上，然而其并非用來限定本發(fā)明，任何熟悉此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當(dāng)視后面所附的申請專利范圍所界定的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種雙閘極介電層的制造方法，其特征在于，它包括下列步驟提供一半導(dǎo)體基底，該半導(dǎo)體基底具有一第一區(qū)塊及一第二區(qū)塊；在該半導(dǎo)體基底上形成一第一高介電常數(shù)材料介電層；對該第一高介電常數(shù)材料介電層的表面進行一回火步驟，以形成一致密層；在該第一高介電常數(shù)材料層上形成一第二高介電常數(shù)材料層；及以該致密層作為蝕刻停止層，蝕刻形成于該第一區(qū)塊上方的該第二高介電常數(shù)材料層直至露出該第一高介電常數(shù)材料層為止。
2.如權(quán)利要求1所述的雙閘極介電層的制造方法，其特征在于還包括一后回火步驟，在攝氏500度至1000度的溫度下，以30秒至300秒的時間進行處理。
3.如權(quán)利要求2所述的雙閘極介電層的制造方法，其特征在于后回火步驟以氮氣(N2)、氨氣(NH3)、氧氣(O2)、一氧化氮(NO)或一氧化二氮(N2O)或上述氣體的混合氣體作為反應(yīng)氣體。
4.如權(quán)利要求1所述的雙閘極介電層的制造方法，其特征在于第一高介電常數(shù)材料介電層的厚度為10至500。
5.如權(quán)利要求1所述的雙閘極介電層的制造方法，其特征在于第二高介電常數(shù)材料介電層的厚度為10至500。
6.如權(quán)利要求1所述的雙閘極介電層的制造方法，其特征在于半導(dǎo)體基底還包括一隔離區(qū)以隔離該第一區(qū)塊及該第二區(qū)塊。
7.如權(quán)利要求1所述的雙閘極介電層的制造方法，其特征在于第一高介電常數(shù)材料介電層為氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、上述材料的鋁化物或硅化物及上述材料的疊層。
8.如權(quán)利要求1所述的雙閘極介電層的制造方法，其特征在于所述的第二高介電常數(shù)材料介電層為氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、上述材料的鋁化物或硅化物及上述材料的疊層。
9.一種雙閘極介電層，其特征在于，它包括一半導(dǎo)體基底，該半導(dǎo)體基底具有一第一區(qū)塊及一第二區(qū)塊；一第一高介電常數(shù)材料層，形成于該第一區(qū)塊上，用來作為第一閘極介電層，其中該第一高介電常數(shù)材料層上具有一致密化表層；及一第二高介電常數(shù)材料層與該第一高介電常數(shù)材料層的組合層，形成于該第二區(qū)塊上，用來作為第二閘極介電層。
10.如權(quán)利要求9所述的雙閘極介電層，其特征在于所述的半導(dǎo)體基底還包括一隔離區(qū)，用來隔離該第一區(qū)塊及該第二區(qū)塊。
11.如權(quán)利要求9所述的雙閘極介電層，其特征在于所述的第一高介電常數(shù)材料層與該半導(dǎo)體基底之間還具有一接口層，該接口層為氮氧化硅層。
12.如權(quán)利要求9所述的雙閘極介電層，其特征在于所述的第一高介電常數(shù)材料層為氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、上述材料的鋁化物或硅化物及上述材料的疊層。
13.如權(quán)利要求9所述的雙閘極介電層的制造方法，其特征在于所述的第二高介電常數(shù)材料介電層為氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、上述材料的鋁化物或硅化物及上述材料的疊層。
14.如權(quán)利要求9所述的雙閘極介電層的制造方法，其特征在于所述的第一高介電常數(shù)材料層的厚度為10至500。
15.如權(quán)利要求9所述的雙閘極介電層的制造方法，其特征在于所述的第二高介電常數(shù)材料層的厚度為10至500。
16.如權(quán)利要求9所述的雙閘極介電層，其特征在于所述的第一高介電常數(shù)材料層的厚度小于該第二高介電常數(shù)材料層。
全文摘要
本發(fā)明提供一種雙閘極介電層，其制造方法為，首先，提供一半導(dǎo)體基底，半導(dǎo)體基底具有一第一區(qū)塊及一第二區(qū)塊，在半導(dǎo)體基底上形成一第一高介電常數(shù)材料介電層并進行一回火步驟以在表面上形成一致密層；接著，在第一高介電常數(shù)材料層上形成一第二高介電常數(shù)材料層并使密層為蝕刻停止層，蝕刻形成于第一區(qū)塊上方的第二高介電常數(shù)材料層至露出第一高介電常數(shù)材料層為止。
文檔編號H01L21/283GK1505107SQ0215277
公開日2004年6月16日 申請日期2002年11月27日 優(yōu)先權(quán)日2002年11月27日
發(fā)明者侯拓宏, 王銘芳, 陳啟群, 楊智偉, 姚亮吉, 陳世昌 申請人:臺灣積體電路制造股份有限公司