專利名稱：多位元線存儲單元和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種存儲電路，尤其是關(guān)于一種多位線存儲單元和電路。
背景技術(shù)：
圖1為一現(xiàn)有存儲單元10，包含一電容11、一單元陽極電壓(cell platevoltage)12、一MOS晶體管13、一連接至該MOS晶體管13的漏極的位元線端14，及一連接至該MOS晶體管13的柵極的字元(word)線端1 5。在存儲讀取指令下達(dá)前，字元線端14處于一種放電狀態(tài)或被固定于一特定電壓。當(dāng)存儲器讀取指令譯碼至該存儲單元10時，導(dǎo)致該字元線端15使能(enable)且開啟該MOS晶體管13的溝道，從而使該電容11的電荷導(dǎo)通至該位元(bit)線端14。存儲讀取指令執(zhí)行后，再由該位元線端14輸入電荷至該電容11，以補(bǔ)充其邏輯電壓。
利用上述存儲單元10所組成的存儲電路，如圖2所示。該存儲電路20包含多個存儲單元10，且排列成一矩陣。垂直相鄰的存儲單元10共享同一位元線，而水平相鄰的存儲單元10共享同一字元線。由于上述的連接結(jié)構(gòu)，該存儲電路20的任一位元線所連接的多個存儲單元中僅允許一個存儲單元導(dǎo)通，從而將該存儲單元的邏輯電壓導(dǎo)通至該位元線。但若有兩個以上存儲單元同時導(dǎo)通，將造成彼此邏輯電壓沖突，因而可能造成儲存信息的毀損。
然而，對于目前高速存儲產(chǎn)品應(yīng)用，由于上述設(shè)計上的種種限制，以致無法滿足市場需求。
鑒于現(xiàn)有技術(shù)存在的問題，本發(fā)明提出一新穎的多位元線存儲單元和電路，以克服上述缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種多位元線存儲單元和電路，可滿足高速存儲的應(yīng)用需求。
為了達(dá)到上述目的，本發(fā)明公開一種多位元線存儲單元和電路，可允許位于同一存儲區(qū)塊內(nèi)的兩個字元線和位元線同時針對該存儲區(qū)塊內(nèi)的不同存儲單元動作，藉此可提高存儲工作效率。
本發(fā)明的多位元線存儲電路可適用于動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)、靜態(tài)隨機(jī)存取存儲器與動態(tài)隨機(jī)存取存儲器接口(SRAM interface implemented with DRAM)或隱藏外部更新指令的動態(tài)隨機(jī)存取存儲器等。
本發(fā)明的多位元線存儲單元包含一電容、至少兩個晶體管開關(guān)、至少兩個字元線端和至少兩個位元線端。該至少兩個晶體管開關(guān)的一端連接至該電容，該至少兩個字元線端用于控制該至少兩個晶體管開關(guān)的導(dǎo)通，該至少兩個位元線端連接至該至少兩個晶體管開關(guān)相對于該電容的另一端。
本發(fā)明的多位元線存儲電路包含m×n矩陣排列的多位元線存儲單元、2×m條位元線和2×n條字元線。該2×m條位元線電氣連接至垂直相鄰的該多位元線存儲單元的位元線端；該2×n條字元線電氣連接至水平相鄰的多位元線存儲單元的字元線端。


圖1所示為一現(xiàn)有存儲單元；圖2所示為一現(xiàn)有存儲電路；圖3所示為本發(fā)明存儲單元的一實(shí)施例；及圖4所示為本發(fā)明存儲電路的一實(shí)施例。
圖中10現(xiàn)有存儲單元11電容12單元陽極電壓13 MOS晶體管14位元線15字元線20現(xiàn)有存儲電路30本發(fā)明的存儲單元31電容32單元陽極電壓33第一MOS晶體管34字元線端(a)35位元線端(a)36第二MOS晶體管37字元線端(b)
38位元線端(b)具體實(shí)施例參照圖3，本發(fā)明存儲單元30和現(xiàn)有存儲單元10最大的不同在于增加了一組MOS晶體管、位元線端和字元線端。該存儲單元30具有第一MOS晶體管33、第二MOS晶體管36、位元線端(a)35、位元線端(b)38、字元線端(a)34、字元線端(b)37、電容31和單元陽極電壓32。該第一MOS晶體管33和第二MOS晶體管36相對于該位元線端(a)35和位元線端(b)38的一端連接至該電容31。由于上述電路結(jié)構(gòu)，本發(fā)明存儲單元30可允許字元線端(a)34和字元線端(b)37在不同的時間動作，以讀取或?qū)懭朐撾娙?1。
圖4為本發(fā)明存儲電路的一個實(shí)施例。該存儲電路40包含以m×n矩陣排列的多位元線存儲單元30、2×m條位元線和2×n條字元線，其中該多位元線存儲單元30采用如圖3所示的電路結(jié)構(gòu)。該2×m條位元線電氣連接至垂直相鄰的該多位元線存儲單元的位元線端(a)和位元線端(b)；該2×n條字元線電氣連接至水平相鄰的多位元線存儲單元的字元線端(a)和字元線端(b)。由于本發(fā)明存儲電路40提供兩套位元線和字元線，因此當(dāng)同一存儲區(qū)塊(即連接至同一位元線的存儲單元)已有一存儲單元使用一字元線(a)和位元線(a)，則位于該存儲塊的其余存儲單元仍可使用字元線((b)和位元線(b)完成讀取或?qū)懭氲膭幼鳌Q言之，同一存儲區(qū)塊可允許兩個字元線和位元線同時針對不同的存儲單元動作。
即，由于本發(fā)明可提供較大的操作效率及吞吐量，因此本發(fā)明存儲單元和存儲電路可適用于高速存儲電路。
本發(fā)明技術(shù)內(nèi)容及技術(shù)特點(diǎn)如上公開，然而熟悉本項(xiàng)技術(shù)的人士仍可能基于本發(fā)明的提示及公開而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍不應(yīng)限于實(shí)施例所公開的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為本專利申請權(quán)利要求書所涵蓋。
權(quán)利要求
1.一種多位元線存儲單元，包含一電容；至少兩個晶體管開關(guān)，其一端連接至所述電容；至少兩個字元線端，用于控制該至少兩個晶體管開關(guān)的導(dǎo)通；及至少兩個位元線端，連接至所述至少兩個晶體管開關(guān)相對于所述電容的另一端。
2.根據(jù)權(quán)利要求1所述的多位元線存儲單元，其特征在于所述晶體管開關(guān)為一MOS晶體管。
3.根據(jù)權(quán)利要求1所述的多位元線存儲單元，其特征在于所述多位元線存儲單元可適用于動態(tài)隨機(jī)存取存儲器或靜態(tài)隨機(jī)存取存儲器。
4.根據(jù)權(quán)利要求1所述的多位元線存儲單元，其特征在于所述多位元線存儲單元可適用于靜態(tài)隨機(jī)存取存儲器與動態(tài)隨機(jī)存取存儲器接口或隱藏外部更新指令的動態(tài)隨機(jī)存取存儲器。
5.一種多位元線存儲電路，包含m×n矩陣排列的多個如權(quán)利要求1所述的多位元線存儲單元，其中m和n為整數(shù)；2×m條位元線，電氣連接至垂直相鄰的所述多位元線存儲單元的位元線端；及2×n條字元線，電氣連接至水平相鄰的所述多位元線內(nèi)存單元的字元線端。
6.根據(jù)權(quán)利要求5所述的多位元線存儲電路，其特征在于所述多位元線存儲電路可適用于動態(tài)隨機(jī)存取存儲器或靜態(tài)隨機(jī)存取存儲器。
7.根據(jù)權(quán)利要求5所述的多位元線存儲電路，其特征在于所述多位元線存儲電路可適用于靜態(tài)隨機(jī)存儲器與動態(tài)隨機(jī)存取存儲器接口或隱藏外部更新指令的動態(tài)隨機(jī)存取存儲器。
全文摘要
本發(fā)明提出一種多位元線存儲單元和電路，可允許位于同一存儲區(qū)塊內(nèi)的兩個字元線和位元線同時針對該存儲區(qū)塊內(nèi)不同的存儲單元動作，由此可提高存儲的工作效率。
文檔編號H01L27/105GK1508803SQ0215632
公開日2004年6月30日 申請日期2002年12月13日 優(yōu)先權(quán)日2002年12月13日
發(fā)明者賴志菁 申請人:華邦電子股份有限公司