專利名稱：內(nèi)存芯片堆棧構(gòu)造的制作方法
技術(shù)領域：
本實用新型屬于電子器件領域，特別涉及一種內(nèi)存芯片。具體是指一種具有高記憶容量及訊號傳遞速度快的內(nèi)存芯片堆棧構(gòu)造。
如
圖1所示，為習知的一種內(nèi)存芯片堆棧構(gòu)造，它包括有一基板10、一下層內(nèi)存芯片12及一上層內(nèi)存芯片14基板10中央部位形成有一鏤空槽16；下層內(nèi)存芯片12系設置于基板10上，其上復數(shù)個焊墊18由鏤空槽16露出，藉由復數(shù)條導線20電連接至基板10上，使下層內(nèi)存芯片12的訊號傳遞至基板10；上層內(nèi)存芯片14系背對背地設置于下層內(nèi)存芯片12上，其中央部位的焊墊22藉由復數(shù)條導線24電連接至基板10，使訊號傳遞至基板10。
如上所述的內(nèi)存芯片堆棧構(gòu)造，由于內(nèi)存芯片的焊墊形成于中央位置，因此，上層內(nèi)存芯片14藉由復數(shù)條導線24電連接至基板10上時，將造成導線24的弧度較大，如是，導線24的長度較長，將使訊號傳遞不易，且將使封裝完成的體積較大，無法達到輕薄短小的需求，再者，由于導線24的長度較長，將使導線24易于下垂而接觸到上層內(nèi)存芯片14的表面，而容易產(chǎn)生電訊號傳遞不良或短路的情形。
有鑒于此，本發(fā)明人本著精益求精，創(chuàng)新突破的精神，研發(fā)出本實用新型內(nèi)存芯片堆棧構(gòu)造，它可改進上述習知內(nèi)存芯片堆棧的缺失，使其更為實用。
發(fā)明內(nèi)容
本實用新型的主要目的，在于提供一種內(nèi)存芯片堆棧構(gòu)造，它具有縮短訊號傳遞距離的功效，以達到提高訊號傳遞效果的目的。
本實用新型的另一目的，在于提供一種內(nèi)存芯片堆棧構(gòu)造，它具有提高堆棧品質(zhì)的的功效，以達到提高生產(chǎn)良率的目的。
本實用新型的再一目的，在于提供一種內(nèi)存芯片堆棧構(gòu)造，它具有便于制造的功效，以達到更為實用的目的。
本實用新型的又一目的，在于提供一種內(nèi)存芯片堆棧構(gòu)造，它具有縮小封裝體積的功效，以達到輕薄短小的目的。
上述的目的是這樣實現(xiàn)的一種內(nèi)存芯片堆棧構(gòu)造，其特征在于包括有一基板，其設有一上表面、一下表面及由上表面貫通至下表面的鏤空槽；一下層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，其系設置于該基板的上表面，而該復數(shù)個焊墊由該基板的鏤空槽露出，并藉由復數(shù)條導線電連接該焊墊至基板的下表面；一上層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，其系背對背地設置于該下層內(nèi)存芯片上，使該復數(shù)個焊墊朝上；及一絕緣介質(zhì)，其中央位置形成一透空區(qū)，使其設置于該上層內(nèi)存芯片上時，該內(nèi)存芯片的復數(shù)個焊墊由該絕緣介質(zhì)的透空區(qū)露出，且該絕緣介質(zhì)上形成有復數(shù)條線路，該復數(shù)條線路藉由復數(shù)條導線電連接至該上層內(nèi)存芯片的焊墊及該基板的上表面。
該基板的鏤空槽填充有一第一封膠體，用以保護該復數(shù)條導線。
該基板的上表面覆蓋有一第二封膠體，用以保護上、下層內(nèi)存芯片及該絕緣介質(zhì)。
該絕緣介質(zhì)為軟性電路板，其上布植有復數(shù)條線路。
該基板的下表面形成有球柵數(shù)組金屬球。
本實用新型的積極效果是由于本實用新型包括有一基板，其設有一上表面、一下表面及由上表面貫通至下表面的鏤空槽；一下層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，其系設置于該基板的上表面，而該復數(shù)個焊墊由該基板的鏤空槽露出，并藉由復數(shù)條導線電連接該焊墊至基板的下表面；一上層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，其系背對背地設置于該下層內(nèi)存芯片上，使該復數(shù)個焊墊朝上；及一絕緣介質(zhì)，其中央位置形成一透空區(qū)，其設置于該上層內(nèi)存芯片上時，該內(nèi)存芯片的復數(shù)個焊墊由該絕緣介質(zhì)的透空區(qū)露出，且該絕緣介質(zhì)上形成有復數(shù)條線路，并藉由復數(shù)條導線電連接至該上層內(nèi)存芯片的焊墊及該基板的上表面。
藉由如上的構(gòu)造組合，可降低該復數(shù)條導線的長度及弧度，使其更便于制造及得到較佳的訊號傳遞效果及降低其封裝體積。具體的優(yōu)點表現(xiàn)在1、絕緣介質(zhì)的線路可布植較寬大的直徑，而可提高訊號傳遞的效率及品質(zhì)。
2、電連接上層內(nèi)存芯片及基板的導線所形成的弧度較小，相對地可縮短訊號傳遞的距離，及減少整體封裝的體積，以達到輕薄短小的需求。
配合參閱圖2、圖3及圖4，本實施例中該內(nèi)存芯片堆棧構(gòu)造包括有一基板30、一下層內(nèi)存芯片32、一上層內(nèi)存芯片34及一絕緣介質(zhì)36
基板30設有一上表面38、一下表面40及一由上表面38貫通至下表面40的鏤空槽42，基板30的上表面30形成有復數(shù)個第一接點44，下表面40位于鏤空槽42周邊形成有第二接點46及復數(shù)個球柵(Ball Grid Array)數(shù)組金屬球48。
下層內(nèi)存芯片32中央部位形成有復數(shù)個焊墊50，其設于基板30的上表面38上，復數(shù)個焊墊50則由基板30的鏤空槽42露出，藉由復數(shù)條導線52透過鏤空槽42電連接焊墊50至基板30的第二連接點46。
上層內(nèi)存芯片34中央部位形成有復數(shù)個焊墊54，其系背對背地設置于下層內(nèi)存芯片32上，使復數(shù)個焊墊54分別朝上。
絕緣介質(zhì)36于本實施例中為一軟性電路板，其中央部位設有一透空區(qū)56，且其上布植有復數(shù)條線路58，該復數(shù)條線路58兩端設有焊墊57、59，該絕緣介質(zhì)36系設置于上層內(nèi)存芯片34上，上層內(nèi)存芯片34上的復數(shù)個焊墊54則由透空區(qū)56露出。
參閱圖4，將絕緣介質(zhì)36設置于上層內(nèi)存芯片34后，藉由復數(shù)條導線60經(jīng)由透空區(qū)56電連接上層內(nèi)存芯片34的焊墊54及絕緣介質(zhì)36的線路一端的焊墊59，及藉由復數(shù)條導線62電連接基板30的第一連接點44及絕緣介質(zhì)36的線路另一端的焊墊57，如是，上層內(nèi)存芯片34即可與基板30相互導通。而后，將第一封膠體64填充于基板30的鏤空槽42，用以保護復數(shù)條導線52，及將第二封膠體66覆蓋于基板30的上表面38，用以保護上、下層半導體芯片34、32及絕緣介質(zhì)36。
在較佳實施例的詳細說明中所提出的具體實施例僅為了易于說明本實用新型的技術(shù)內(nèi)容，并非將本實用新型狹義地限制于實施例，凡依本實用新型的精神及其技術(shù)特征所作種種變化實施均屬本實用新型的范圍。
權(quán)利要求1.一種內(nèi)存芯片堆棧構(gòu)造，其特征在于包括有一基板，其設有一上表面、一下表面及由上表面貫通至下表面的鏤空槽；一下層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，其系設置于該基板的上表面，而該復數(shù)個焊墊由該基板的鏤空槽露出，并藉由復數(shù)條導線電連接該焊墊至基板的下表面；一上層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，其系背對背地設置于該下層內(nèi)存芯片上，使該復數(shù)個焊墊朝上；及一絕緣介質(zhì)，其中央位置形成一透空區(qū)，使其設置于該上層內(nèi)存芯片上時，該內(nèi)存芯片的復數(shù)個焊墊由該絕緣介質(zhì)的透空區(qū)露出，且該絕緣介質(zhì)上形成有復數(shù)條線路，該復數(shù)條線路藉由復數(shù)條導線電連接至該上層內(nèi)存芯片的焊墊及該基板的上表面。
2.如權(quán)利要求1所述內(nèi)存芯片堆棧構(gòu)造，其特征在于，該基板的鏤空槽填充有一第一封膠體，用以保護該復數(shù)條導線。
3.如權(quán)利要求1所述內(nèi)存芯片堆棧構(gòu)造，其特征在于，該基板的上表面覆蓋有一第二封膠體，用以保護上、下層內(nèi)存芯片及該絕緣介質(zhì)。
4.如權(quán)利要求1所述內(nèi)存芯片堆棧構(gòu)造，其特征在于，該絕緣介質(zhì)為軟性電路板，其上布植有復數(shù)條線路。
5.如權(quán)利要求1所述內(nèi)存芯片堆棧構(gòu)造，其特征在于，該基板的下表面形成有球柵數(shù)組金屬球。
專利摘要本實用新型內(nèi)存芯片堆棧構(gòu)造，包括有一基板，其上設有一鏤空槽；一下層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，是設置于該基板上，而該復數(shù)個焊墊由該基板的鏤空槽露出，并藉由復數(shù)條導線電連接該焊墊至基板的下表面；一上層內(nèi)存芯片，其中央位置設有復數(shù)個焊墊，其系背對背地設置于該下層內(nèi)存芯片上，使該復數(shù)個焊墊朝上；及一絕緣介質(zhì)，其形成一透空區(qū)，其設置于該上層內(nèi)存芯片上時，該內(nèi)存芯片的復數(shù)個焊墊由該絕緣介質(zhì)的透空區(qū)露出，且該絕緣介質(zhì)上形成有復數(shù)條線路，并藉由復數(shù)條導線電連接至該上層內(nèi)存芯片的焊墊及該基板的上表面。如是，可降低該復數(shù)條導線的長度及弧度，使其得到較佳的訊號傳遞效果及降低其封裝體積。
文檔編號H01L23/12GK2543206SQ0220798
公開日2003年4月2日 申請日期2002年3月26日 優(yōu)先權(quán)日2002年3月26日
發(fā)明者葉乃華, 彭鎮(zhèn)濱 申請人:勝開科技股份有限公司