專(zhuān)利名稱(chēng)：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種芯片封裝結(jié)構(gòu)，且特別涉及一種利用接合柱(bonding column)來(lái)取代凸點(diǎn)(bump)，并以的作為接合媒介的倒裝焊型(Flip Chip Bonding Type)的芯片封裝結(jié)構(gòu)。
背景技術(shù)：
倒裝焊技術(shù)(Flip Chip Bonding Technology)主要是利用面陣列(areaarray)的排列方式，將多個(gè)芯片焊盤(pán)(die pad)配置于芯片(die)的有源表面(active surface)，并分別在這些芯片焊盤(pán)上形成凸點(diǎn)(bump)，接著再將芯片翻面(flip)的后，利用芯片的芯片焊盤(pán)上的凸點(diǎn)來(lái)分別電(electrically)及機(jī)械(mechanically)連接至承載器(carrier)的表面所對(duì)應(yīng)的接合焊盤(pán)(bonding pad)，其中承載器包括襯底(substrate)或印刷電路板(PCB)等。值得注意的是，由于倒裝焊技術(shù)可應(yīng)用于高接腳數(shù)(High Pin Count)的芯片封裝結(jié)構(gòu)，并具有縮小封裝面積及縮短訊號(hào)傳輸路徑等多項(xiàng)優(yōu)點(diǎn)，使得倒裝焊技術(shù)目前已經(jīng)被廣泛地應(yīng)用在芯片封裝領(lǐng)域。
請(qǐng)參考圖1A、1B，其依序?yàn)楝F(xiàn)有的一種倒裝焊型態(tài)的芯片封裝結(jié)構(gòu)于組裝前后的剖面示意圖。首先如圖1A所示，芯片封裝結(jié)構(gòu)100主要包括芯片110及襯底120。首先，芯片110具有一有源表面112、多個(gè)芯片焊盤(pán)114、一保護(hù)層116及多個(gè)凸點(diǎn)118，其中有源表面112泛指芯片110的具有有源元件(active component)的一面，且這些芯片焊盤(pán)114分別配置于芯片114的有源表面112上，而保護(hù)層116亦配置于芯片110的有源表面112上，并暴露出這些芯片焊盤(pán)116，且這些半球狀的凸點(diǎn)118則分別配置于這些芯片焊盤(pán)116上，并可形成一凸點(diǎn)底金屬層(Under Bump Metallurgy layer，UBM layer)119于芯片焊盤(pán)116與凸點(diǎn)118之間，用以提升芯片焊盤(pán)116與凸點(diǎn)118之間的接合性。此外，襯底120具有一襯底表面122、圖案化的一線(xiàn)路層(circuit layer)124及一防焊層(solder mask)126，其中線(xiàn)路層124位于襯底120的襯底表面122上，且線(xiàn)路層124構(gòu)成多個(gè)接合焊盤(pán)124a及多條線(xiàn)路(trace)124b，而防焊層126亦配置于襯底120的襯底表面122，同時(shí)覆蓋這些線(xiàn)路124a，且防焊層126更具有多個(gè)開(kāi)口126a，其分別暴露出這些接合焊盤(pán)124a。因此，芯片110將可經(jīng)由凸點(diǎn)118而倒裝焊至襯底120，再將底膠(underfill)130填入(dispense)于芯片110與襯底120之間，用以保護(hù)芯片焊盤(pán)116、凸點(diǎn)118及接合焊盤(pán)124a。
請(qǐng)?jiān)賲⒖紙D1A，值得注意的是，圖1A所示的接合焊盤(pán)124a為防焊層定義型態(tài)(Solder Mask Define，SMD)的接合焊盤(pán)，此種類(lèi)型的接合焊盤(pán)124a的暴露面積由防焊層126的開(kāi)口126a所加以定義。此外，線(xiàn)路層124的材質(zhì)通常為銅(copper)，為避免接合焊盤(pán)124a的表面發(fā)生氧化的現(xiàn)象，因而降低凸點(diǎn)118與接合焊盤(pán)124a之間的接合性，所以現(xiàn)有技術(shù)通常是利用網(wǎng)版印刷(stencil printing)的方式，形成預(yù)焊塊128于接合焊盤(pán)124a及開(kāi)口126a所圍成的空間，用以使得凸點(diǎn)118與接合焊盤(pán)124a之間的接觸將更為容易。
請(qǐng)參考圖2A、2B，其依序?yàn)楝F(xiàn)有的另一種倒裝焊型態(tài)的芯片封裝結(jié)構(gòu)于組裝前后的剖面示意圖。首先如圖2A所示，芯片封裝結(jié)構(gòu)202大致相同于圖1A、1B所示的芯片封裝結(jié)構(gòu)200，兩者的不同處在于襯底的接合焊盤(pán)的部分。圖2A所示的接合焊盤(pán)124a為非防焊層定義型態(tài)(Non-Solder MaskDefine，NSMD)的接合焊盤(pán)，此種類(lèi)型的接合焊盤(pán)124a的暴露面積并未由防焊層126的開(kāi)口126a所加以定義。此外，同樣由于線(xiàn)路層124的材質(zhì)通常為銅，為避免接合焊盤(pán)124a的表面發(fā)生氧化的現(xiàn)象，因而降低凸點(diǎn)118與接合焊盤(pán)124a之間的接合性，所以現(xiàn)有技術(shù)通常是以利用電鍍(plating)的方式，形成金屬層129于接合焊盤(pán)124a的表面，用以長(zhǎng)期維持接合焊盤(pán)124a的表面不發(fā)生氧化的現(xiàn)象，同時(shí)提高凸點(diǎn)118與接合焊盤(pán)124a間的接合性，其中金屬層129可為一復(fù)合金屬層(metal multi-layer)，例如為一鎳/金復(fù)合層(Ni/Au multi-layer)。
現(xiàn)有的倒裝焊型態(tài)的芯片封裝結(jié)構(gòu)均須進(jìn)行一底膠填充工藝(underfilldispense process)，其主要是利用毛細(xì)作用(capillarity)，將未固化且可流動(dòng)的底膠材料注入(或滲入)芯片與襯底間所構(gòu)成的間隙，最后再固化底膠材料，用以電隔絕相鄰的凸點(diǎn)，并可緩沖芯片與襯底的間的熱應(yīng)力(thermalstress)，使得芯片封裝結(jié)構(gòu)在歷經(jīng)多次熱膨脹循環(huán)(thermal expanding cycle)之后，其凸點(diǎn)的本身結(jié)構(gòu)仍然不會(huì)發(fā)生橫向斷裂的現(xiàn)象。值得注意的是，當(dāng)現(xiàn)有的底膠填充工藝將未固化且可流動(dòng)的底膠材料注入(或滲入)芯片與襯底間所構(gòu)成的間隙時(shí)，極易在底膠的內(nèi)部產(chǎn)生許多空孔(void)，由于底膠的空孔會(huì)產(chǎn)生熱應(yīng)力集中的現(xiàn)象，同時(shí)原先殘留于這些空孔之內(nèi)的氣體亦將受熱膨脹，如此導(dǎo)致芯片封裝結(jié)構(gòu)的可靠度(reliability)將大幅降低。此外，當(dāng)芯片與襯底間的凸點(diǎn)其密度過(guò)高，或芯片與襯底間所構(gòu)成的間隙過(guò)小時(shí)，底膠材料將更不容易注入上述的空間，導(dǎo)致底膠的內(nèi)部所產(chǎn)生的空孔的數(shù)量增加，同時(shí)單一空孔的體積也將更大，其所產(chǎn)生的問(wèn)題亦將更為嚴(yán)重。
實(shí)用新型內(nèi)容因此，本實(shí)用新型的目的在于提供一種芯片封裝結(jié)構(gòu)，適用于倒裝焊型態(tài)的芯片封裝結(jié)構(gòu)，除可免除現(xiàn)有的底膠填充工藝，藉以降低空孔的形成幾率以外，并可在凸點(diǎn)的密度過(guò)高的情況下，仍可將底膠層形成于凸點(diǎn)、芯片及襯底之間。
依照本實(shí)用新型的目的，本實(shí)用新型提出一種芯片封裝結(jié)構(gòu)，至少具有一芯片、一襯底及一底膠層。首先，芯片具有一有源表面、多個(gè)芯片焊盤(pán)及多個(gè)接合柱，而這些芯片焊盤(pán)配置于該有源表面上，且該些接合柱分別連接至其所對(duì)應(yīng)的這些芯片焊盤(pán)之一。此外，襯底具有一襯底表面、防焊層、多個(gè)接合焊盤(pán)及多個(gè)線(xiàn)路，其中襯底表面具有一芯片接合區(qū)域及一非芯片接合區(qū)域，而這些接合焊盤(pán)及部分的這些線(xiàn)路配置于襯底表面的芯片接合區(qū)域，且其余的這些線(xiàn)路配置于襯底表面的非芯片接合區(qū)域，而每一接合柱連接至其所對(duì)應(yīng)的這些接合焊盤(pán)之一。另外，芯片封裝結(jié)構(gòu)更具有一底膠層，其填充于芯片、這些接合柱及襯底所圍成的空間。
依照本實(shí)用新型的芯片封裝結(jié)構(gòu)，襯底更具有圖案化的一線(xiàn)路層，其配置于襯底表面上，并構(gòu)成上述的接合焊盤(pán)及線(xiàn)路。
依照本實(shí)用新型的芯片封裝結(jié)構(gòu)，這些接合柱還分別具有一金屬層，其分別配置介于這些接合柱之一及其所對(duì)應(yīng)的這些接合焊盤(pán)之一，其中這些金屬層可為單一金屬層或復(fù)合金屬層，而這些金屬層的材質(zhì)可為元素金屬、合金金屬或兩者的組合。
依照本實(shí)用新型的芯片封裝結(jié)構(gòu)，芯片更具有一保護(hù)層，其配置于芯片的有源表面上，且保護(hù)層未完全覆蓋這些芯片焊盤(pán)，而底膠層配置于該保護(hù)層之上。
依照本實(shí)用新型的芯片封裝結(jié)構(gòu)，芯片更具有多個(gè)凸點(diǎn)底金屬層，其分別配置介于這些芯片焊盤(pán)之一及其所對(duì)應(yīng)的這些接合柱之一。
依照本實(shí)用新型的芯片封裝結(jié)構(gòu)，這些芯片焊盤(pán)的材質(zhì)可相同于這些接合柱的材質(zhì)。


為讓本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。圖中圖1A、1B依序?yàn)楝F(xiàn)有的一種倒裝焊型態(tài)的芯片封裝結(jié)構(gòu)于組裝前后的剖面示意圖；圖2A、2B依序?yàn)楝F(xiàn)有的另一種倒裝焊型態(tài)的芯片封裝結(jié)構(gòu)于組裝前后的剖面示意圖；圖3A、3B依序?yàn)楸緦?shí)用新型的優(yōu)選實(shí)施例的一種芯片封裝結(jié)構(gòu)于組裝前后的剖面示意圖；以及圖4為襯底的襯底表面的示意圖。
附圖中的附圖標(biāo)記說(shuō)明如下100芯片封裝結(jié)構(gòu)102芯片封裝結(jié)構(gòu)110芯片112有源表面114保護(hù)層 116芯片焊盤(pán)118凸點(diǎn)119凸點(diǎn)底金屬層120襯底122襯底表面124線(xiàn)路層 124a接合焊盤(pán)124b線(xiàn)路 126防焊層126a開(kāi) 128預(yù)焊塊129金屬層 130底膠200芯片封裝結(jié)構(gòu)210芯片212有源表面214保護(hù)層216芯片焊盤(pán)217底膠層218接合柱 218a金屬層219凸點(diǎn)底金屬層220襯底
222襯底表面 222a芯片接合區(qū)域222b非芯片接合區(qū)域222c對(duì)位冗余區(qū)域224線(xiàn)路層 224a接合焊盤(pán)224b線(xiàn)路 226防焊層具體實(shí)施方式
請(qǐng)參考圖3A、3B，其依序?yàn)楸緦?shí)用新型的優(yōu)選實(shí)施例的一種芯片封裝結(jié)構(gòu)于組裝前后的剖面示意圖。如圖3A所示，芯片封裝結(jié)構(gòu)200主要包括芯片210及襯底220兩大部分。首先，芯片210具有一有源表面212、一保護(hù)層214、多個(gè)芯片焊盤(pán)216、一底膠層217及多個(gè)接合柱218，其中有源表面212泛指芯片110的具有有源元件的一面，而這些芯片焊盤(pán)212配置于芯片210的有源表面212上。此外，保護(hù)層214配置于芯片210的有源表面212上，且保護(hù)層214并未完全覆蓋這些芯片焊盤(pán)，其中保護(hù)層214的主要功能可防止芯片于封裝工藝時(shí)，外界經(jīng)由芯片210的有源表面212而侵蝕芯片210的內(nèi)部，且保護(hù)層214亦可為一復(fù)合材料層，使得保護(hù)層214除可提供上述的功能以外，更可提供應(yīng)力緩沖(stress buffer)的功能至這些接合柱218。
又如圖3A所示，底膠層217則配置于保護(hù)層214之上，其材質(zhì)可為熱固性材質(zhì)或熱塑性材質(zhì)，其作用將于下文再作詳述。此外，這些接合柱218貫穿底膠層217，而分別連接至其所對(duì)應(yīng)的這些芯片焊盤(pán)216之一，其中接合柱218的材質(zhì)為導(dǎo)電材質(zhì)，例如為元素金屬或合金金屬等，并且這些接合柱218除可由單一金屬層所構(gòu)成外，更可由多種不同材質(zhì)的復(fù)合金屬層(未繪示)所交互堆疊而成。另外，芯片210更可具有多個(gè)凸點(diǎn)底金屬層(UBM layer)219，其分別配置介于這些芯片焊盤(pán)216之一及其所對(duì)應(yīng)的這些接合柱218之一之間，用以提高芯片焊盤(pán)216與接合柱218間的接合性。值得注意的是，接合柱218的材質(zhì)亦可采用與芯片焊盤(pán)216相同的材質(zhì)，同樣可提高芯片焊盤(pán)216與接合柱218之間的接合性。此外，由于芯片焊盤(pán)216迭合于芯片210的金屬內(nèi)連線(xiàn)(interconnection)(未繪示)所構(gòu)成的電極焊盤(pán)(electrode pad)(未繪示)，故可省略上述的凸點(diǎn)底金屬層219，而直接將芯片焊盤(pán)216及接合柱218兩者一體成型于上述的電極焊盤(pán)上，所以接合柱218的底部將可直接取代芯片焊盤(pán)214，接著再形成保護(hù)層214于芯片210的有源表面212上，且使得保護(hù)層214暴露出這些接合柱218。然而，這樣的情況并未繪示于圖中。
請(qǐng)同時(shí)參考圖3A、圖4，其中圖4為襯底的襯底表面的示意圖。首先如圖3A所示，襯底220具有一襯底表面222及圖案化的一線(xiàn)路層224，且如圖4所示，襯底表面222更具有一芯片接合區(qū)域222a及一非芯片接合區(qū)域222b。此外，又如圖3A所示，線(xiàn)路層224配置于襯底220的襯底表面222，并構(gòu)成多個(gè)接合焊盤(pán)224a及多條線(xiàn)路224b，其中這些接合焊盤(pán)224a及部分的這些線(xiàn)路224b位于襯底表面222的芯片接合區(qū)域222a，而其余的這些線(xiàn)路224b則位于襯底表面222的非芯片接合區(qū)域222b。此外，襯底220還具有一防焊層226a，其配置于襯底表面222的非芯片接合區(qū)域222b，因而覆蓋線(xiàn)路層224的部分的線(xiàn)路224b，同時(shí)暴露出這些接合焊盤(pán)224a及其余的線(xiàn)路224b。值得注意的是，由于線(xiàn)路層224的材質(zhì)通常為銅，所以線(xiàn)路層224的表面容易受到氧化，并導(dǎo)致接合焊盤(pán)224a的表面與接合柱218的接合性降低。因此，為了預(yù)防未受到防焊層226所覆蓋的接合焊盤(pán)224a及這些線(xiàn)路224b的表面受到氧化，所以在將芯片210封裝于襯底220上的過(guò)程之前，襯底220可以具有一隔離層228，其覆蓋于這些接合焊盤(pán)224a的表面，并同時(shí)覆蓋于部分未受到防焊層226所覆蓋的這些線(xiàn)路224b的表面，其中隔離層228的材質(zhì)特性除了隔絕這些接合焊盤(pán)224a及部分的這些線(xiàn)路224b的表面與外界的氧接觸以外，還必須在將芯片210封裝于襯底220上的過(guò)程期間，在高溫狀態(tài)(例如攝氏210～220度)的下即自動(dòng)揮發(fā)去除，用以暴露出這些接合焊盤(pán)224a的表面，使得每一接合柱218均能接合至其所對(duì)應(yīng)的接合焊盤(pán)224a。此外，隔離層228的材質(zhì)例如為有機(jī)化合物，例如為一有機(jī)表面護(hù)層(Organic Surface Preservation，OSP)。另外，形成隔離層228的方式則例如為涂覆(coating)或浸漬(dipping)等方式。
再同樣如圖3A所示，將芯片210封裝于襯底220的過(guò)程中，可先加熱隔離層228，使其自動(dòng)揮發(fā)去除之后而暴露出這些接合焊盤(pán)224a，接著可利用熱壓接合(thermal press bonding)或其它接合方式，使得每一接合柱218均可對(duì)應(yīng)連接至其所對(duì)應(yīng)的接合焊盤(pán)224a，如圖3B所示。此外，為了提高接合柱218及接合焊盤(pán)224a間的接合性，可選擇性地在接合柱218的頂面預(yù)先形成一金屬層218a，其可為單一金屬層或一復(fù)合金屬層，且金屬層218a的材質(zhì)可為元素金屬、合金金屬或兩者的組合。另外，如圖3B所示，由于底膠層217的材質(zhì)可為熱固性材質(zhì)或熱塑性材質(zhì)，例如熱固性塑料、熱固性樹(shù)脂或多階段固化樹(shù)脂等，所以經(jīng)過(guò)加熱后的底膠層217將自動(dòng)填充于芯片210、襯底220及這些接合柱218所圍成的空間，接著底膠層217冷卻而呈固化狀態(tài)，而完成芯片封裝結(jié)構(gòu)200的制作。
首先如圖4所示，襯底表面222還具有一對(duì)位冗余區(qū)域222c，其位于芯片接合區(qū)域222a及非芯片接合區(qū)域222b之間，使得芯片210在定位于襯底220上的過(guò)程中，底膠層217的周緣將不會(huì)卡在防焊層226的邊緣，如此將有助于接合柱218能夠順利地下降而接觸到接合焊盤(pán)224a。接著，在加熱固化底膠層217之后，底膠層217將完全地填充并固定于芯片210、這些接合柱218及襯底220所圍成的空間，如圖3B所示。
綜上所述，本實(shí)用新型的芯片封裝結(jié)構(gòu)將具有下列優(yōu)點(diǎn)(1)由于襯底的防焊層暴露出全部的接合焊盤(pán)及部分的線(xiàn)路，使得底膠層的底部可直接接合至襯底的線(xiàn)路層及其下的介電層，并且底膠層與介電層之間的接合強(qiáng)度優(yōu)于底膠層與防焊層間的接合強(qiáng)度，故可有效提高芯片封裝結(jié)構(gòu)的機(jī)械強(qiáng)度。
(2)由于襯底的防焊層所形成的開(kāi)口完全暴露出全部的接合焊盤(pán)及部分的線(xiàn)路，如此將無(wú)須如現(xiàn)有必須利用超高精度的機(jī)器設(shè)備在防焊層上形成許多具有微細(xì)間距的開(kāi)口，用以分別暴露出其所對(duì)應(yīng)的接合焊盤(pán)，故可有效降低芯片封裝結(jié)構(gòu)的襯底的制作成本。
(3)由于襯底是利用一隔離層來(lái)覆蓋于防焊層所未覆蓋而暴露出的全部的接合焊盤(pán)及部分的線(xiàn)路的表面，用以隔絕這些接合焊盤(pán)及部分的線(xiàn)路的表面與外界的氧接觸而發(fā)生氧化，故可省略現(xiàn)有的形成預(yù)焊塊于接合焊盤(pán)的表面的工藝，或是省略現(xiàn)有的形成鎳金復(fù)合層于接合焊盤(pán)的表面的工藝。
(4)由于本實(shí)用新型的芯片封裝結(jié)構(gòu)無(wú)須經(jīng)過(guò)底膠填充工藝，其是預(yù)先形成一底膠層于芯片的有源表面，并且芯片的接合柱貫穿底膠層而分別接合至芯片的芯片焊盤(pán)，甚至是直接接合至芯片的金屬內(nèi)連線(xiàn)所形成的電極焊盤(pán)，故可預(yù)防現(xiàn)有的底膠層的內(nèi)部形成空孔的問(wèn)題，因而有效提高芯片封裝結(jié)構(gòu)的可靠度及使用壽命。
(5)承第(4)點(diǎn)所述，由于本實(shí)用新型的芯片封裝結(jié)構(gòu)無(wú)須經(jīng)過(guò)底膠填充工藝，而是形成一底膠層及這些接合柱于芯片的有源表面，故可進(jìn)一步提高芯片的接合柱(或芯片焊盤(pán))的密度，并且無(wú)須顧慮到現(xiàn)有的底膠層的內(nèi)部會(huì)形成空孔的問(wèn)題，所以本實(shí)用新型的芯片封裝結(jié)構(gòu)將可適用于封裝任何具有高密度的芯片焊盤(pán)(或電極焊盤(pán))的芯片。
雖然本實(shí)用新型已以一優(yōu)選實(shí)施例公開(kāi)如上，但是其并非用以限定本實(shí)用新型，在不脫離本實(shí)用新型的精神和范圍的情況下，本領(lǐng)域技術(shù)人員可作些許的更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍應(yīng)當(dāng)以所附的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求1.一種芯片封裝結(jié)構(gòu)，其特征在于，至少包括至少一芯片，具有一有源表面、多個(gè)芯片焊盤(pán)及多個(gè)接合柱，其中該些芯片焊盤(pán)配置于該有源表面上，而該些接合柱分別連接至其所對(duì)應(yīng)的該些芯片焊盤(pán)之一；一襯底，具有一襯底表面、多個(gè)接合焊盤(pán)、多個(gè)線(xiàn)路及一防焊層，其中該襯底表面具有一芯片接合區(qū)域及一非芯片接合區(qū)域，而該些接合焊盤(pán)及部分的該些線(xiàn)路配置于該襯底表面的該芯片接合區(qū)域，且其余的該些線(xiàn)路配置于該襯底表面的該非芯片接合區(qū)域，而該防焊層覆蓋于該襯底表面的該非芯片接合區(qū)域，用以保護(hù)部分位于該襯底表面的該非芯片接合區(qū)域的該些線(xiàn)路，且該些接合柱分別連接至其所對(duì)應(yīng)的該些接合焊盤(pán)之一；以及一底膠層，填充于該芯片、該些接合柱及該襯底所圍成的空間。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該底膠層的材質(zhì)包括熱固性材質(zhì)及熱塑性材質(zhì)中的一種。
3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該底膠層是原先配置于該芯片的該有源表面，并在被加熱之后，將填充于該芯片、該些接合柱及該襯底所圍成的空間，之后冷卻呈固化狀態(tài)的底膠層。
4.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該襯底還具有圖案化的一線(xiàn)路層，其配置于該襯底表面之上，并構(gòu)成該些接合焊盤(pán)及該些線(xiàn)路。
5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該些接合柱還分別具有一金屬層，其分別配置介于該些接合柱之一及其所對(duì)應(yīng)的該些接合焊盤(pán)之一之間，而該金屬層為單一金屬層及復(fù)合金屬層中的一種。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于，該些金屬層的材質(zhì)是選自由元素金屬、合金金屬及該些的組合所組成的組中的一種。
7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該芯片還具有一保護(hù)層，其配置于該芯片的該有源表面上，且該保護(hù)層未完全覆蓋該些芯片焊盤(pán)，而該底膠層配置于該保護(hù)層之上。
8.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該芯片還具有多個(gè)凸點(diǎn)底金屬層，其分別配置介于該些芯片焊盤(pán)之一及其所對(duì)應(yīng)的該些接合柱之一之間。
9.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該些芯片焊盤(pán)的材質(zhì)與該些接合柱的材質(zhì)相同。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種芯片封裝結(jié)構(gòu)，其至少具有一芯片及一襯底。首先，芯片具有一有源表面、多個(gè)芯片焊盤(pán)及多個(gè)接合柱，而這些芯片焊盤(pán)配置于該有源表面上，且該些接合柱分別連接至其所對(duì)應(yīng)的這些芯片焊盤(pán)之一。此外，襯底具有一襯底表面、防焊層、多個(gè)接合焊盤(pán)及多個(gè)線(xiàn)路，其中襯底表面具有一芯片接合區(qū)域及一非芯片接合區(qū)域，而這些接合焊盤(pán)及部分的這些線(xiàn)路配置于襯底表面的芯片接合區(qū)域，且其余的這些線(xiàn)路系配置于襯底表面的非芯片接合區(qū)域，而每一接合柱連接至其所對(duì)應(yīng)的這些接合焊盤(pán)之一。另外，芯片封裝結(jié)構(gòu)還具有一底膠層，其填充于芯片、這些接合柱及襯底所圍成的空間。
文檔編號(hào)H01L23/48GK2603509SQ0228475
公開(kāi)日2004年2月11日 申請(qǐng)日期2002年11月15日 優(yōu)先權(quán)日2002年11月15日
發(fā)明者何昆耀, 宮振越 申請(qǐng)人:威盛電子股份有限公司