專利名稱：半導體集成電路的制作方法
技術領域：
本發(fā)明涉及一種半導體集成電路，尤其適用于在一個芯片上集成多個電路單元并且在各電路單元上連接模擬控制線的CMOS構(gòu)造的半導體集成電路。
背景技術：
用以制造半導體裝置的技術是具有Si(硅)雙極性技術、化合物半導體的GaAs(砷化鍺)技術、CMOS技術等。其中，CMOS技術具有消耗電力小、即便是低電壓亦可工作、在微細化的狀態(tài)下可進行高速工作、制造成本低等特征，現(xiàn)在多用于半導體裝置。
其中，接收高頻信號而進行處理的RF(Radio Frequency)電路(模擬電路部)多使用雙極性技術或GaAs技術，至今尚未使用CMOS技術。這是因為，CMOS技術主要適用于數(shù)字電路的技術，在CMOS電路中無法充分獲得良好的S/N的高頻特性的緣故。
然而，近年來，在面向近距離無線數(shù)據(jù)通訊技術的藍牙(bluetooth)或使用5GHz帶的無線LAN等半導體芯片中，漸漸引入CMOS技術。這是因為和以聲音通話為最優(yōu)先的攜帶電話不同，由于藍牙或無線LAN是以數(shù)據(jù)通信為主，因此在RF電路所需的特性的基準值與攜帶電話相比較緩慢。然而，若今后CMOS技術的改良日益進步，則推測攜帶電話等亦可引入CMOS技術，另外，近年來半導體高集成化、多功能化，并且也提供在一個半導體芯片上集成多個電路單元的多個IC。如此，在將多個電路單元集成化在一片芯片時，以降低消耗電力等為目的，期望可在每一個電路單元上獨立控制電源的導通/斷開。
例如，將AM收音機廣播與FM收音機廣播的兩方接收功能集成化于一芯片的電路，在接收AM收音機廣播時，必須導通AM用的電路單元，斷開FM用的電路單元；在接收FM收音機廣播時，必須斷開AM用的電路單元，導通FM用的電路單元。因此，不僅需要導通/斷開聚集在芯片的外部的電源，在芯片內(nèi)部的各電路單元上必須具備控制電源的導通/斷開的構(gòu)造。
若使用以往的雙極性晶體管的集成電路，則因為即使是小的晶體管亦可實現(xiàn)大的驅(qū)動能力，故在各電路單元上設置開關用的晶體管，通過控制該晶體管可切換電源的導通/斷開。
然而，在CMOS晶體管的集成電路上，由于其中所使用的MOSFET(場效應晶體管)的驅(qū)動能力不高，因此在各電路單元的根基上無法采用僅設置所謂開關用晶體管的構(gòu)造。因此，在CMOS技術的情況下，必須對在電路單元內(nèi)使用的各個晶體管進行電源導通/斷開的個別控制。當然，用于電源控制的晶體管數(shù)量將變多。
另外，在對個別的晶體管進行電源的導通/斷開控制時，在導通時，晶體管的柵極成為無法與任一處聯(lián)系的浮動狀態(tài)。在該狀態(tài)下，晶體管將變成高阻抗且容易產(chǎn)生噪音的狀態(tài)。根據(jù)情況不同，必須另外設置用以遮斷因這種噪音產(chǎn)生的錯誤作業(yè)的開關晶體管，將導致晶體管的數(shù)量增多。
如此，在用以集成多個電路單元的CMOS的IC芯片中，在每一電路單元上需要多個用以控制電源的導通/斷開的晶體管。因此，對于上述晶體管而言，用以供給控制信號的模擬控制線的條數(shù)大量增加。當然，在以CMOS技術構(gòu)成模擬電路時，用以控制電路工作的模擬控制線的數(shù)量亦變多。結(jié)果，使得IC芯片內(nèi)的配線面積增大。
在以往的CMOS工序中，為了避免因為控制線的配線面積增大而引起的芯片尺寸大型化，所以使用多層配線，在電路單元的上層或下層上，在布局上以重疊電路單元的方式配線控制線。圖1是顯示此時的配線布局例。
圖1所示的IC芯片100是具備有以下構(gòu)件進行AM特有處理的電路單元1、進行FM特有處理的電路單元2、進行AM與FM共同的處理的電路單元3以及控制電路4。各電路單元1至3與控制電路4之間配線有模擬控制線105-1至105-3。
在圖1的例子中，從控制電路4引拉到AM電路單元1的模擬控制線105-1、從控制電路4引拉到FM電路單元2的模擬控制線105-2是為了防止配線面積的芯片尺寸變大，故重疊配線于(正確而言是配線于與AM、FM共同電路單元3不同的配線層上)AM、FM共同電路單元3上。
然而，如此，重疊電路單元而配線模擬控制線時，電路單元內(nèi)的信號線與模擬控制線借助絕緣層等效形成寄生電容，結(jié)果，將導致電路單元內(nèi)的信號線與模擬控制線電容結(jié)合。
因此，致使在信號線與模擬控制線之間借助寄生電容互相傳達信號，引起相互干涉。其結(jié)果，存在在信號線上流動的模擬信號的質(zhì)量基于來自模擬控制線重疊的控制信號而劣化的問題。另外，在模擬控制線上流動的控制信號因為來自信號線的重疊信號而變動，亦有所謂引起錯誤作業(yè)的問題。
特別是，最近經(jīng)常使用一種作為集成在一片芯片上的多個電路單元而具有模擬電路單元與數(shù)字電路單元的所謂模擬·數(shù)字混載LSI。在這種混載LSI中，在數(shù)字電路單元的上層或下層配線有模擬控制線時，借助寄生電容將方塊等大的電壓的數(shù)字信號完全重疊在微小的模擬控制信號中，以致有容易引起錯誤作業(yè)的問題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問題而完成的，目的在于在使用CMOS技術將多個電路單元集成在一片芯片上時，防止通過連接于各電路單元的模擬控制線的結(jié)合噪音，以抑制模擬特性的劣化或電路的錯誤作業(yè)。
本發(fā)明的半導體集成電路，具備以CMOS工序構(gòu)成的電路單元；以及連接于上述電路單元的模擬控制線，其特征在于，上述電路單元與上述模擬控制線以不重疊在相同或相異的配線層的方式，將上述模擬控制線配置于上述電路單元的布局外部。
本發(fā)明的其它方式，其特征在于，具備有以下構(gòu)件具有電源的導通/斷開功能的以CMOS工序構(gòu)成的多個電路單元；及連接在上述多個電路單元的用以控制上述電源的導通/斷開的模擬控制線；上述多個電路單元與上述模擬控制線以不重疊在相同或相異的配線層的方式，將上述模擬控制線配置于上述多個電路單元的布局外部。
本發(fā)明的另一方式，其特征在于，在同一芯片上具備以下構(gòu)件具有電源的導通/斷開功能的以CMOS工序構(gòu)成的多個電路單元；用以控制上述多個電路單元的電源導通/斷開的控制電路；及連接在上述多個電路單元與上述控制電路之間的模擬控制線，其中在上述多個電路單元的布局外部配置上述模擬控制線，或在某電路單元的布局上，配置基于上述控制電路將上述某電路單元的電源控制為導通時，與此同時對于未控制為導通的其它電路單元的模擬控制線。
本發(fā)明又一方式，是具備具有反饋環(huán)的模擬電路的CMOS構(gòu)造的半導體集成電路，其特征在于，將上述反饋環(huán)的模擬信號線配置在上述模擬電路布局的外部。
由于本發(fā)明是以上述技術手段構(gòu)成，電路單元內(nèi)的信號線與模擬控制線不須互相配置在附近，以便使在該電路單元內(nèi)的信號線與模擬控制線之間不產(chǎn)生寄生電容，可防止借助寄生電容的結(jié)合。
另外，根據(jù)本發(fā)明的其它特征，通過在某電路單元的布局上重疊配線其它電路單元的模擬控制線，可縮小集成電路的面積。另外，即使將某電路單元內(nèi)的信號線與其它的電路單元的模擬控制線互相配置在附近，由于在該信號線與模擬控制線上不同時流動信號，因此可抑制該信號線與模擬控制線之間的信號相互干涉。


圖1是表示以往的半導體集成電路的布局例的圖。
圖2是表示本實施方式的半導體集成電路的布局例的圖。
圖3是表示AM電路單元內(nèi)的構(gòu)成例的圖。
圖4是表示FM電路單元內(nèi)的構(gòu)成例的圖。
圖5是表示本實施方式的半導體集成電路的其它布局例的圖。
圖6是表示具備回饋環(huán)的電路圖。
具體實施例方式
以下，依據(jù)

本發(fā)明的一實施方式。
圖2是表示本實施方式的半導體集成電路的布局例圖。
圖2所示的IC芯片10具備有以下構(gòu)件進行AM特有處理的電路單元1、進行FM特有處理的電路單元2、在AM與FM進行共同的處理的電路單元3以及控制電路4。上述電路1至4是以CMOS工序構(gòu)成。此外，控制電路4亦可為配置在IC芯片10的外部的構(gòu)成。
在各電路單元1至3與控制電路4之間是配線有模擬控制線5-1至5-3。該模擬控制線5-1至5-3是包含供給個別控制各電路單元1至3的電源導通/斷開的控制信號的控制線。另外，除了電源的導通/斷開控制以外，亦可包含供給用以控制各電路單元1至3的電路作業(yè)的控制信號的控制線。
圖3是表示AM電路單元1內(nèi)的構(gòu)成例的圖，圖3所示的電路單元1是包含以下構(gòu)件而構(gòu)成高頻放大電路11、混合電路12、局部振蕩電路(OSC)13、選局電路14、中間頻率放大電路15、AM檢波電路16、自動增益控制(AGC)電路17以及低頻放大電路18。
高頻放大電路11是以未圖式的天線選擇性放大已接收的廣播波中特定頻帶的廣播波?；旌想娐?2、局部振蕩電路(OSC)13以及選局電路14構(gòu)成頻率變換器，用以混合來自高頻放大電路11輸出的頻率fc的載波信號，與局部振蕩電路13輸出的頻率fL(通過選局電路14進行設定)的局部振蕩信號，不改變調(diào)制內(nèi)容而進行頻率變換，以生成并輸出fL-fc(例如450KHz)的中間頻率信號。
中間頻率放大電路15是放大通過混合電路12的中間頻率信號。AM檢波電路16是使用二極管等將中間頻率信號變換為低頻信號，AGC電路17是用以將來自AM檢波電路16輸出的AM廣播波的振幅控制為固定的電路，使對應于AM檢波電路16的輸出振幅的控制電壓反饋輸出至中間頻率放大電路15。低頻放大電路18是放大通過AM檢波電路16的低頻信號，并從未圖式的擴音器輸出。
在如此所構(gòu)成的AM電路單元1中，例如從控制電路4在高頻放大電路11等上連接有模擬控制線5-1。另外，為了控制AM電路單元1的電源的導通/斷開，在各單元11至18的必要處設置的多個開關晶體管上亦從控制電路4連接有模擬控制線5-1。
此外，在此雖然例示了將接收并再生AM廣播所需功能大致全部集成在相同的IC芯片10上當作AM電路單元1的例子，但不一定需要全部集成。即，亦可將各電路單元11至18中的一部份集成在其它芯片上。
圖4是FM電路單元2內(nèi)的電路構(gòu)成例的圖。圖4所示的FM電路單元2是包含以下構(gòu)件而構(gòu)成高頻放大電路21、混合電路22、局部振蕩電路(OSC)23、選局電路24、中間頻率放大電路25、AM檢波電路26、立體解碼電路27、減加重(de-emphasis)電路28L、28R以及低頻放大電路29L、29R。
高頻放大電路21是以未圖式的天線選擇性放大已接收的廣播波中特定頻帶的廣播波?；旌想娐?2、局部振蕩電路23以及選局電路24構(gòu)成頻率變換器，用以混合來自高頻放大電路21輸出的頻率fc’的載波信號，與局部振蕩電路23輸出的頻率fL’(通過選局電路24進行設定)的局部振蕩信號，不改變調(diào)制內(nèi)容而進行頻率變換，以生成并輸出fL’-fc’(例如10.7MHz)的中間頻率信號。
中間頻率放大電路25是放大通過混合電路22的中間頻率信號。FM檢測電路26是將中間頻率信號變換為調(diào)制前的立體復合信號。該立體復合信號是合成L信號成分、R信號成分以及19KHz的雙極性信號的信號。該立體復合信號是輸入至立體解碼電路27并分離再生為L信號與R信號。
減加重電路28L、28R是使以立體解碼電路27分離再生的L信號與R信號的高域部衰減，以謀求SN比的改善。
低頻放大電路29L、29R是放大通過減加重電路28L、28R的低頻信號，并從未圖式的擴音器輸出。
在如此所構(gòu)成的FM電路單元2中，例如從控制電路4在高頻放大電路21等連接有模擬控制線5-2。另外，為了控制FM電路單元2的電源的導通/斷開，在各單元21至29的必要處設置的多個開關晶體管亦從控制電路4連接有模擬控制線5-2。
此外，在此雖然例示了將接收并再生FM廣播的所需功能大致全部集成在相同的IC芯片10上當作FM電路單元2的例子，但不一定需要全部集成。即，亦可將各電路單元21至29中的一部份集成在其它芯片上。
AM·FM共同電路單元3的內(nèi)部電路雖省略圖式，例如具備有對AM電路單元1或FM電路單元2供給基準時鐘脈沖的時鐘脈沖產(chǎn)生電路；或?qū)M電路單元1內(nèi)的中間頻率放大電路15與FM電路單元2內(nèi)的立體解碼電路27供給特定頻率的振蕩輸出的同步振蕩電路等。
圖2所示的本實施方式的IC芯片10中，從控制電路4引拉至AM電路單元1的模擬控制線5-1以及從控制電路4引拉至FM電路單元2的模擬控制線5-2，是以不重疊在AM·FM共同電路單元3的布局上(與AM·FM共同電路單元3相同的配線層以及不同的配線層的兩方)的方式，迂回配線在該AM·FM共同電路單元3的布局外部。
由此，雖僅增大模擬控制線5-1、5-2的IC芯片10的面積，但是，由于AM·FM共同電路單元3內(nèi)的信號線(未圖式)與模擬控制線5-1、5-2的距離分離，因此可使借助寄生電容而結(jié)合的不良狀況消失。從而，可抑制在信號線與模擬控制線5-1、5-2之間引起信號的相互干涉。結(jié)果，可抑止在信號線上流動的模擬信號的品質(zhì)劣化，或是基于在模擬控制線5-1、5-2上流動的控制信號變動而引起電路的錯誤作業(yè)。
圖5是表示本實施方式的半導體集成電路的其它構(gòu)成例圖。圖5所示的IC芯片20是與圖2所示的IC芯片10一樣具備有以下構(gòu)件進行AM特有處理的電路單元1、進行FM特有處理的電路單元2、在AM與FM進行共同處理的電路單元3以及控制電路4。然而，上述各電路1至4的布局是與圖2例不同。
在圖2的IC芯片10中，與控制電路4相鄰接配置有AM·FM共同電路單元3，AM電路單元1與FM電路單元2同時挾住AM·FM共同電路單元3而縱向配置在控制電路4的相反側(cè)。與此相對，在圖5所示的1C芯片20中，AM電路單元1與FM電路單元2是橫向并列配置在控制電路4的旁邊，在其下方配置AM·FM共同電路單元3。
在這樣配置的情況下，在各電路單元1至3與控制電路4之間配線有模擬控制線5-1～5-3。在FM電路單元2與控制電路4之間的模擬控制線5-2以及AM·FM共同電路單元3與控制電路4之間的模擬控制線5-3，由于上述電路單元互相鄰接，因此不需要使其它的電路迂回，另外，可不必重疊配線在其它電路單元的布局上。
另外，在AM電路單元1與控制電路4之間的模擬控制線5-1，是重疊配置在位于AM電路單元1與控制電路4之間的FM電路單元2的布局上(與FM電路單元2相同的配線層或是不同的配線層)。
如此，在圖5的例中，聯(lián)系各電路單元1至3與控制電路4的模擬控制線5-1，5-3均不需要對它電路單元進行迂回而配線。
在將AM接收功能與FM接收功能一芯片化的IC芯片20中，在接收AM收音機廣播時，使AM電路單元1導通，使FM電路單元2斷開。另外，在接收FM收音機廣播時，使AM電路單元1斷開，使FM電路單元2導通。因而，不需要同時導通AM電路單元1與FM電路單元2。
即，對模擬控制線5-1傳送控制信號以控制AM電路單元1時，F(xiàn)M電路單元2必須為斷開狀態(tài)，且信號不能在FM電路單元2內(nèi)的信號線上流動。因此，即使模擬控制線5-1相對于AM電路單元1重疊配線在FM電路單元2的布局上，相對于AM電路單元1的在模擬控制線5-1與FM電路單元2內(nèi)的信號線之間大致不會引起信號的互相干涉。
由此，根據(jù)圖5的布局，通過模擬控制線5-1至5-3，不使IC芯片20的面積增大，亦可使各電路單元1至3內(nèi)的信號線與模擬控制線5-1至5-3借助寄生電容而結(jié)合的不良狀況消失。從而，可抑制在信號線與模擬控制線5-1至5-3之間引起的信號相互干涉，可抑制在信號線上流動的模擬信號的品質(zhì)劣化，或是基于在模擬控制線5-1至5-3上流動的控制信號變動而引起電路的錯誤作業(yè)。
此外，在上述實施方式中，作為IC芯片內(nèi)所具備的多個電路單元的例子，對于AM/FM收音機的接收電路進行了說明，但這只是一個一例子，本發(fā)明不限于此。例如，在混載模擬電路與數(shù)字電路的IC芯片中，也可以將對于模擬電路的模擬控制線配線于數(shù)字電路的布局外部。
另外，在上述實施方式中，對于多個電路單元，說明了可個別控制電源的導通/斷開的IC芯片，但是，在模擬控制不具有電源的導通/斷開功能的電路時，同樣可應用本發(fā)明。換言之，模擬控制線并非限定于用以控制電路單元的電源導通/斷開的控制線。
而且，在上述實施方式中，雖說明模擬控制線的配線布局，但模擬信號線的配線布局亦同樣可應用本發(fā)明。例如，如具備圖6的反饋環(huán)的電路。圖6所示的電路是具備有加法運算器51、用以進行從加法運算器51輸出的模擬信號的處理的模擬電路52，借助模擬信號線53將模擬電路52的輸出信號反饋輸入至加法運算器51。
在這種電路中，未將模擬信號線53重疊配線在模擬電路52的布局上，是將模擬信號線53配線在模擬電路52的布局外部。由此，可防止模擬電路52內(nèi)的信號線與反饋用的模擬信號線53因寄生電容而結(jié)合。
此外，上述說明的實施方式，僅是表示實施本發(fā)明的具體化的例子，并非由此限定解釋本發(fā)明的技術范圍。即，本發(fā)明在不脫離其構(gòu)思或其主要特征的情況下，可進行種種變形。
本發(fā)明如上述，由于以CMOS工序而構(gòu)成的電路單元與連接于此的模擬控制線不重疊而將模擬控制線配線在電路單元的布局外部的方式，因此盡量分開電路單元內(nèi)的信號線與模擬控制線的距離，可消除電路單元的信號線與模擬控制線借助寄生電容而結(jié)合的不良狀況。從而，可控制信號線與模擬控制線之間引起的信號的互相干涉，可抑制在信號線上流動的模擬信號的品質(zhì)劣化，或是基于在模擬控制線上流動的控制信號變動而引起電路的錯誤作業(yè)。
另外，根據(jù)本發(fā)明的其它特征，由于在某電路單元的布局上將該電路單元的電源控制為導通時，同時對未控制為導通的其它電路單元，配線模擬控制線，因此不需要使電路單元迂回，而可配線模擬控制線，可防止基于模擬配線的芯片面積的增大。然而，由于當某電路單元為導通狀態(tài)時，其它電路單元必須為斷開狀態(tài)，因此，即使在某電路單元布局上對于其它電路單元重疊配線模擬控制線，在信號線與模擬控制線之間，也不產(chǎn)生信號的互相干涉。
產(chǎn)業(yè)上的可利用性本發(fā)明是在使用CMOS技術而將多個電路單元集成于一芯片上時，可防止通過連接于各電路單元的模擬控制線的結(jié)合噪音，且對于抑制模擬特性的劣化或電路的錯誤作業(yè)極為有效。
權利要求
1.一種半導體集成電路，具備以CMOS工序構(gòu)成的電路單元；以及連接于上述電路單元的模擬控制線，其特征在于，上述電路單元與上述模擬控制線，以不重疊在相同或不同的配線層的方式，將上述模擬控制線配置于上述電路單元的布局外部。
2.一種半導體集成電路，其特征在于，包含具有電源的導通/斷開功能的以CMOS工序構(gòu)成的多個電路單元；及連接在上述多個電路單元的用以控制上述電源的導通/斷開的模擬控制線；上述多個電路單元與上述模擬控制線，以不重疊在相同或不同的配線層的方式，將上述模擬控制線配置于上述電路單元的布局外部。
3.一種半導體集成電路，其特征在于，在同一芯片上具備以下構(gòu)件具有電源的導通/斷開功能的以CMOS工序構(gòu)成的多個電路單元；用以控制上述多個電路單元的電源導通/斷開的控制電路；及連接在上述多個電路單元與上述控制電路之間的模擬控制線，其中，在上述多個電路單元的布局外部配置上述模擬控制線，或在某電路單元的布局上，配置通過上述控制電路將上述某電路單元的電源控制為導通時，與此同時對于未控制為導通的其它電路單元的模擬控制線。
4.一種半導體集成電路，具備具有反饋環(huán)的模擬電路的CMOS構(gòu)造，其特征在于，將上述反饋環(huán)的模擬信號線配置在上述模擬電路的布局外部。
全文摘要
本發(fā)明提供一種半導體集成電路，通過以CMOS工序構(gòu)成的電路單元(1)至(3)與連接于此的模擬控制線(文檔編號H01L21/8249GK1516899SQ0281187
公開日2004年7月28日 申請日期2002年7月10日 優(yōu)先權日2001年7月23日
發(fā)明者鳥谷宗宏 申請人:新瀉精密株式會社