專(zhuān)利名稱(chēng)：帶有多指接通用同步和分布式自偏壓功能的靜電放電(esd)保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體而言涉及靜電放電(ESD)保護(hù)電路領(lǐng)域，更具體而言，涉及對(duì)一種集成電路(IC)的多指式MOS保護(hù)電路的改進(jìn)。
背景技術(shù)：
在CMOS技術(shù)中，魯棒的NMOS及其它ESD保護(hù)對(duì)于獲得高度的ESD魯棒性而言甚為重要。在選擇采用硅化物局部阻斷的工藝中，引入了鎮(zhèn)流電阻來(lái)保證等電流分布及一致的多指觸發(fā)。
為獲得具有高故障臨限值及良好箝位能力的足夠高的ESD保護(hù)電平，必須提供足夠大的裝置寬度。因此，目前已構(gòu)建了若干多指式MOS結(jié)構(gòu)來(lái)進(jìn)行ESD保護(hù)。此外，由于焊墊間距的減小及最小有源區(qū)寬度可能主要受限于設(shè)計(jì)約束條件，因此高級(jí)CMOS技術(shù)要求使用大量的指。
關(guān)于ESD應(yīng)力作用下多指式裝置的一個(gè)主要問(wèn)題是存在各指不一致觸發(fā)的可能性。為保證多指結(jié)構(gòu)一致導(dǎo)通，第二指擊穿電壓Vt2的電壓值必須超過(guò)寄生BJT晶體管的觸發(fā)電壓Vt1，即在驟回開(kāi)始時(shí)的電壓。為避免因一大電流負(fù)載而損壞一最先被觸發(fā)的指，相鄰的指也必須被接通至低電阻ESD導(dǎo)通狀態(tài)(即驟回)。為獲得一致的Vt1＜Vt2狀態(tài)，必須降低初始觸發(fā)電壓Vt1或增大第二擊穿電壓Vt2。
舉例而言，在多指式MOS器件形成為分立式器件的標(biāo)準(zhǔn)I/O庫(kù)單元中會(huì)出現(xiàn)復(fù)雜情況。具體而言，多指式器件被形成為一分立式器件，其中一第一部分指被一集成電路(IC)的電路主動(dòng)用于功能性用途(即用作驅(qū)動(dòng)器)，而一第二部分指則僅用于ESD保護(hù)(即用作虛ESD指)。通過(guò)納入或排除由一前置驅(qū)動(dòng)器在其各自柵極驅(qū)動(dòng)的特定數(shù)量的指，可將多指式器件配置用于多種驅(qū)動(dòng)強(qiáng)度。換言之，在正常電路運(yùn)行期間，主動(dòng)指受前置驅(qū)動(dòng)器控制，而非主動(dòng)的虛ESD指則未被利用。在后一情況下，通常將未被使用的驅(qū)動(dòng)器指的柵極直接接地或通過(guò)一電阻間接接地。
在一ESD事件期間，主動(dòng)使用的指(驅(qū)動(dòng)指)與未被使用的指(虛ESD指)之間的觸發(fā)競(jìng)爭(zhēng)可造成正常主動(dòng)指與非主動(dòng)指間的不一致導(dǎo)通。具體而言，驅(qū)動(dòng)指可能先于虛ESD指觸發(fā)(即，所有指的不一致導(dǎo)通)，此可造成MOS器件故障并損壞IC。因此，僅整個(gè)器件的一部分載送ESD電流，而該器件的其余部分卻不促使電流流動(dòng)并保持不被使用。
對(duì)于被配置為過(guò)電壓容限(OVT)型的驅(qū)動(dòng)器或其它I/O電路而言，還會(huì)出現(xiàn)其它問(wèn)題。亦即，施加至I/O電路的電壓可能會(huì)高于電源電壓(例如VDD)。在許多過(guò)電壓情況下，因所施加電壓超過(guò)通常所規(guī)定的漏極與柵極之間的最高電壓，一單一NMOS驅(qū)動(dòng)器可能受熱載流子注入影響。一種克服熱載流子注入問(wèn)題的方法是使用一級(jí)聯(lián)輸出驅(qū)動(dòng)器。換言之，在IC的一I/O焊墊與大地之間串聯(lián)連接兩個(gè)NMOS器件(晶體管)。這些串聯(lián)連接的級(jí)聯(lián)NMOS晶體管構(gòu)成輸出驅(qū)動(dòng)器。主動(dòng)級(jí)聯(lián)NMOS晶體管指(其源極耦合接地)的柵極由前置驅(qū)動(dòng)器驅(qū)動(dòng)。另一方面，非主動(dòng)(虛ESD指)級(jí)聯(lián)NMOS晶體管指的柵極則接地。此外，在一正常接通狀態(tài)中，主動(dòng)及非主動(dòng)NMOS晶體管指的柵極均連接至一電源線(例如VDD)，而漏極則耦接至I/O焊墊。通過(guò)這種方式，任一級(jí)聯(lián)NMOS晶體管的漏極—柵極電位均不會(huì)升高至足以引發(fā)熱載流子問(wèn)題。
然而，在一ESD事件期間，級(jí)聯(lián)器件卻因寄生NPN晶體管的基極長(zhǎng)度較長(zhǎng)而難以觸發(fā)。因此，Vt1值增大，而Vt2值保持基本恒定，由此造成了額外的級(jí)聯(lián)NMOS驅(qū)動(dòng)器不一致觸發(fā)問(wèn)題。同樣，觸發(fā)競(jìng)爭(zhēng)問(wèn)題可導(dǎo)致僅一部分晶體管指觸發(fā)，由此導(dǎo)致過(guò)早失效。因此，在該技術(shù)領(lǐng)域中需要提供一種帶有多指接通用同步和分布式自偏壓功能的ESD保護(hù)裝置。

發(fā)明內(nèi)容
一位于一具有被保護(hù)電路的半導(dǎo)體集成電路(IC)中的靜電放電(ESD)保護(hù)電路的各實(shí)施例克服了此前伴隨現(xiàn)有技術(shù)的各種缺點(diǎn)。該種ESD保護(hù)電路具有一同步及分布式自偏壓多指導(dǎo)通MOS器件。在一實(shí)施例中，復(fù)數(shù)個(gè)指中的每一個(gè)指均包含一P-阱及復(fù)數(shù)個(gè)散布于該P(yáng)-阱中的N+漏極區(qū)，其中這些N+漏極區(qū)耦合至一高電位。
該復(fù)數(shù)個(gè)指中的每一個(gè)指還均包含復(fù)數(shù)個(gè)N+源極區(qū)，該復(fù)數(shù)個(gè)N+源極區(qū)散布于P-阱中并大致平行于該復(fù)數(shù)個(gè)散布的N+漏極區(qū)，其中N+源極區(qū)耦合接地。一柵極區(qū)位于該復(fù)數(shù)個(gè)散布的N+漏極區(qū)與該復(fù)數(shù)個(gè)散布的N+源極區(qū)之間并位于P-阱區(qū)之上。
另外，一第一復(fù)數(shù)個(gè)P+局部基材連接線區(qū)散布于該復(fù)數(shù)個(gè)散布的N+漏極區(qū)之間并與該復(fù)數(shù)個(gè)散布的N+漏極區(qū)電氣絕緣，一第二復(fù)數(shù)個(gè)P+局部基材連接線區(qū)散布于該復(fù)數(shù)個(gè)散布的N+源極區(qū)之間并與該復(fù)數(shù)個(gè)散布的N+源極區(qū)電氣絕緣。此外，至少兩個(gè)指的第一及/或第二復(fù)數(shù)個(gè)P+基材連接線區(qū)中至少之一電氣相連，且每一指的柵極區(qū)均耦合至任一包含一前置驅(qū)動(dòng)電路的元件、大地及第一及第二復(fù)數(shù)個(gè)P+局部基材連接線區(qū)。
在一第二實(shí)施例中，一ESD保護(hù)電路包括一用于一具有被保護(hù)電路的半導(dǎo)體集成電路(IC)的同步偏壓多指導(dǎo)通MOS器件。該ESD保護(hù)電路包含一多指式NMOS晶體管，其中每一指均具有分別耦合于該IC的一I/O焊墊與大地之間的一漏極及源極，以及一用于向該指施加偏壓的柵極。
另外，一ESD檢測(cè)器包含一PMOS晶體管，該P(yáng)MOS晶體管具有一耦合至IC的I/O焊墊的源極及一用于耦合至IC的一電源電壓的柵極。一寄生電容形成于IC電源線與大地之間。一具有一第一二極管的轉(zhuǎn)移電路耦合于該P(yáng)MOS晶體管的漏極與NMOS晶體管每一指的柵極之間。


圖1展示一本發(fā)明多指導(dǎo)通NMOS ESD/驅(qū)動(dòng)器件的俯視布置圖；圖2A-2C展示分別沿圖1中線a-a′、b-b′、及c-c′的NMOS ESD/驅(qū)動(dòng)器件的剖視布置圖；圖3為一示意性方塊圖，其展示一具有一本發(fā)明多指式NMOS器件及ESD保護(hù)電路的集成電路(IC)的一部分；圖4展示圖3所示多指式NMOS器件及ESD保護(hù)電路的一第一實(shí)施例示意圖，該實(shí)施例包含NMOS器件的主動(dòng)及被動(dòng)指；圖5展示圖3所示多指式NMOS器件及ESD控制電路的一第二實(shí)施例示意圖，該實(shí)施例包含一受控柵極電壓限制器及一前置驅(qū)動(dòng)器控制裝置；圖6展示具有一基材泵的圖3所示多指式NMOS器件及ESD控制電路的一第三實(shí)施例示意圖；圖7展示用于過(guò)電壓容限型應(yīng)用的圖3所示多指式NMOS器件及ESD控制電路的一第四實(shí)施例示意圖；圖8展示具有一基材泵的圖3所示多指式NMOS器件及ESD控制電路的一第五實(shí)施例的示意圖；圖9展示用于過(guò)電壓容限型應(yīng)用的圖3所示多指式NMOS器件及ESD控制電路的一第六實(shí)施例示意圖；圖10展示用于過(guò)電壓容限型應(yīng)用的圖3所示多指式NMOS器件及ESD控制電路的一第七實(shí)施例示意圖；圖11展示一耦合至圖3所示NMOS器件及ESD控制電路的虛ESD前置驅(qū)動(dòng)器示意圖；圖12A至圖12D展示圖3所示虛ESD驅(qū)動(dòng)器、ESD驅(qū)動(dòng)器及前置驅(qū)動(dòng)器控制裝置的各種實(shí)施例示意圖；及圖13展示一本發(fā)明可控硅整流器(SCR)及PMOS檢測(cè)器示意圖。
為便于理解，盡可能使用了相同的參考編號(hào)來(lái)表示各附圖中共有的相同元件。
具體實(shí)施例方式
本文參照CMOS器件說(shuō)明本發(fā)明。然而，所屬技術(shù)領(lǐng)域的普通技術(shù)人員應(yīng)了解，通過(guò)選用不同的摻雜劑類(lèi)型并調(diào)整濃度即可使本發(fā)明適用于其它易因ESD而受到損壞的器件。本發(fā)明包括各種利用一多指式NMOS器件的說(shuō)明性實(shí)施例，該多指式NMOS器件可提供下列雙重功能在IC正常運(yùn)行(加電狀態(tài))期間用作一驅(qū)動(dòng)器，而在IC處于未加電狀態(tài)時(shí)用作一ESD保護(hù)器件。
圖1展示一本發(fā)明多指導(dǎo)通NMOS ESD/驅(qū)動(dòng)器件100的俯視布置圖。圖2A-2C展示分別沿線a-a′、b-b′、及c-c′的圖1所示NMOS ESD/驅(qū)動(dòng)器件的剖視布置圖，其應(yīng)與圖1共同參閱。圖1及圖2A至圖2C中的說(shuō)明性實(shí)施例提供一種用于同步觸發(fā)NMOS ESD/驅(qū)動(dòng)器器件的多指方案。該說(shuō)明性方案有利地提供了更大的電路設(shè)計(jì)多樣性。舉例而言，NMOS器件的指可分為一在正常IC運(yùn)行期間主動(dòng)使用的第一組指及一被動(dòng)的、在IC未加電狀態(tài)期間作為被動(dòng)(虛)指用于ESD事件的第二組指。為獲得一足以將一定量的ESD電流安全地分流接地的總器件尺寸，需同時(shí)使用主動(dòng)指及被動(dòng)指。
該方案還可通過(guò)各種替代技術(shù)實(shí)現(xiàn)所有指(即主動(dòng)指組及被動(dòng)指組二者)的近乎同步導(dǎo)通，該些替代技術(shù)包括(可選)對(duì)指施加外部柵極偏壓、或施加外部基材偏壓、或?qū)π纬捎诟髦岗鍏^(qū)及摻雜區(qū)下的基材(即P-基材)施加自偏壓。NMOS器件100為完全驅(qū)動(dòng)器兼容器件，意即在IC未加電狀態(tài)期間ESD保護(hù)過(guò)程中主動(dòng)驅(qū)動(dòng)指也發(fā)揮作用，同時(shí)在IC加電狀態(tài)期間用作主動(dòng)晶體管且不干擾正常電路運(yùn)行。下文將參照?qǐng)D1及圖2A-2C所示布置圖并根據(jù)參照?qǐng)D3-13所述及所示的用于各種電路中的多指式NMOS器件更詳細(xì)地論述該些優(yōu)點(diǎn)。
參見(jiàn)圖1，在一P-阱104(參見(jiàn)圖2A-2C)中形成復(fù)數(shù)個(gè)大致平行的指1101至110f。每一指110均包含一漏極指區(qū)112、一源極指區(qū)114、及一柵極指區(qū)116。圖1說(shuō)明性地展示出漏極指區(qū)1121至112f、源極指區(qū)1141至114f、及柵極指區(qū)1161至116f，其中第一漏極、柵極及源極區(qū)1121、1141及1161構(gòu)成一第一指1101。
參見(jiàn)圖2A，漏極及源極指區(qū)112及114由一種高摻雜N+材料制成，該些區(qū)域大致相互平行地位于底部的摻雜P-阱104中。柵極指區(qū)116(例如一多晶硅柵極區(qū))則位于P-阱104上漏極及源極指區(qū)112與114之間，并位于一薄柵極介電層(即柵極氧化物層)上。由此，源極及漏極指區(qū)112與114之間且柵極區(qū)116之下的一部分P-阱即構(gòu)成NMOS晶體管的一通道區(qū)127(例如圖2A所示的通道區(qū)12716及127f6)。
每一漏極指區(qū)112進(jìn)一步包含散布于P-阱104中的一第一復(fù)數(shù)個(gè)P+摻雜區(qū)120D，其中每一P+區(qū)120D均構(gòu)成一局部基材連接線。舉例而言，漏極指區(qū)1121包含P+區(qū)120D11至P+區(qū)120D1m。圍繞每一基材連接線120Dfm設(shè)置淺溝道隔離(STI)118，從而將每一漏極指112分割為復(fù)數(shù)個(gè)漏極段1221至122q，該些漏極段在柵極區(qū)116附近全部耦合在一起。換言之，每一漏極指區(qū)112均由復(fù)數(shù)個(gè)連接在一起的漏極段122q構(gòu)成，且其中一相應(yīng)的P+局部連接線120Dm分別位于每一漏極段122q之間。舉例而言，漏極指區(qū)1121包含其間散布有P+局部基材連接線區(qū)120D11至120D1m的漏極段12211至1221q。應(yīng)注意，為清楚起見(jiàn)，下標(biāo)“D”及“S”分別代表晶體管的漏極區(qū)及源極區(qū)，下標(biāo)旁注“f，m，及q”代表大于1的整數(shù)。
同樣，每一源極指區(qū)114進(jìn)一步包含散布于P-阱104中的一第一復(fù)數(shù)個(gè)P+摻雜區(qū)120S，其中每一P+區(qū)120S均構(gòu)成一局部基材連接線。舉例而言，源極指區(qū)1141包含P+區(qū)120S11至P+區(qū)120S1m。圍繞每一基材連接線120Sfm設(shè)置淺溝道隔離(STI)118，從而將每一源極指114分割為復(fù)數(shù)個(gè)源極段1241至124q，該些源極段在柵極區(qū)116附近全部耦合在一起。換言之，每一源極指區(qū)114均由復(fù)數(shù)個(gè)連接在一起的源極段124q構(gòu)成，且其中一相應(yīng)的P+局部連接線120Sm分別位于每一源極段124q之間。舉例而言，源極指區(qū)1141包含其間散布有P+局部基材連接線區(qū)120S11至120S1m的源極段12411至1241q。
相應(yīng)地，在每一N+漏極段122與P+局部基材連接線區(qū)120之間及每一N+源極段124與P+局部基材連接線區(qū)120之間形成復(fù)數(shù)個(gè)二極管125。圖2B說(shuō)明性地展示由P+區(qū)120D及漏極區(qū)122形成的二極管1251，6、1252，6、125f-1，6及125f，6。
應(yīng)注意，每一柵極指區(qū)116均形成于漏極及源極指區(qū)112與114之間且相互平行。還應(yīng)注意，兩個(gè)相鄰的柵極指區(qū)可共用一源極及漏極指區(qū)112及114。舉例而言，源極指區(qū)1141由相鄰柵極指區(qū)1161與1162共用。
應(yīng)記得，為保證多指結(jié)構(gòu)一致導(dǎo)通，第二指擊穿電壓Vt2的電壓值須高于寄生BJT晶體管的觸發(fā)電壓Vt1。一種用于增大觸發(fā)電壓Vt2的常用技術(shù)是增加鎮(zhèn)流電阻，例如通過(guò)增大漏極觸點(diǎn)至柵極的間距及/或源極觸點(diǎn)至柵極的間距并結(jié)合硅化物阻斷來(lái)增加鎮(zhèn)流電阻。然而，局部硅化物阻斷所需的額外工藝步驟費(fèi)用高且其成品率損失已眾所周知。通過(guò)所謂的N+漏極區(qū)122及/或源極區(qū)124的有源區(qū)鎮(zhèn)流及/或通過(guò)后端設(shè)置電阻性鎮(zhèn)流元件(自硅觸點(diǎn)向上)，可實(shí)現(xiàn)一種向每一指110的每一漏極區(qū)122及/或源極區(qū)124引入微鎮(zhèn)流電阻RD及/或RS的有效技術(shù)。如果設(shè)置有源區(qū)鎮(zhèn)流，ESD電流被局限于分別由有限數(shù)量的硅觸點(diǎn)饋流的平行電阻性通道中。亦可將N+漏極及源極區(qū)完全硅化，以省卻高費(fèi)用的硅化物阻斷步驟。
參見(jiàn)圖1，較佳地，在每一指110的漏極段及源極段122及124中均設(shè)置微鎮(zhèn)流電阻器RD及RS。舉例而言，第一漏極指1121的漏極段12211至1221q分別包含鎮(zhèn)流電阻器RD11至RD1q。同樣，第一源極指1141的源極段12411至1241q分別包含鎮(zhèn)流電阻器RS11至RS1q。此一提供足夠鎮(zhèn)流電阻的例示性技術(shù)有助于實(shí)現(xiàn)電流在一個(gè)指內(nèi)的均勻分布。關(guān)于提供鎮(zhèn)流電阻的詳細(xì)說(shuō)明，讀者可參閱2000年5月30日提出申請(qǐng)的美國(guó)專(zhuān)利申請(qǐng)案第09/563,141號(hào)，其全部?jī)?nèi)容均以引用方式并入本文中。所屬技術(shù)領(lǐng)域的技術(shù)人員將了解，其它用于增強(qiáng)NMOS器件ESD魯棒性的技術(shù)包括硅化物阻斷或一全硅化NMOS晶體管器件。
每一漏極指區(qū)112的漏極段1221至122q均通過(guò)一外部金屬連接(例如金屬連接130D1至130Df)相互耦合。金屬連接130D1至130Df通過(guò)固定至每一漏極段122上的觸點(diǎn)(例如觸點(diǎn)141D11)耦合至每一漏極段122。同樣，每一源極指區(qū)114的源極段1241至124q均通過(guò)一金屬連接(例如金屬連接130S1至130Sf)相互耦合。金屬連接130S1至130Sf通過(guò)固定至每一源極段124上的觸點(diǎn)(例如觸點(diǎn)141S11)耦合至每一源極段124。如同圖3、6及8所示實(shí)施例中進(jìn)一步闡述的那樣，在一實(shí)施例中，漏極區(qū)112的金屬連接130D1至130Df及源極區(qū)114的130S1至130Sf分別耦合至I/O焊墊20及大地15。
同樣，構(gòu)成漏極指區(qū)112的局部連接線120Dfm及源極指區(qū)114的局部連接線120Sfm的散布P+摻雜區(qū)通過(guò)外部連接(例如金屬連接132)相耦合。在一實(shí)施例中，外部金屬連接132通過(guò)觸點(diǎn)142耦合至至少兩個(gè)P+摻雜區(qū)120。在一第二實(shí)施例中(如圖1所示)，外部金屬連接132通過(guò)觸點(diǎn)142(例如固定至每一P+摻雜區(qū)120的觸點(diǎn)142D11及142S11)耦合至每一P+摻雜區(qū)120。在該第二實(shí)施例中，外部金屬連接132構(gòu)成一可將漏極及源極指112及114的所有局部基材連接線120連接在一起的金屬柵。圖2B及2C例示性地展示耦合至每一基材連接線120的金屬柵132。
應(yīng)注意，P+局部基材連接線120提供了一種可實(shí)現(xiàn)整個(gè)多指式NMOS器件100自偏壓的機(jī)理。換言之，通過(guò)金屬柵132連接在一起的局部基材連接線120將分配因一局部漏極一基材結(jié)擊穿所致的局部基材電位升高。在整個(gè)結(jié)構(gòu)中分配的升高基材電位將降低其它指110的觸發(fā)電壓，以提供一同步的基材自偏壓，并由此保證NMOS器件100的指110的一致導(dǎo)通。此外，基材連接線120(通過(guò)金屬柵132)可進(jìn)一步耦合至一基材偏壓發(fā)生器，該基材偏壓發(fā)生器將對(duì)NMOS器件100的指110施加偏壓并同步觸發(fā)該些指。
如果通過(guò)基材連接線120利用自偏壓，則可將每一指110的柵極116接地(對(duì)于虛ESD指)或連接至(對(duì)于主動(dòng)驅(qū)動(dòng)指)一前置驅(qū)動(dòng)器(未圖示)。或者，可將虛ESD指的柵極116連接至局部基材連接線120的金屬柵132，以進(jìn)一步降低觸發(fā)電壓。下文將參照?qǐng)D3、6及8更詳細(xì)地闡述每一指110的漏極、源極及柵極區(qū)112、114及116的外部連接。
整個(gè)多指式NMOS器件100中的指數(shù)量通常可介于10至30個(gè)指之間。在一實(shí)施例中，例示性NMOS器件100的多個(gè)指110被劃分(分裂)為主動(dòng)指組及虛指組。在一第二實(shí)施例中，NMOS器件的多個(gè)指可全部專(zhuān)門(mén)用作主動(dòng)指，而在一第三實(shí)施例中，NMOS器件100的多個(gè)指可全部專(zhuān)門(mén)用作虛指。NMOS器件100的指的劃分與具體應(yīng)用相關(guān)，其中主動(dòng)指及虛指的數(shù)量因應(yīng)用而異。換言之，由IC電路的類(lèi)型及應(yīng)用決定NMOS保護(hù)器件100的指劃分要求(主動(dòng)指及/或虛指)。舉例而言，一本發(fā)明NMOS器件100可例示性地具有20個(gè)指110，其中2個(gè)指專(zhuān)門(mén)用作耦合至一前置驅(qū)動(dòng)器的主動(dòng)驅(qū)動(dòng)指，其余18個(gè)被動(dòng)指用作虛ESD指。
還應(yīng)注意，同一NMOS器件100內(nèi)指110的尺寸(即寬度)也可能有所不同(例如20-50微米)。所屬技術(shù)領(lǐng)域的技術(shù)人員將了解，指110的數(shù)量、指的主動(dòng)指及/或被動(dòng)指分組、及其尺寸均屬于設(shè)計(jì)規(guī)范問(wèn)題。換言之，總主動(dòng)指寬度取決于所需的功能性驅(qū)動(dòng)強(qiáng)度，而總器件寬度則取決于所需的ESD強(qiáng)度。
圖3為一示意性方塊圖，其展示一具有一本發(fā)明多指式NMOS器件100及ESD控制電路300的集成電路(IC)的一部分。本發(fā)明在IC未加電狀態(tài)期間利用用于正常電路運(yùn)行的IC10的可用元件以及附加的ESD保護(hù)電路150。具體而言，正常運(yùn)行期間所用的IC10的元件包括一I/O焊墊20、一前置驅(qū)動(dòng)器600、至少一條電源線(例如VDD90及VDDx91，其中x為一大于1的整數(shù))、及相應(yīng)的寄生電容器CDD900及CDDx901。應(yīng)注意，寄生電容器CDD900及CDDx901分別例示性地形成并耦合于電源線90與大地15之間及電源線91與大地15之間。前置驅(qū)動(dòng)器600及一可選擇的PMOS驅(qū)動(dòng)器700也被視為正常IC運(yùn)行電路的一部分。
ESD保護(hù)電路包括一ESD硬化多指NMOS器件100(具有主動(dòng)及/或虛指)、及一ESD控制電路300。ESD控制電路300包含一ESD檢測(cè)器310、一可選擇的轉(zhuǎn)移電路320、一可選擇的電壓限制器330、一可選擇的前置驅(qū)動(dòng)器控制電路500、及可選擇的接地電阻器800及801。
參見(jiàn)圖3，NMOS器件100耦合于焊墊20與大地15之間。一可選擇的多指式PMOS驅(qū)動(dòng)器700(以虛線繪出)耦合于電源線VDD90與焊墊10之間。ESD檢測(cè)器310耦合至焊墊20及電壓電源線VDD90或VDDx91。ESD檢測(cè)器310還耦合(通過(guò)線30)至接地電阻器800，該接地電阻器800則進(jìn)一步耦接大地15。在一將一虛前置驅(qū)動(dòng)器(未圖示)用于NMOS器件100的ESD虛指的實(shí)施例中，ESD檢測(cè)器310還耦合至(通過(guò)線31)一第二接地電阻器801，該接地電阻器801同樣耦接大地15。
接地電阻器800及801可保證在正常電路運(yùn)行期間其它元件(即轉(zhuǎn)移電路320及電壓限制器330)保持?jǐn)嚅_(kāi)。此外，在IC未加電狀態(tài)且焊墊20處存在ESD事件期間，接地電阻器800及801可為電壓限制器330及前置驅(qū)動(dòng)器控制裝置提供所需偏壓。另外，所屬技術(shù)領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，在一利用可選擇PMOS驅(qū)動(dòng)器700的實(shí)施例中，一對(duì)應(yīng)的前置驅(qū)動(dòng)器(未圖示)以一所示用于前置驅(qū)動(dòng)器600與NMOS晶體管器件100的相似方式耦合至多指式PMOS器件700的柵極。
視需要，可將轉(zhuǎn)移電路320耦合于ESD檢測(cè)器310與大地15之間?？蛇x擇的轉(zhuǎn)移電路320進(jìn)一步通過(guò)用于主動(dòng)指153的線40及用于虛ESD指151的線41耦合至NMOS器件100。在一其中NMOS器件100包含級(jí)聯(lián)晶體管的實(shí)施例(參見(jiàn)圖7)中，可選擇的轉(zhuǎn)移電路320通過(guò)線44耦合至級(jí)聯(lián)晶體管中的上部NMOS晶體管。在一替代實(shí)施例中，還可在轉(zhuǎn)移電路320與大地15之間設(shè)置可選擇的電壓限制器330。亦即，轉(zhuǎn)移電路320通過(guò)線20、21及45耦合至電壓限制器330以限制NMOS器件100的各連接40、41、44的電壓，而電壓限制器330進(jìn)一步耦接至大地15。
前置驅(qū)動(dòng)器600耦合至電源電壓VDDx91并通過(guò)線40耦合至NMOS器件100主動(dòng)指的柵極。如果設(shè)置有可選擇的轉(zhuǎn)移電路320及/或電壓限制器330，前置驅(qū)動(dòng)器600還將耦合至轉(zhuǎn)移電路320與電壓限制器330之間的一節(jié)點(diǎn)312。如果將一虛前置驅(qū)動(dòng)器(圖3所示正常前置驅(qū)動(dòng)器600的一部分)用于NMOS器件100的被動(dòng)指，該虛前置驅(qū)動(dòng)器將通過(guò)線41耦合至轉(zhuǎn)移電路320與電壓限制器330之間的節(jié)點(diǎn)313?？蛇x擇的前置驅(qū)動(dòng)器控制裝置500耦合至前置驅(qū)動(dòng)器600及大地15。如果設(shè)置有可選擇的電壓限制器330，則前置驅(qū)動(dòng)器控制裝置500還通過(guò)線50(用于正常前置驅(qū)動(dòng)器600)及51(用于虛前置驅(qū)動(dòng)器600)耦合至電壓限制器330。此外，前置驅(qū)動(dòng)器60具有一輸入線60，該輸入線60可根據(jù)需要耦合至電路中的其它功能性部件(未圖示)以實(shí)現(xiàn)其正常的功能性。同時(shí)為虛前置驅(qū)動(dòng)器600提供了一相同連接61。
本發(fā)明ESD控制裝置300及IC10中上述元件(如圖3中方塊圖所示)之間的可連接性及配置界定于圖4-13所示的各實(shí)施例中，并在下文中進(jìn)行更詳細(xì)闡述。下文將針對(duì)IC10的正常電路運(yùn)行及在IC10未加電狀態(tài)下IC10的例示性焊墊20處發(fā)生ESD事件時(shí)的電路運(yùn)行進(jìn)行電路分析。在未加電狀態(tài)下發(fā)生ESD事件期間，下列各實(shí)施例的多指式NMOS ESD保護(hù)器件100必須能夠保護(hù)IC10的電路。而且，在IC10正常運(yùn)行(即IC通電)期間，多指式NMOS器件100及ESD控制電路150絕不能干擾IC10電路的運(yùn)行。
現(xiàn)在通過(guò)正常加電IC運(yùn)行及一ESD事件期間的IC未加電運(yùn)行來(lái)概述圖3所示電路的運(yùn)行。下文將參照?qǐng)D4-13對(duì)本發(fā)明的每一實(shí)施例進(jìn)行詳細(xì)的電路分析。
ESD檢測(cè)器310用于導(dǎo)出一偏壓信號(hào)并實(shí)現(xiàn)整個(gè)NMOS器件100的多指導(dǎo)通。ESD檢測(cè)器310可感測(cè)出在焊墊20上發(fā)生的ESD事件。一般而言，在正常電路運(yùn)行期間，IC10加電且電源線的寄生電容器CDD900及CDDX901(例如約10皮法至10納法)被充電，從而使電源線VDD90及VDDX91保持電源線電位，該電位高于大地15。因此，在正常電路運(yùn)行期間ESD檢測(cè)器310被拉至一高電平狀態(tài)，且在一實(shí)施例中ESD檢測(cè)器310斷開(kāi)。當(dāng)ESD檢測(cè)器310處于一高電平狀態(tài)并斷開(kāi)時(shí)，焊墊20與轉(zhuǎn)移電路320解耦。而且，轉(zhuǎn)移電路320使前置驅(qū)動(dòng)器600與ESD檢測(cè)器310解耦。因此，ESD保護(hù)電路150與NMOS器件100的主動(dòng)指及虛ESD指將不會(huì)干擾IC10的正常運(yùn)行。此外，大型有源電路(圖3中未圖示)通常連接于電源線VDD90及VDDX91與大地15之間，并與寄生電容器900及901并聯(lián)。
在IC10未加電時(shí)發(fā)生ESD事件期間，寄生電容器CDD900及CDDx901未被充電，從而將電源線VDD90及VDDx91耦合至大地15。因此，ESD檢測(cè)器310被拉至一低電平狀態(tài)且在一實(shí)施例中ESD檢測(cè)器310導(dǎo)通。此外，有源電路可吸收一定的漏電流，所吸收的漏電流極大地依賴(lài)于施加于線VDD90及VDDx91上的電壓(所施加電壓越高，該電流就越大)。在一未加電的IC發(fā)生ESD事件期間，由該有源電路形成的泄漏路徑可提供額外的對(duì)地電流并有助于寄生電容器發(fā)揮其使電源線90及91保持低于焊墊電壓的功能。
當(dāng)ESD檢測(cè)器310處于低電平狀態(tài)并導(dǎo)通時(shí)，焊墊20耦合至轉(zhuǎn)移電路320。轉(zhuǎn)移電路320將焊墊20處ESD電壓的一部分通過(guò)偏壓線40、41及44自ESD檢測(cè)器310轉(zhuǎn)移至多指式NMOS器件100。偏壓線40及可選擇偏壓線41及44能夠使NMOS器件100的所有指110(主動(dòng)指及虛指)同步導(dǎo)通。應(yīng)注意，圖1所示方案較佳與整個(gè)ESD保護(hù)電路150結(jié)合使用。
電壓限制器330用于在ESD事件期間限制節(jié)點(diǎn)312處的電壓。如下文將參照?qǐng)D4-12所作的更詳細(xì)論述，電壓限制器330通過(guò)限制施加至NMOS器件柵極指(主動(dòng)指及虛ESD指)的偏壓來(lái)保護(hù)NMOS器件100，并由此降低薄柵極氧化物層熱載流子降格的危險(xiǎn)。
圖4展示圖3所示多指式NMOS器件100及ESD控制電路300的一第一實(shí)施例的示意圖，該實(shí)施例包含NMOS器件100的主動(dòng)指及虛指153及151。為更佳地理解該實(shí)施例，應(yīng)同時(shí)參閱圖3及圖4。此外，為清楚起見(jiàn)，將NMOS器件100的主動(dòng)指及虛(即被動(dòng))指153及151分別展示為單個(gè)晶體管器件，然而，所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)了解，所示的單個(gè)主動(dòng)指及被動(dòng)指153及151可分別代表多個(gè)指。
多指式NMOS晶體管器件100被例示性展示為通過(guò)有源區(qū)分段而具有鎮(zhèn)流電阻器RD及RS或在NMOS器件100的相應(yīng)漏極及源極處具有后端鎮(zhèn)流。應(yīng)記得，在圖1中，鎮(zhèn)流電阻器RD及RS形成于每一指110的每一漏極段122及源極段124中。此外，圖1還例示性展示漏極指區(qū)112耦合至I/O焊墊20，源極指區(qū)114耦合接地，柵極區(qū)116則可耦合至大地15、一前置驅(qū)動(dòng)器600、一局部基材拾波器，或耦合至一偏壓發(fā)生器，下文將參照每一實(shí)施例對(duì)此進(jìn)行更詳細(xì)地闡述。為一致及清楚起見(jiàn)，每一圖中所展示的NMOS器件100均具有鎮(zhèn)流電阻器RD及RS。然而，所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，本發(fā)明將既可與后端鎮(zhèn)流電阻器或有源區(qū)分段鎮(zhèn)流電阻器配合使用，也可與標(biāo)準(zhǔn)晶體管設(shè)計(jì)配合使用。
視IC10的類(lèi)型及應(yīng)用而定，NMOS器件100可包含主動(dòng)指及/或被動(dòng)指。NMOS器件100通過(guò)主動(dòng)指153適應(yīng)正常電路運(yùn)行，而不使用多指式NMOS晶體管100的被動(dòng)ESD指151。而在IC未加電狀態(tài)下發(fā)生ESD事件期間，如下文所更詳細(xì)闡述的那樣，電路運(yùn)行同時(shí)包括多指式NMOS晶體管100的主動(dòng)指及虛ESD指153及151。
同時(shí)參見(jiàn)圖3及圖4，NMOS器件100每一指110的漏極及源極分別耦合于焊墊20與大地15之間。視需要，也可在電源線VDD90與焊墊20之間設(shè)置一PMOS驅(qū)動(dòng)器700(以虛線繪出)。
ESD檢測(cè)器310包含一后端鎮(zhèn)流電阻PMOS晶體管311，該P(yáng)MOS晶體管311的源極耦合至焊墊20及多指式NMOS器件100的漏極。在一替代實(shí)施例中，PMOS晶體管310可被硅化物阻斷，以增強(qiáng)其內(nèi)在ESD魯棒性。在一第二替代實(shí)施例中，PMOS晶體管310可被完全硅化以提供ESD硬度，盡管其相對(duì)于硅化物阻斷實(shí)施例而言仍處于一通常較低的內(nèi)在ESD硬度水平。
PMOS ESD檢測(cè)器311的柵極耦合至電源線VDD 90，且PMOSESD檢測(cè)器311的源極耦合至焊墊20。PMOS ESD檢測(cè)器311的漏極通過(guò)可選擇的轉(zhuǎn)移電路320耦合至多指式NMOS晶體管器件100的柵極。PMOS ESD檢測(cè)器311用于導(dǎo)出一偏壓信號(hào)并實(shí)現(xiàn)整個(gè)NMOS器件100的多指導(dǎo)通。PMOS ESD檢測(cè)器311可感測(cè)出在焊墊20處發(fā)生的ESD事件。
如同圖4中的例示性展示，轉(zhuǎn)移電路320包含一第一二極管321及一第二二極管322。第一二極管321的陽(yáng)極及陰極分別耦合至節(jié)點(diǎn)318及節(jié)點(diǎn)312，而節(jié)點(diǎn)312又進(jìn)一步耦合至NMOS器件100的主動(dòng)指153的柵極。在NMOS器件100的所有指均為主動(dòng)指的情況下，可由一條自PMOS ESD檢測(cè)器漏極至節(jié)點(diǎn)312的短接線代替轉(zhuǎn)移電路。前置驅(qū)動(dòng)器600也耦合至節(jié)點(diǎn)312，以為NMOS器件100的每一主動(dòng)指153的柵極區(qū)116提供功能性柵極信號(hào)。此外，第二二極管322的陽(yáng)極及陰極分別耦合至節(jié)點(diǎn)318及節(jié)點(diǎn)314，而節(jié)點(diǎn)314又進(jìn)一步耦合至NMOS器件100的被動(dòng)虛ESD指151的柵極。
應(yīng)注意，考慮到對(duì)虛ESD指151施加偏壓，在第二二極管322的陰極與大地15之間耦合有接地(并聯(lián))電阻器R801(例如約1至100千歐姆)。該并聯(lián)電阻器801在正常電路運(yùn)行期間用于將被動(dòng)虛ESD指151耦合至大地15，而在ESD事件期間則用于產(chǎn)生一電壓降(在接點(diǎn)314處)以獲得虛ESD指151的柵極偏壓。
在正常電路運(yùn)行期間，電容器CDD900被充電，從而使PMOS檢測(cè)器的柵極保持高電位(即處于VDD電位)，該電位高于或等于PMOSESD檢測(cè)器311的漏極及源極電位。PMOS晶體管ESD檢測(cè)器311被斷開(kāi)，從而使ESD檢測(cè)器310及二極管轉(zhuǎn)移電路321及322與節(jié)點(diǎn)312及314解耦。因此，在I/O焊墊20與NMOS器件100的柵極之間不存在導(dǎo)電路徑。此外，在正常電路運(yùn)行中，前置驅(qū)動(dòng)器600可根據(jù)需要為NMOS晶體管器件100的主動(dòng)指153提供信令電壓。應(yīng)記得，NMOS晶體管器件100的虛ESD指151已通過(guò)轉(zhuǎn)移電路320的二極管321及322與前置驅(qū)動(dòng)器600解耦，因此，除在IC未加電且發(fā)生ESD條件下，它們將不會(huì)導(dǎo)通。因此，在正常電路運(yùn)行期間，ESD檢測(cè)器310(PMOS晶體管311)可防止ESD保護(hù)電路150與IC10的功能性部件之間的干擾。
在IC未加電狀態(tài)期間，IC10斷電且電源線VDD90通過(guò)寄生電容器CDD900耦合至大地15。換言之，PMOS晶體管ESD檢測(cè)器311的柵極被大約拉低至大地電位。一旦在焊墊20處發(fā)生ESD事件，PMOS的源極電位就將高于PMOS晶體管ESD檢測(cè)器311的柵極，且PMOS晶體管ESD檢測(cè)器311導(dǎo)通。PMOS晶體管ESD檢測(cè)器311將ESD電流的一部分通過(guò)轉(zhuǎn)移電路(即第一及第二二極管321及322)同步導(dǎo)通至NMOS晶體管器件100的主動(dòng)指及被動(dòng)指。
圖4所示轉(zhuǎn)移電路320包括分別耦合至主動(dòng)指153及被動(dòng)指151的第一二極管321及第二二極管322。在IC未加電狀態(tài)且焊墊20處發(fā)生ESD事件期間，轉(zhuǎn)移電路320使主動(dòng)指153及被動(dòng)指151二者均能被外部偏壓并同步導(dǎo)通(即觸發(fā))。由此可緩解如上文參照現(xiàn)有技術(shù)所述的NMOS器件100所有指151及153的不一致觸發(fā)問(wèn)題。此外，在IC10加電時(shí)，被動(dòng)指151不會(huì)干擾正常IC運(yùn)行。應(yīng)注意，如果NMOS器件100僅具有主動(dòng)指或僅具有被動(dòng)指，則可視需要選用轉(zhuǎn)移電路320，但如果NMOS器件同時(shí)具有兩種類(lèi)型的指(即分立式驅(qū)動(dòng)器)，則必須使用該轉(zhuǎn)移電路。
耦合于電源電壓VDD90與焊墊20之間的可選擇PMOS晶體管驅(qū)動(dòng)器700(以虛線繪制)可屬于IC10的功能電路的一部分。當(dāng)使用PMOS驅(qū)動(dòng)器700時(shí)，在ESD期間，PMOS驅(qū)動(dòng)器700的漏極端與N-阱端之間用作一正向偏壓二極管，以通過(guò)電源線VDD90及電容器CDD900將一部分ESD電流分流接至大地15。因此，在ESD脈沖期間電容器CDD900充電過(guò)程中，VDD線將處于一電位，該電位約等于一低于焊墊20處的電壓的一二極管電壓。由于PMOSESD檢測(cè)器311的柵極與源極之間的電壓與PMOS700兩端的二極管壓降相同(通常高于PMOS臨限電壓)，因此PMOS ESD檢測(cè)器311保持導(dǎo)通。
一旦電容器CDD900逐漸充電且PMOS檢測(cè)器晶體管311的源極與柵極之間的電壓差降至臨限電壓以下，PMOS晶體管311即被關(guān)斷。然而，電容器CDD逐漸充電至PMOS311關(guān)斷的時(shí)間延遲通常足夠長(zhǎng)，以使NMOS晶體管110完全導(dǎo)通。此外，另一種選擇為，可如圖3所示將前置驅(qū)動(dòng)器的電源線VDDx用于PMOS檢測(cè)器晶體管311。具體而言，VDDx電源線并非由PMOS晶體管700直接充電，因此可保持VDDx線以電容方式接至大地15，以保證PMOS檢測(cè)器晶體管311保持導(dǎo)通。
圖5展示圖3所示多指式NMOS器件100及ESD控制電路300的一第二實(shí)施例的示意圖，該實(shí)施例包含一受控柵極電壓限制器330及一前置驅(qū)動(dòng)器控制裝置500。應(yīng)結(jié)合圖3及圖4參閱圖5。具體而言，圖5所示第二實(shí)施例與圖4所示相同，不同之處僅在于增設(shè)了一前置驅(qū)動(dòng)器控制裝置500，并修改了轉(zhuǎn)移電路320及電壓限制器330。應(yīng)注意，下文將針對(duì)IC正常加電狀態(tài)及未加電ESD狀態(tài)進(jìn)行電路分析。
具體而言，電壓限制器330包含一對(duì)串聯(lián)耦合于偏壓線40與大地15之間的級(jí)聯(lián)NMOS晶體管333及334。具體說(shuō)來(lái)，一第一NMOS晶體管333的源極耦合至大地15，且其漏極耦合至一第二NMOS晶體管334的源極。第二NMOS晶體管334的漏極則耦合至偏壓線40。第一NMOS晶體管333的柵極耦合至一高于源極的電位，例如第一NMOS晶體管333的漏極。第二NMOS晶體管334的柵極則耦合至節(jié)點(diǎn)316。
在該第二實(shí)施例中，如在圖4所示第一實(shí)施例中所述，需使用轉(zhuǎn)移電路320的第一及第二二極管321及322。其中第一二極管321需用于將一信號(hào)耦合至NMOS晶體管器件100的主動(dòng)指153，而第二二極管322能夠在正常運(yùn)行期間將被動(dòng)指151接地并在ESD事件期間對(duì)被動(dòng)指151施加偏壓。換言之，NMOS器件100被動(dòng)指151的柵極耦合至由第二二極管322及接地電阻器801構(gòu)成的節(jié)點(diǎn)314，接地電阻器801又進(jìn)一步耦合至大地15。此外，PMOS ESD檢測(cè)器311的漏極另外連接至節(jié)點(diǎn)316，以便如下文所詳細(xì)闡述的那樣，在ESD事件期間為受控柵極電壓限制器330提供一偏壓。
一第三NMOS晶體管501構(gòu)成功能性前置驅(qū)動(dòng)器控制裝置500。具體而言，第三NMOS晶體管501的漏極及源極分別耦合至前置驅(qū)動(dòng)器600的輸入端60及大地15。第三NMOS晶體管501的柵極耦合至節(jié)點(diǎn)316。應(yīng)注意，前置驅(qū)動(dòng)器600為一反相電路，例如一包含串聯(lián)耦合NMOS及PMOS晶體管(未圖示)的反相器，或任一其它具有一反相功能(NAND，NOR及其它反相功能)的邏輯電路。
在正常IC運(yùn)行期間，電壓限制器330的級(jí)聯(lián)晶體管的第一晶體管333導(dǎo)通，同時(shí)級(jí)聯(lián)晶體管的第二晶體管334關(guān)斷。第一晶體管333通過(guò)硬接線被拉高，同時(shí)第二晶體管334通過(guò)一耦合至大地15的并聯(lián)電阻器R800被拉低至大地15。因此，電壓限制器330不會(huì)干擾IC的正常運(yùn)行。換言之，由于第二NMOS晶體管334關(guān)斷，因此來(lái)自前置驅(qū)動(dòng)器600的驅(qū)動(dòng)電流完全流至多指式NMOS器件100的主動(dòng)指153，而非通過(guò)電壓限制器330流至大地15。
至于前置驅(qū)動(dòng)控制NMOS晶體管501，在正常運(yùn)行期間，節(jié)點(diǎn)316處的柵極通過(guò)并聯(lián)電阻器800被拉低，由此關(guān)斷前置驅(qū)動(dòng)控制NMOS晶體管501。因此，前置驅(qū)動(dòng)控制NMOS晶體管501對(duì)前置驅(qū)動(dòng)反相器600的輸入60毫無(wú)影響。因此，在正常IC運(yùn)行期間，前置驅(qū)動(dòng)器600可為多指式NMOS器件100的主動(dòng)指153提供所需的驅(qū)動(dòng)電流。
在一ESD事件期間，IC處于未加電狀態(tài)，且PMOS ESD檢測(cè)器320導(dǎo)通，由此將節(jié)點(diǎn)318及316拉高。在并聯(lián)電阻器800對(duì)大地15之間形成一電壓降，該電壓降可對(duì)柵極施加偏壓并導(dǎo)通第二晶體管334。因此，第一及第二晶體管333及334二者均導(dǎo)通，由此限制施加至多指式NMOS器件100的主動(dòng)指153的電壓。因此，電壓限制器330僅在IC未加電ESD事件期間啟動(dòng)。應(yīng)注意，電壓限制器330的級(jí)聯(lián)晶體管333及334二者共同提供一電壓降，該電壓降值約為單個(gè)晶體管333及334的臨限電壓VTH的兩倍。
節(jié)點(diǎn)316處的高電位也會(huì)導(dǎo)通前置驅(qū)動(dòng)控制NMOS晶體管501。導(dǎo)通前置驅(qū)動(dòng)控制NMOS晶體管501即可將前置驅(qū)動(dòng)反相器600的輸入拉至大地15，由此在前置驅(qū)動(dòng)反相器600處產(chǎn)生一高輸出，以進(jìn)一步通過(guò)偏壓線40向多指式NMOS器件100的主動(dòng)指153提供驅(qū)動(dòng)電流及柵極偏壓。
如圖5所示，NMOS晶體管100的被動(dòng)指151與主動(dòng)指153并聯(lián)連接。如參照?qǐng)D4所述，在正常電路運(yùn)行期間，被動(dòng)指151的柵極通過(guò)電阻器801被拉低。此外，應(yīng)注意，ESD控制電路300的部件設(shè)置為一相同型式(圖5未展示)，以保證虛ESD指151的偏壓與主動(dòng)指153的偏壓相同。具體而言，ESD控制電路300包含與一虛前置驅(qū)動(dòng)器600結(jié)合使用的一受控柵極電壓限制器330及一可選的前置驅(qū)動(dòng)控制裝置501，以保證虛指151的柵極偏壓狀態(tài)與主動(dòng)指153的柵極偏壓狀態(tài)相同。
因此，在一ESD事件期間，主動(dòng)指153與被動(dòng)指151共同參與對(duì)來(lái)自焊墊20的ESD電流進(jìn)行分流。而且，被動(dòng)指151及主動(dòng)指153均在其各自柵極處被施加外部偏壓且所有指均同步導(dǎo)通。
圖6展示具有一基材泵340的圖3所示多指式NMOS器件100及ESD保護(hù)電路300的一第三實(shí)施例的示意圖。具體而言，該電路與參照?qǐng)D4所述及所示的電路相同，只是無(wú)需使用轉(zhuǎn)移電路。使用一基材泵來(lái)對(duì)NMOS晶體管器件100的被動(dòng)虛ESD指151以及主動(dòng)指153的局部基材施加偏壓。
具體而言，在IC100加電的正常IC運(yùn)行期間，寄生電容器CDD900充電，從而使電源線VDD90的電源電位保持高于大地15。因此，PMOSESD檢測(cè)器311關(guān)斷，焊墊20與ESD控制電路300解耦，且所有指110中的基材連接線120均通過(guò)并聯(lián)電阻器800接地。此外，前置驅(qū)動(dòng)器600將根據(jù)需要為NMOS器件100的主動(dòng)指153提供驅(qū)動(dòng)電流，且ESD控制電路300(及NMOS器件100的虛ESD指151)將不會(huì)干擾IC10的正常運(yùn)行。
在IC處于未加電狀態(tài)時(shí)發(fā)生ESD事件期間，PMOS ESD檢測(cè)器311的柵極被拉至一低電平狀態(tài)并導(dǎo)通。由此將ESD檢測(cè)器耦合至節(jié)點(diǎn)316，該節(jié)點(diǎn)316又通過(guò)并聯(lián)電阻器800進(jìn)一步耦合接地。
一基材泵340形成于節(jié)點(diǎn)316與虛ESD指151及主動(dòng)指153的局部基材連接線120之間。參見(jiàn)圖1，應(yīng)記得，散布于漏極段122與源極段124之間的復(fù)數(shù)個(gè)P+區(qū)(局部基材連接線)120通過(guò)一金屬柵132相互連接。該金屬柵132進(jìn)一步耦合至節(jié)點(diǎn)316，以使金屬柵132與散布的P+摻雜區(qū)120構(gòu)成基材泵340。
一旦發(fā)生ESD事件，節(jié)點(diǎn)316處的電壓(由并聯(lián)電阻器800兩端的電壓降形成)即可使偏壓分布于所有主動(dòng)指153及被動(dòng)指151中。換言之，基材泵340提供分布式偏壓，以使P+區(qū)局部基材連接線120擔(dān)當(dāng)所有指110的觸發(fā)器分接頭。因此，主動(dòng)指153及被動(dòng)指151將同步導(dǎo)通，以將ESD電流分流接至大地15。
應(yīng)注意，該第三實(shí)施例不需要使用一轉(zhuǎn)移電路元件來(lái)導(dǎo)通NMOS器件100的虛ESD指151及主動(dòng)指153。更確切地說(shuō)，構(gòu)成基材泵340的分布式P+局部基材連接線120同步觸發(fā)NMOS器件100的主動(dòng)指153及被動(dòng)指151二者。還應(yīng)注意，也可使用一基材環(huán)代替分布式P+區(qū)120來(lái)為NMOS器件100的主動(dòng)指153及被動(dòng)指151提供分布式偏壓。
還應(yīng)注意，在所示的該實(shí)施例中，可選擇PMOS驅(qū)動(dòng)器700的柵極耦合至前置驅(qū)動(dòng)器600及NMOS器件主動(dòng)指153的柵極?；蛘?，可將一單獨(dú)的前置驅(qū)動(dòng)器(未圖示)耦合至可選擇PMOS器件700的柵極。
在圖4-6所示的各實(shí)施例中，在正常電路運(yùn)行期間，I/O焊墊20處的電位低于電源線VDD90處的電位。在多指式NMOS晶體管器件100及ESD電路的替代實(shí)施例中，可能存在I/O焊墊20處的電位高于電源線VDD90處電位的過(guò)電壓狀態(tài)。過(guò)電壓狀態(tài)通常發(fā)生于自外部源(電路)至IC10的焊墊20處，而非由IC10自身產(chǎn)生。在該替代實(shí)施例中，可認(rèn)為IC10的I/O電路為過(guò)電壓容限(OVT)型，并可在正常IC運(yùn)行期間用于過(guò)電壓狀態(tài)中而不會(huì)造成電路故障或裝置降格。
圖7展示圖3所示多指式NMOS器件100及ESD控制電路300的一第四實(shí)施例的示意圖。具體而言，該發(fā)明性電路包含依據(jù)圖3所示方塊圖構(gòu)造的一級(jí)聯(lián)NMOS晶體管器件100、一ESD檢測(cè)器310、一轉(zhuǎn)移電路320、一受控柵極電壓限制器330、一前置驅(qū)動(dòng)器控制裝置500及一前置驅(qū)動(dòng)器600。更具體而言，除下文所述明顯差別外，圖7所示方塊元件的構(gòu)造與圖5所示示意圖相同。
NMOS晶體管器件100例示性包含被動(dòng)指1051及主動(dòng)指1053。其中每一指均包含兩個(gè)串聯(lián)耦合于焊墊20與大地15之間的級(jí)聯(lián)NMOS晶體管(即第一及第二級(jí)聯(lián)晶體管1012及1014)。舉例而言，被動(dòng)指1051包含第一及第二級(jí)聯(lián)晶體管1012p及1014p，而主動(dòng)指1053包含第一及第二級(jí)聯(lián)晶體管1012a及1014a。應(yīng)注意，為清楚起見(jiàn)，使用下標(biāo)“a”及“p”將級(jí)聯(lián)晶體管分別標(biāo)識(shí)為主動(dòng)晶體管及被動(dòng)晶體管。
在一實(shí)施例中，每一NMOS晶體管1012及1014的布置結(jié)構(gòu)均與參照?qǐng)D1及圖2A-2C所述及所示的布置結(jié)構(gòu)相同。還應(yīng)注意，鎮(zhèn)流漏極及源極電阻RD及RS用于增強(qiáng)NMOS的ESD魯棒性?；蛘?，也可使用硅化物阻斷或一全硅化NMOS晶體管器件100。NMOS晶體管通常級(jí)聯(lián)連接，以限制每一級(jí)的漏極—柵極電壓并防止損壞柵極氧化物層。
圖7所示電路被稱(chēng)作開(kāi)放漏極NMOS器件，這是因?yàn)榕c圖9所例示性展示的在電源線VDD90與焊墊20之間另外耦合有一PMOS驅(qū)動(dòng)器700的器件不同，其焊墊20僅耦合至級(jí)聯(lián)NMOS器件100的(第一晶體管1012的)漏極。圖7所示電路用于無(wú)需使用PMOS驅(qū)動(dòng)器700來(lái)實(shí)現(xiàn)IC功能度的應(yīng)用。
ESD檢測(cè)器310包含PMOS晶體管311及復(fù)數(shù)個(gè)二極管372。具體而言，PMOS晶體管的源極耦合至焊墊20，而漏極耦合至轉(zhuǎn)移電路320。PMOS晶體管的柵極耦合至復(fù)數(shù)個(gè)二極管372，該些二極管372又耦合至電源線VDD90，其中該些二極管372的陰極指向VDD線，陽(yáng)極則指向PMOS311的柵極及N-阱連接線377。
在IC10加電的正常電路運(yùn)行期間，如果焊墊20處的電壓高于電源線電壓VDD90，則該復(fù)數(shù)個(gè)二極管372加上一形成于PMOS ESD檢測(cè)器晶體管311中的源極—N阱二極管371構(gòu)成一自焊墊20至電源線VDD90的二極管鏈373。該復(fù)數(shù)個(gè)二極管372兩端的電壓降用于保證在正常電路運(yùn)行狀態(tài)下出現(xiàn)過(guò)電壓狀態(tài)期間PMOS檢測(cè)器晶體管311不會(huì)導(dǎo)通。典型過(guò)電壓狀態(tài)高于電源線VDD90的電位3伏特以?xún)?nèi)。在ESD事件期間，將存在一相似但明顯較高的過(guò)電壓狀態(tài)，同時(shí)電源線VDD90被電容耦合接地。將有電流通過(guò)二極管鏈373流至電容耦合接地的VDD線90，且源極/N阱二極管371兩端的電壓降將提供導(dǎo)通PMOS檢測(cè)器晶體管311所需的源極—柵極電壓。
在正常運(yùn)行中出現(xiàn)過(guò)電壓狀態(tài)期間，二極管鏈373中的所有二極管均以微正向偏壓模式但實(shí)際非導(dǎo)通狀態(tài)運(yùn)行，以便在每一二極管兩端形成0.2-0.4伏特的電壓。在圖7中，該復(fù)數(shù)個(gè)二極管例示性包含四個(gè)二極管，且PMOS晶體管311構(gòu)成二極管鏈373中的一第五二極管，以便可在焊墊20與電源線VDD90之間出現(xiàn)一介于1.0至2.0伏特之間的電壓且不會(huì)出現(xiàn)自該焊墊至VDD線的明顯電流。二極管鏈373中二極管的數(shù)量為一設(shè)計(jì)因素，其取決于施加至IC10的外部過(guò)電壓及PMOS檢測(cè)器晶體管311的臨限電壓，而PMOS311的二極管371的電壓降不得超過(guò)PMOS檢測(cè)器晶體管311的臨限電壓。
舉例而言，如果在焊墊20的電位為5.0伏特而電源線VDD90的電位為3.3伏特時(shí)出現(xiàn)過(guò)電壓狀態(tài)的話，則過(guò)電壓為1.7伏特。亦即，二極管鏈373的五個(gè)二極管(即，四個(gè)形成該復(fù)數(shù)個(gè)二極管372的二極管加上二極管371)中，每一二極管的電壓降均將為0.34伏特。此外，在本實(shí)例中假定PMOS檢測(cè)器晶體管311的臨限電壓為0.5伏特。因此，一包含5個(gè)二極管的二極管鏈373(如圖7所示)足以均衡焊墊20與電源線VDD90之間的電壓且不會(huì)出現(xiàn)明顯的電流，同時(shí)還可使PMOS檢測(cè)器晶體管311保持處于關(guān)斷狀態(tài)。
因此，由于ESD檢測(cè)器310的二極管鏈373可防止電流自焊墊20流至電源線VDD90，因而圖7所示ESD檢測(cè)器實(shí)施例兼容正常IC運(yùn)行中的過(guò)電壓容限狀態(tài)。ESD檢測(cè)器310可感測(cè)出IC是運(yùn)行于正常IC加電狀態(tài)(包括過(guò)電壓狀態(tài))還是處于未加電(過(guò)電壓)ESD狀態(tài)。
前置驅(qū)動(dòng)器600耦合至NMOS器件100主動(dòng)指1053的第二級(jí)聯(lián)晶體管1014a的柵極，而在一實(shí)施例中，主動(dòng)指1053的第一級(jí)聯(lián)晶體管1012a的柵極通過(guò)一電阻器1020耦合至電源線VDD90。電阻器1020可為任一電阻性元件(通常大于1千歐姆)，并且是為避免在ESD期間丟失柵極對(duì)電容耦合接地電源線90的偏壓所必需的，而在正常運(yùn)行狀態(tài)期間，根據(jù)級(jí)聯(lián)NMOS晶體管100的運(yùn)行需要，柵極被偏壓至VDD。
受控電壓限制電路330包含耦合于節(jié)點(diǎn)316與大地15之間的并聯(lián)電阻器800。此外，如上文參照?qǐng)D5所述，級(jí)聯(lián)的第一及第二電壓限制NMOS晶體管333及334耦合于節(jié)點(diǎn)312處的偏壓線40與大地15之間。換言之，級(jí)聯(lián)的第一及第二電壓限制NMOS晶體管333及334耦合于主動(dòng)指1053的第二NMOS晶體管1014a的柵極與大地15之間。
一第三及一第四電壓限制NMOS晶體管335及336也均與第一電壓限制NMOS晶體管333串聯(lián)耦合(級(jí)聯(lián))。具體而言，NMOS晶體管335的漏極耦合至節(jié)點(diǎn)315(即NMOS器件100的第一級(jí)聯(lián)主動(dòng)NMOS晶體管及虛ESD NMOS晶體管1012的柵極)。NMOS晶體管336的漏極耦合至虛ESD指的第二晶體管1014p的柵極。第三及第四電壓限制NMOS晶體管335及336的源極耦合至第二電壓限制NMOS晶體管334的源極及第一電壓限制NMOS晶體管333的漏極。第二至第四電壓限制NMOS晶體管334-336的柵極耦合至節(jié)點(diǎn)316。
在正常IC運(yùn)行期間，如參照?qǐng)D3-6所示實(shí)施例所述，主動(dòng)指1053及虛ESD指1051的第一晶體管1012a及1012p導(dǎo)通，主動(dòng)指1053的第二晶體管1014a為信號(hào)提供開(kāi)關(guān)動(dòng)作。ESD虛指1051的第二晶體管1014p因其柵極通過(guò)一電阻器801被拉至大地15而關(guān)斷，以便在正常IC運(yùn)行期間不使用ESD虛指1051。PMOS ESD檢測(cè)器311關(guān)斷，由此將轉(zhuǎn)移電路320及電壓限制器330與NMOS器件100解耦。
此外，在正常IC運(yùn)行期間，電壓限制晶體管的第一晶體管333導(dǎo)通，而電壓限制器330的第二至第四電壓限制晶體管334至336關(guān)斷。具體而言，第一電壓限制晶體管333的柵極通過(guò)硬接線被拉高，同時(shí)第二至第四電壓限制晶體管334至336的柵極通過(guò)并聯(lián)電阻器R800被拉低至大地15。因此，電壓限制器330不會(huì)干擾IC的正常運(yùn)行。由于第二電壓限制NMOS晶體管334關(guān)斷，因此來(lái)自前置驅(qū)動(dòng)器600的驅(qū)動(dòng)電流完全流至多指式NMOS器件100的主動(dòng)指153，而非通過(guò)電壓限制器330流至大地15(即流經(jīng)電壓限制NMOS晶體管333及334)。如果前置驅(qū)動(dòng)器600包含一反相電路，則可如參照?qǐng)D5及圖7所述，使用可選擇的前置驅(qū)動(dòng)控制器500為NMOS器件100主動(dòng)指的第二晶體管1014a提供附加偏壓。
在未加電ESD狀態(tài)期間，IC10斷電。當(dāng)在焊墊20處發(fā)生ESD事件時(shí)，PMOS晶體管ESD檢測(cè)器311的柵極通過(guò)寄生電容器900被拉低至大地15，由此導(dǎo)通ESD檢測(cè)器310。ESD檢測(cè)器310將一部分ESD電流傳遞至轉(zhuǎn)移電路320(通過(guò)二極管321，322及325)，由轉(zhuǎn)移電路320導(dǎo)通NMOS器件100的主動(dòng)及被動(dòng)虛ESD級(jí)聯(lián)指1053及1052二者。
考慮到主動(dòng)指1053及虛ESD指1051的晶體管1012及1014的偏壓及導(dǎo)通，轉(zhuǎn)移電路320包含二極管321，322及325。二極管321的陽(yáng)極及陰極分別耦合至節(jié)點(diǎn)318及節(jié)點(diǎn)312，節(jié)點(diǎn)312又耦合至NMOS器件100主動(dòng)指1053的第二級(jí)聯(lián)NMOS晶體管1014a的柵極。二極管322的陽(yáng)極及陰極分別耦合至節(jié)點(diǎn)318及節(jié)點(diǎn)314，節(jié)點(diǎn)314又耦合至虛ESD指1051的第二級(jí)聯(lián)NMOS晶體管1014p的柵極。
二極管325的陽(yáng)極及陰極分別耦合至節(jié)點(diǎn)318及第一NMOS晶體管1012的柵極。具體而言，二極管325耦合至形成于電阻器1020與NMOS器件100的第一NMOS晶體管1012的柵極之間的節(jié)點(diǎn)315處。在ESD事件期間，電源線VDD90電容耦合至大地15。電阻器1020可防止電流自節(jié)點(diǎn)318經(jīng)由二極管325并通過(guò)電源線VDD 90流至大地15。因此，電阻器1020可保證第一晶體管1012a及1012p的柵極偏壓。
此外，在ESD事件期間，電壓限制電路330的所有晶體管333至336均導(dǎo)通。具體而言，第一電壓限制晶體管333的柵極通過(guò)硬接線被拉高，而第二至第四電壓限制晶體管334至336的柵極則在節(jié)點(diǎn)316處其各自的柵極處被拉高。因此，電壓限制器330僅在ESD期間有效且不會(huì)干擾IC的正常運(yùn)行。當(dāng)?shù)诙恋谒碾妷合拗凭w管334至336導(dǎo)通時(shí)，主動(dòng)指1053及虛ESD指1051的第一及第二級(jí)聯(lián)NMOS晶體管1012及1014的柵極偏壓受到限制，但仍足以保證級(jí)聯(lián)NMOS晶體管100的所有指一致導(dǎo)通。
應(yīng)注意，參照?qǐng)D6所述的基材偏壓方法也可取代上文所述的柵極偏壓方法作為一用于級(jí)聯(lián)NMOS晶體管1012及1014一致導(dǎo)通的可能實(shí)施例。同樣，如已根據(jù)圖6所述，圖1及圖2A-2C所示的說(shuō)明性布置可實(shí)現(xiàn)分布式基材偏壓以及被動(dòng)指1051的所有級(jí)聯(lián)晶體管1012p及1014p及主動(dòng)指1053的級(jí)聯(lián)晶體管1012a及1014a的同步導(dǎo)通。實(shí)質(zhì)上，所用偏壓方案與圖6相同，且將不會(huì)干擾前置驅(qū)動(dòng)器。
圖8展示具有一基材泵的圖3所示多指式NMOS器件及ESD控制電路的一第五實(shí)施例的示意圖。具體而言，圖8與圖6所示具有一可對(duì)NMOS器件100的主動(dòng)指153及被動(dòng)指151二者施加偏壓的基材泵340的電路相似。此外，圖8與圖7所示實(shí)施例相同，只是未裝設(shè)轉(zhuǎn)移電路320、電壓限制器330、前置驅(qū)動(dòng)器控制裝置500及接地電阻器801。
參見(jiàn)圖8，主動(dòng)指1053及被動(dòng)指1051的第一級(jí)聯(lián)晶體管1012通過(guò)電阻器1020耦合至電源線VDD90。如上文參照?qǐng)D7所述，一二極管321的陽(yáng)極與陰極分別耦合至PMOS ESD檢測(cè)器晶體管311的漏極及第一級(jí)聯(lián)晶體管1012a及1012p的柵極。也如上文參照?qǐng)D7所述，主動(dòng)指1053第二級(jí)聯(lián)NMOS晶體管1014a的柵極耦合至前置驅(qū)動(dòng)器600。而被動(dòng)指1051第二級(jí)聯(lián)NMOS晶體管1014p的柵極則耦合至大地15。
此外，主動(dòng)指1053及被動(dòng)指1051的級(jí)聯(lián)晶體管1012及1014的局部基材均通過(guò)基材泵340耦合至形成于PMOS ESD晶體管311的漏極與接地電阻器800之間的節(jié)點(diǎn)316。在IC10未加電時(shí)發(fā)生ESD事件期間，基材泵340以一種與參照?qǐng)D6所述相似的方式對(duì)主動(dòng)指1053及被動(dòng)指1051同步施加自偏壓。亦即，相互電連接的分布式P+基材連接線120(圖1)同步導(dǎo)通NMOS器件100的主動(dòng)指1053及被動(dòng)指1051。盡管圖1展示一單個(gè)MOS多指式布置，然而所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)了解，一級(jí)聯(lián)MOS多指式布置包含兩個(gè)其中間設(shè)置有一附加N+區(qū)的柵極，而P+基材連接線區(qū)120則以與圖1所示相似的方式散布在該附加N+區(qū)內(nèi)。
圖9展示圖3所示多指式NMOS器件及ESD保護(hù)電路的一第六實(shí)施例的示意圖。除下文所述的明顯差別外，該示意圖與參照?qǐng)D7所述及所示的示意圖均相同。
I/O焊墊20能夠自IC10向其它電路輸出信號(hào)，并能夠接收自其它電路(未圖示)輸入至IC10的輸入信號(hào)。當(dāng)I/O焊墊20接收到一輸入信號(hào)時(shí)，該信號(hào)可能高于電源線VDD90，從而在焊墊20與電源線VDD90之間存在過(guò)電壓狀態(tài)。如果出現(xiàn)一過(guò)電壓狀態(tài)，則必須采取預(yù)防措施來(lái)防止輸出電路故障，例如輸入信號(hào)沉入VDD線內(nèi)。如果不存在PMOS驅(qū)動(dòng)器700，則提供一種如上文結(jié)合圖7所述的解決方案。
如果將PMOS驅(qū)動(dòng)器700用于IC10的功能方面，則亦包含一N-阱偏壓發(fā)生器(阱泵)338以避免過(guò)電壓信號(hào)自焊墊20沉入電位低于焊墊20的電源線VDD90內(nèi)。阱泵338在PMOS ESD檢測(cè)器311的節(jié)點(diǎn)336處耦合至N-阱。阱泵338可跟蹤I/O焊墊20處的電位并感測(cè)出過(guò)電壓狀態(tài)。應(yīng)注意，所屬技術(shù)領(lǐng)域的技術(shù)人員將了解如何構(gòu)造阱泵338的電路。
具體而言，PMOS晶體管ESD檢測(cè)器311具有一形成于PMOS ESD檢測(cè)器晶體管311的源極與N-阱之間的源極-N-阱二極管371。在正常IC運(yùn)行期間且當(dāng)I/O焊墊20用作一用于接收一輸入信號(hào)的焊墊時(shí)，過(guò)電壓狀態(tài)將對(duì)該源極-N-阱二極管施以正向偏壓并將輸入信號(hào)傳導(dǎo)至電源線VDD90，而非傳導(dǎo)至IC中本應(yīng)接收該輸入信號(hào)的電路。
為緩解該問(wèn)題，阱泵338的電路感測(cè)施加至I/O焊墊的電壓，并在焊墊20處出現(xiàn)過(guò)電壓狀態(tài)期間將PMOS ESD檢測(cè)器晶體管311的N-阱耦合至輸入焊墊20。反之，當(dāng)在正常電路運(yùn)行期間不存在過(guò)電壓狀態(tài)時(shí)，阱泵338將PMOS ESD檢測(cè)器晶體管311的N-阱耦合至電源線VDD90。
也可能會(huì)出現(xiàn)另一問(wèn)題，即在ESD事件期間，由于阱泵338的存在，PMOS ESD檢測(cè)器晶體管311的N-阱及柵極過(guò)快地跟隨焊墊20處的電位，從而使PMOS ESD檢測(cè)器311可能不能確定焊墊20處正在發(fā)生的是過(guò)電壓狀態(tài)還是實(shí)際ESD事件。因此，在正常運(yùn)行期間PMOSESD檢測(cè)器311可正確保持關(guān)斷。然而，當(dāng)實(shí)際上在焊墊20處存在一通常高于正常運(yùn)行狀態(tài)的相似的過(guò)電壓狀態(tài)時(shí)，即使感測(cè)出一ESD事件，PMOS ESD檢測(cè)器晶體管311也可能會(huì)錯(cuò)誤地保持關(guān)斷。
為緩解該問(wèn)題，在一實(shí)施例中，一電壓限制電阻器375耦合于PMOS ESD檢測(cè)器311的N-阱的節(jié)點(diǎn)336處并耦合至PMOS ESD檢測(cè)器311的柵極。電壓限制電阻器375的電阻值處于1千歐姆至100千歐姆范圍內(nèi)，并用于提供PMOS ESD檢測(cè)器晶體管311的柵極偏壓。換言之，在正常IC運(yùn)行期間，焊墊20處的過(guò)電壓狀態(tài)僅在電壓限制電阻器375兩端產(chǎn)生一低于PMOS311臨限電壓的較小電壓降，從而使PMOS ESD檢測(cè)器晶體管311保持關(guān)斷。
具體而言，在IC10未加電時(shí)焊墊20處發(fā)生ESD事件期間，為使PMOS晶體管311導(dǎo)通，PMOS晶體管311的柵極電位必須低于源極電位。然而，阱泵338會(huì)將焊墊20處的ESD事件感測(cè)為一過(guò)電壓狀態(tài)，并會(huì)試圖將PMOS ESD檢測(cè)器晶體管311的N-阱及柵極耦合至焊墊20，從而關(guān)斷PMOS ESD檢測(cè)器晶體管311。而在焊墊20處發(fā)生ESD事件期間關(guān)斷PMOS ESD檢測(cè)器晶體管311會(huì)損害IC10的電路。
為解決該問(wèn)題，在一實(shí)施例中，PMOS ESD檢測(cè)器晶體管311的N-阱與柵極之間的電壓限制電阻器375限制阱泵338至二極管鏈372的電流。在ESD事件期間，過(guò)電壓狀態(tài)較強(qiáng)且此時(shí)電阻器375中的電流，即二極管鏈372至VDD線的電流極大程度上由某一部分ESD電流支持。因此，在電阻器375兩端產(chǎn)生一高于PMOS臨限電壓的電壓降，從而導(dǎo)通PMOS檢測(cè)器晶體管311。
圖10展示圖3所示多指式NMOS器件及ESD保護(hù)電路的一第七實(shí)施例的示意圖。圖10展示一用于解決在IC未加電狀態(tài)下焊墊20處發(fā)生ESD事件期間阱泵338錯(cuò)誤關(guān)斷PMOS ESD檢測(cè)器晶體管311問(wèn)題的第二實(shí)施例。除下文所述的明顯差別方面之外，圖10所示電路與圖9所示及所述電路相同。
具體而言，在圖9所示電路中增設(shè)一N-阱下拉環(huán)路1400。盡管圖10未顯示ESD保護(hù)電路300的電壓限制電路330，然而所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)知道，本發(fā)明的本實(shí)施例中也可保護(hù)該ESD保護(hù)電路300的電壓限制電路330。N-阱下拉環(huán)路1400包含兩個(gè)級(jí)聯(lián)NMOS晶體管1461及1462及接地電阻器800。第一級(jí)聯(lián)NMOS晶體管1461的源極耦合至大地15，柵極耦合至電壓限制電路330的節(jié)點(diǎn)316。第一級(jí)聯(lián)NMOS晶體管1461的漏極耦合至第二級(jí)聯(lián)NMOS晶體管1462的源極。第二級(jí)聯(lián)NMOS晶體管1462的柵極耦合至漏極，漏極則耦合至PMOSESD檢測(cè)器晶體管311處的節(jié)點(diǎn)336。
在一替代實(shí)施例中，一擊穿器件399裝設(shè)于PMOS ESD檢測(cè)器晶體管311的N-阱連接性377與大地15之間。擊穿器件399可與下拉環(huán)路1400共同裝設(shè)或代替下拉環(huán)路1400，并可包含一齊納二極管、一普通的面結(jié)型二極管、一接地柵極NMOS器件及其它器件。具體而言，擊穿器件399的陰極耦合至PMOS ESD檢測(cè)器晶體管311的N-阱連接性377，陽(yáng)極則耦合接地。擊穿器件399的擊穿電壓高于任一電源電壓及信號(hào)電平，但低于任一臨界氧化物擊穿電壓。
在正常IC運(yùn)行期間，由于第一晶體管1461的柵極通過(guò)電阻器800被拉低，因而PMOS ESD檢測(cè)器晶體管311及N-阱下拉環(huán)路1400關(guān)斷。除其本征漏電流外，擊穿器件399不傳導(dǎo)任何電流。除參照?qǐng)D7所述的過(guò)電壓狀態(tài)外，PMOS ESD檢測(cè)器晶體管311及N-阱下拉環(huán)路1400不影響正常電路運(yùn)行。
在IC未加電狀態(tài)下焊墊20處發(fā)生ESD事件期間，必須同時(shí)考慮PMOS ESD檢測(cè)器晶體管311及N-阱下拉環(huán)路1400二者。具體而言，一旦PMOS ESD檢測(cè)器晶體管311導(dǎo)通，節(jié)點(diǎn)316處的電位即會(huì)升高，從而導(dǎo)通第一級(jí)聯(lián)NMOS晶體管1461。而第二級(jí)聯(lián)NMOS晶體管1462為常通，這是因?yàn)槠鋿艠O被耦合至漏極處的較高電位。第二級(jí)聯(lián)NMOS晶體管1462的作用是滿(mǎn)足一柵極氧化物層兩端的最高電壓限制。
PMOS ESD檢測(cè)器晶體管311的N-阱(即節(jié)點(diǎn)336)通過(guò)N-阱下拉環(huán)路1400被拉低，且阱泵338的輸出電流大部分被分流接地。因此，在源極-N阱二極管371兩端產(chǎn)生一電壓降，同時(shí)可防止在電阻器375兩端形成電壓降。因此，PMOS ESD檢測(cè)器晶體管311的柵極保持低于源極，并將更強(qiáng)地導(dǎo)通PMOS ESD檢測(cè)器晶體管311以容許流過(guò)更大的電流。下拉環(huán)路1400通過(guò)正反饋增強(qiáng)該效應(yīng)并使PMOS ESD檢測(cè)器晶體管311保持導(dǎo)通狀態(tài)。因此，N-阱下拉環(huán)路1400可抵消阱泵338將PMOS ESD檢測(cè)器晶體管311的柵極及N-阱耦合至焊墊20從而使PMOS ESD檢測(cè)器晶體管311保持關(guān)斷狀態(tài)的趨勢(shì)。
如果使用替代擊穿器件399，則在ESD事件期間流經(jīng)該器件399的電流同樣可防止N-阱電位跟隨焊墊20處的電壓并使N-阱電壓低于焊墊電壓。如同下拉環(huán)路1400，擊穿器件399可抵消阱泵338的趨勢(shì)。
與下拉環(huán)路1400不同，擊穿器件399無(wú)需PMOS檢測(cè)器311初始微導(dǎo)通即可變?yōu)橛行?。因此，在ESD事件期間，擊穿器件399能夠使PMOS檢測(cè)器311的N-阱及柵極低于焊墊電壓，從而導(dǎo)通該P(yáng)MOS檢測(cè)器。此意味著不再需要使用二極管鏈372且可使用一短接線代替阱泵338與PMOS檢測(cè)器柵極之間的電阻器375。其重要的電路應(yīng)用優(yōu)點(diǎn)在于，由此可使ESD保護(hù)電路150滿(mǎn)足所謂的故障安全要求。具體而言，可在正常電路運(yùn)行期間將電源線VDD90及VDDX91硬接地，同時(shí)焊墊20處的電壓仍可高于正常VDD電平，且不會(huì)出現(xiàn)故障。
上文參照?qǐng)D1-10所述及所示的實(shí)施例提供了各種可同步導(dǎo)通一NMOS晶體管器件(其用作一輸出驅(qū)動(dòng)器及/或ESD保護(hù)器件)的多個(gè)指的技術(shù)。為便于更佳地了解本發(fā)明，用于闡述本發(fā)明的各電路被界定為如圖3所示的塊或“模塊”。所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)知道，也可在圖3所示的每一方塊中使用替代電路實(shí)施例。
如果一庫(kù)I/O單元具有尚未使用的驅(qū)動(dòng)指，則通常還需使用一第二組元件，包括一第二前置驅(qū)動(dòng)器控制裝置500、轉(zhuǎn)移電路320及電壓限制器310。第二組元件是必需的，以保證在焊墊20處發(fā)生ESD事件期間，NMOS器件100的所有驅(qū)動(dòng)?xùn)艠O共同偏壓，而非將未使用的驅(qū)動(dòng)指的柵極保持為地電位，以至于未使用的驅(qū)動(dòng)指難以觸發(fā)并趨于不參與ESD保護(hù)。
在下文中，圖11及圖12提供本發(fā)明各部分(即塊)的附加實(shí)施例。該些附加實(shí)施例例示性包括適用于庫(kù)I/O單元的值得注意的互補(bǔ)元件。
圖11展示一耦合至圖3所示NMOS器件100及ESD控制電路300的虛ESD前置驅(qū)動(dòng)器601及前置驅(qū)動(dòng)器控制裝置501的示意圖。具體而言，一虛前置驅(qū)動(dòng)器601被展示為一反相電路，其輸出線41(亦參見(jiàn)圖3)耦合至NMOS器件100的虛ESD指151。前置驅(qū)動(dòng)器控制裝置500的NMOS晶體管501的漏極耦合至虛前置驅(qū)動(dòng)器601的輸入線61，源極耦合至大地15。前置驅(qū)動(dòng)器控制裝置501的柵極耦合至ESD檢測(cè)器310，以如上文參照?qǐng)D5所述通斷前置驅(qū)動(dòng)器控制用NMOS晶體管501。一上拉器件503(例如一電阻器)耦合至一高于大地15的電位(例如電源線VDD90或VDDx91)及虛前置驅(qū)動(dòng)器601的輸入線61。
虛前置驅(qū)動(dòng)器601及前置驅(qū)動(dòng)器控制電路501及503以與參照?qǐng)D5所示前置驅(qū)動(dòng)器600及前置驅(qū)動(dòng)器控制裝置500所述相似的方式為多指式NMOS晶體管器件100的虛指151提供柵極偏壓。換言之，虛前置驅(qū)動(dòng)器601用于分立式功能驅(qū)動(dòng)器中的虛驅(qū)動(dòng)指151，并設(shè)計(jì)用于使普通的前置驅(qū)動(dòng)器600適應(yīng)對(duì)NMOS晶體管器件100主動(dòng)驅(qū)動(dòng)指153的偏壓要求。
圖12A至圖12D展示圖3所示虛ESD前置驅(qū)動(dòng)器601、前置驅(qū)動(dòng)器600及前置驅(qū)動(dòng)器控制裝置500的各種實(shí)施例的示意圖。圖12A為一示意圖，其與圖11所示的虛ESD前置驅(qū)動(dòng)器601結(jié)合使用。虛ESD驅(qū)動(dòng)器601由一反相器電路構(gòu)成，該反相器電路包含串聯(lián)耦合的PMOS及NMOS晶體管612及614，其中PMOS晶體管612的源極耦合至一電源線(例如VDDx91)，而PMOS晶體管612的漏極則耦合至NMOS晶體管614的漏極，以構(gòu)成反相器輸出端。晶體管612及614的柵極共同耦合構(gòu)成反相器輸入端并通過(guò)一上拉器件616(例如一電阻器)耦合至電源線VDDx91。
前置驅(qū)動(dòng)器控制裝置501包含NMOS晶體管513及514、PMOS晶體管516及一上拉器件515。其中NMOS晶體管514自前置驅(qū)動(dòng)器601的NMOS晶體管614的源極耦合至大地15，PMOS晶體管516自電源線VDDx91耦合至反相器晶體管612及614的漏極并通過(guò)線41耦合至NMOS晶體管器件100的虛ESD指151的柵極。PMOS晶體管516的柵極亦通過(guò)上拉器件(例如一電阻器)515耦合至電源線VDDx91。NMOS晶體管513則自上拉器件515及NMOS晶體管514的柵極耦合至大地15。ESD檢測(cè)器310通過(guò)線30對(duì)NMOS晶體管513的柵極施加偏壓。
參見(jiàn)圖12B，應(yīng)注意，其構(gòu)造與圖12A所示相同，只是反相器前置驅(qū)動(dòng)器600變?yōu)橥ㄟ^(guò)線40耦合至多指式NMOS晶體管器件100主動(dòng)指153的柵極，且該反相器前置驅(qū)動(dòng)器的輸入端60從某些前置驅(qū)動(dòng)器邏輯接收一信號(hào)。對(duì)于圖12A及12B所示的每一實(shí)施例，在ESD事件期間，晶體管513均由PMOS ESD檢測(cè)器310導(dǎo)通，由此將晶體管514及516的柵極拉低。PMOS晶體管516被導(dǎo)通，以將線40及/或41耦合至電源線VDDx91，由此對(duì)NMOS器件100的未使用的被動(dòng)指151(虛ESD指)的柵極及主動(dòng)指153的柵極施加偏壓。此外，晶體管514被關(guān)斷，以防反相器件601將線40或41拉低而起到與柵極偏壓晶體管516相對(duì)立的作用。
圖12C展示可與多指式NMOS器件100共同使用的替代虛前置驅(qū)動(dòng)器601及前置驅(qū)動(dòng)器控制裝置501。具體而言，虛ESD驅(qū)動(dòng)器601由一反相期電路構(gòu)成，該反相期電路包含串聯(lián)耦合的PMOS及NMOS晶體管612及614，其中NMOS晶體管614的源極耦合至大地15，且NMOS及PMOS晶體管614及612的漏極相互串聯(lián)耦合。
前置驅(qū)動(dòng)器控制裝置501包含一串聯(lián)耦合至反相器601的PMOS晶體管612的源極及電源線VDDx91的PMOS晶體管531。前置驅(qū)動(dòng)器晶體管612及614的柵極耦合至一下拉NMOS晶體管532，該下拉NMOS晶體管532又進(jìn)一步耦合至大地15。前置驅(qū)動(dòng)器晶體管612及614的柵極還耦合至一上拉器件515(例如電阻器)，該上拉器件515則耦合至電源線VDDx91。ESD檢測(cè)器310耦合至前置驅(qū)動(dòng)器控制晶體管531及532的柵極以控制前置驅(qū)動(dòng)器601的導(dǎo)通。虛前置驅(qū)動(dòng)器601的輸出端連接至多指式NMOS晶體管100的虛ESD指151的柵極。
參見(jiàn)圖12D，其構(gòu)造與圖12C所示相同，只是反相器前置驅(qū)動(dòng)器600的輸出端變?yōu)轳詈现炼嘀甘絅MOS晶體管器件100主動(dòng)指153的柵極，且該反相器前置驅(qū)動(dòng)器的輸入端60從某些前置驅(qū)動(dòng)器邏輯接收一信號(hào)。對(duì)于圖12C及12D所示的每一實(shí)施例，在ESD事件期間，晶體管531均關(guān)斷且晶體管532導(dǎo)通。反相器601及600的輸入端被拉低至大地15。NMOS晶體管614關(guān)斷且PMOS晶體管612導(dǎo)通。因此，在線40或41處，整個(gè)結(jié)構(gòu)進(jìn)入一三態(tài)高阻抗?fàn)顟B(tài)，以防止前置驅(qū)動(dòng)器601(或600)對(duì)轉(zhuǎn)移電路320的作用產(chǎn)生影響。
還應(yīng)注意，視其電源及前置邏輯連接線而定，前置驅(qū)動(dòng)器600及虛前置驅(qū)動(dòng)器601構(gòu)造(如圖12A-12B所示)也可用作轉(zhuǎn)移電路320。其原因在于它們也向NMOS晶體管100的柵極轉(zhuǎn)移一定的ESD電壓。一與圖4-10所示的普通ESD轉(zhuǎn)移電路320的差別在于，ESD電壓并非通過(guò)ESD檢測(cè)器310提供，而是通過(guò)已充電VDD線及前置驅(qū)動(dòng)器600或虛前置驅(qū)動(dòng)器601提供。因此，前置驅(qū)動(dòng)器600或虛前置驅(qū)動(dòng)器601有助于ESD檢測(cè)器310及轉(zhuǎn)移電路320的ESD偏壓。如果不能保證現(xiàn)有前置驅(qū)動(dòng)器600及601構(gòu)造可用作轉(zhuǎn)移電路以對(duì)輸出驅(qū)動(dòng)器100正確施加偏壓，則為了ESD，應(yīng)加裝前置驅(qū)動(dòng)器控制裝置500來(lái)在ESD期間強(qiáng)制前置驅(qū)動(dòng)器600及601提供一偏壓以獲得所期望的效果?；蛘撸缟衔脑趫D12C-12D中參照?qǐng)D5所述，可使用一不同的前置驅(qū)動(dòng)器控制裝置500來(lái)防止前置驅(qū)動(dòng)器影響轉(zhuǎn)移電路320的功能。
還應(yīng)注意，前置驅(qū)動(dòng)器600及虛前置驅(qū)動(dòng)器601用于在主動(dòng)晶體管部分與虛晶體管部分之間提供盡可能對(duì)稱(chēng)的偏壓狀態(tài)，以實(shí)現(xiàn)NMOS晶體管100的最一致導(dǎo)通。如果前置驅(qū)動(dòng)器600及虛前置驅(qū)動(dòng)器601均從電源線VDDx91提供支持性偏壓(圖12A及圖12B)或均在ESD事件期間關(guān)斷(圖12C及圖12D)，則可最佳地獲得此種對(duì)稱(chēng)狀態(tài)。
圖13展示一本發(fā)明可控硅整流器(SCR)及PMOS ESD檢測(cè)器310的示意圖。該電路包含一SCR1300、一ESD檢測(cè)器310、一接地電阻器800及一寄生電容器CDD900。具體而言，使用SCR1300而非圖1-12所示的多指式NMOS晶體管器件100來(lái)將ESD電流自I/O焊墊20分流至大地15。如所屬技術(shù)領(lǐng)域的技術(shù)人員所熟知，一SCR1300可由一PNP晶體管1301及一NPN晶體管1302表示。PNP晶體管1301的發(fā)射極耦合至焊墊20，NPN晶體管1302的發(fā)射極耦合接地。盡管僅例示性展示出一單個(gè)SCR1300，然而所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)了解，該單個(gè)SCR1300也可包含多個(gè)SCR指。為更詳細(xì)地了解SCR ESD保護(hù)器件的制造及運(yùn)行，讀者可參閱由共同受讓人新澤西(New Jersey)州普林斯頓Sarnoff公司(Sarnoff Corporation of Princeton)于2001年11月5日提出申請(qǐng)的美國(guó)專(zhuān)利申請(qǐng)案第10/007,833號(hào)，其全部?jī)?nèi)容均以引用方式并入本文中。
圖13所述電路的構(gòu)造與參照?qǐng)D4所述的電路構(gòu)造相似。具體而言，ESD檢測(cè)器310包含一PMOS晶體管311，該P(yáng)MOS晶體管311的源極耦合至焊墊20及SCR1300的PNP晶體管1301的發(fā)射極。PMOS晶體管311的柵極耦合至電源線VDD60，PMOS晶體管311的漏極則通過(guò)接地電阻器800耦合至大地15。一第一柵極G1 1306在節(jié)點(diǎn)1304處耦合至接地電阻器及PMOS ESD晶體管311的漏極。具體說(shuō)來(lái)，每-SCR指的第一柵極G1 1306均通過(guò)一基材泵1340被施加偏壓，如同有關(guān)圖1所示NMOS器件100的例示性展示，或如同上述美國(guó)專(zhuān)利申請(qǐng)案第10/007,833號(hào)中有關(guān)SCR的具體論述，該基材泵1340由復(fù)數(shù)個(gè)耦合在一起的散布的局部基材連接線(觸發(fā)器分接頭)構(gòu)成。
在IC10處于未加電狀態(tài)時(shí)發(fā)生ESD事件期間，PMOS ESD檢測(cè)器311導(dǎo)通并以一種與參照?qǐng)D4所示NMOS晶體管100所述相似的方式向SCR1300的第一柵極G1 1306提供一柵極偏壓信號(hào)。使用SCR1300的一個(gè)優(yōu)點(diǎn)在于，SCR可與NMOS晶體管100結(jié)合使用，從而由SCR1300取代NMOS晶體管100的被動(dòng)虛ESD指151。SCR1300為一低壓箝位裝置，其還與ESD控制電路300共同構(gòu)成一低壓觸發(fā)裝置，且其僅用于ESD保護(hù)。
盡管本文已詳細(xì)展示并闡述了各種包含本發(fā)明教示的實(shí)施例，然而所屬技術(shù)領(lǐng)域的技術(shù)人員可軽易地構(gòu)想出許多仍包含該些教示的其它經(jīng)改動(dòng)的實(shí)施例。
權(quán)利要求
1.一種用于ESD保護(hù)的具有復(fù)數(shù)個(gè)指的MOS器件100，其中所述復(fù)數(shù)個(gè)指(151，153)中的每一指均包含一P-阱(104)；復(fù)數(shù)個(gè)散布于所述P-阱中的N+漏極區(qū)(122)，所述N+漏極區(qū)耦合至一高電位；復(fù)數(shù)個(gè)散布于所述P-阱中并基本平行于所述復(fù)數(shù)個(gè)散布的N+漏極區(qū)的N+源極區(qū)(124)，所述N+源極區(qū)耦合至大地(15)；一柵極區(qū)(116)，其位于所述復(fù)數(shù)個(gè)散布的N+漏極區(qū)與復(fù)數(shù)個(gè)散布的N+源極區(qū)之間并位于所述P-阱區(qū)之上；及一第一復(fù)數(shù)個(gè)P+局部基材連接線區(qū)(120D)，其散布于所述復(fù)數(shù)個(gè)散布的N+漏極區(qū)之間并與所述復(fù)數(shù)個(gè)散布的N+漏極區(qū)電氣絕緣；一第二復(fù)數(shù)個(gè)P+局部基材連接線區(qū)(120S)，其散布于所述復(fù)數(shù)個(gè)散布的N+源極區(qū)之間并與所述復(fù)數(shù)個(gè)散布的N+源極區(qū)電氣絕緣，其中至少兩個(gè)指的所述第一與第二復(fù)數(shù)個(gè)P+基材連接線區(qū)之一的至少一個(gè)所述P+局部基材連接線區(qū)電氣相連，及每一指的所述柵極區(qū)，其耦合至任一包含一前置驅(qū)動(dòng)電路(600，601)的元件、大地(15)及所述第一及第二復(fù)數(shù)個(gè)P+局部基材連接線區(qū)。(圖1，2A-2C)
2.根據(jù)權(quán)利要求1所述的MOS器件，其中所述第一與第二復(fù)數(shù)個(gè)P+基材連接線接地，所述第一與第二復(fù)數(shù)個(gè)基材連接線及所述復(fù)數(shù)個(gè)散布的N+漏極區(qū)構(gòu)成一對(duì)應(yīng)復(fù)數(shù)個(gè)二極管(125)。(圖1，2A-2C)
3.根據(jù)權(quán)利要求1所述的MOS器件，其中所述MOS器件的所述復(fù)數(shù)個(gè)指包含至少一組主動(dòng)指(153)及虛ESD指(151)。(圖1，2A-2C)
4.根據(jù)權(quán)利要求4所述的MOS器件，其中所述主動(dòng)指的柵極耦合至所述前置驅(qū)動(dòng)器。(圖1，2A-2C)
5.根據(jù)權(quán)利要求4所述的MOS器件，其中在靜電放電(ESD)事件期間，所述至少一組主動(dòng)指與虛ESD指的至少一組第一及第二復(fù)數(shù)個(gè)局部P+基材連接線電耦合至所述焊墊。(圖1，2A-2C)
6.一種用于一具有被保護(hù)電路的半導(dǎo)體集成電路(IC)的ESD保護(hù)電路(150)，該ESD保護(hù)電路(150)包括一多指式NMOS晶體管(100)，其中每一指均具有分別耦合于所述IC的一I/O焊墊(20)與大地(15)之間的一漏極及源極，及每一指的一用于對(duì)所述指施加偏壓的柵極；一具有一PMOS晶體管(311)的ESD檢測(cè)器(310)，所述PMOS晶體管(311)包含一耦合至所述IC的I/O焊墊的源極、及一耦合至所述IC的一第一電源電壓(90)的柵極；一寄生電容(900)，其形成于所述IC的電源線與大地之間；及一具有一第一二極管(321)的轉(zhuǎn)移電路(320)，其中陰極及陽(yáng)極分別耦合至所述PMOS晶體管的漏極及所述NMOS晶體管每一指的柵極。(圖4)
7.根據(jù)權(quán)利要求8所述的ESD保護(hù)電路，其中所述多指式NMOS晶體管進(jìn)一步包含復(fù)數(shù)個(gè)主動(dòng)指(153)及復(fù)數(shù)個(gè)ESD虛指(151)，其中所述主動(dòng)指的柵極耦合至所述第一二極管及一前置驅(qū)動(dòng)器(600)。(圖4，5)
8.根據(jù)權(quán)利要求10所述的ESD保護(hù)電路，其進(jìn)一步包含一耦合于所述轉(zhuǎn)移電路(320)與大地之間的第一接地電阻器(801)。(圖4)
9.根據(jù)權(quán)利要求11所述的ESD保護(hù)電路，其中所述轉(zhuǎn)移電路進(jìn)一步包含一第二二極管(322)，其中所述第二二極管的陰極及陽(yáng)極分別耦合至所述PMOS晶體管(311)的漏極及第一接地電阻器(801)，所述第二二極管進(jìn)一步耦合至所述ESD虛指(151)的柵極。(圖4，5)
10.根據(jù)權(quán)利要求12所述的ESD保護(hù)電路，其進(jìn)一步包含一耦合于所述PMOS晶體管的漏極與大地之間的第二接地電阻器(800)。(圖5)
11.根據(jù)權(quán)利要求13所述的ESD保護(hù)電路，其進(jìn)一步包含一耦合于所述轉(zhuǎn)移電路與大地之間的電壓限制器(330)。(圖5)
12.一種用于一具有被保護(hù)電路的半導(dǎo)體集成電路(IC)的ESD保護(hù)電路，該ESD保護(hù)電路包含一多指式NMOS晶體管(100)，其中每一指均具有分別耦合于所述IC的一I/O焊墊(20)與大地(15)之間的一漏極及源極，每一多指式NMOS晶體管的柵極耦合至所述IC的一前置驅(qū)動(dòng)器(600)；一PMOS晶體管(311)，其具有一耦合至所述IC的I/O焊墊的源極及一耦合至所述IC的一電源電壓(90)的柵極；一寄生電容(900)，其形成于所述IC的電源線與大地之間；至少一條局部基材連接線(120)，其形成于所述多指式NMOS晶體管附近并耦合至所述PMOS晶體管的漏極。(圖6)
13.一種用于一具有被保護(hù)電路的半導(dǎo)體集成電路(IC)的ESD保護(hù)電路(150)，該ESD保護(hù)電路(150)包含一級(jí)聯(lián)多指式NMOS晶體管(100)，其中每一指均具有一第一晶體管(1012)及一第二晶體管(1014)，所述第一晶體管(1012)的漏極及所述第二晶體管(1014)的源極分別耦合于所述IC的一I/O焊墊(20)與大地(15)之間，所述第一晶體管的源極耦合至所述第二晶體管的漏極，且每一指的每一晶體管(1012，1014)的一柵極均用于對(duì)所述指施加偏壓；一具有一PMOS晶體管(311)的ESD檢測(cè)器(30)，所述PMOS晶體管(311)包含一耦合至所述IC的I/O焊墊的源極，及一耦合至所述PMOS晶體管的柵極的N-阱連接線(377)；一寄生電容(900)，其形成于所述IC的電源線與大地之間；一轉(zhuǎn)移電路(320)，其包含一第一二極管(321)，其陽(yáng)極及陰極分別耦合至所述PMOS晶體管的漏極及所述NMOS晶體管(100)每一指的第二晶體管(1014)的柵極；及一第二二極管(325)，其陽(yáng)極及陰極分別耦合至所述PMOS晶體管的漏極及所述NMOS晶體管每一指的第一晶體管(1012)的柵極；及復(fù)數(shù)個(gè)串聯(lián)耦合的二極管(372)，其耦合于一電源線(90)與所述PMOS晶體管(311)的柵極之間，其中所述串聯(lián)耦合的二極管的陰極及陽(yáng)極分別指向所述電源線(90)及所述PMOS晶體管(311)的柵極。(圖7，9)
14.一種用于一具有被保護(hù)電路的半導(dǎo)體集成電路(IC)(10)的ESD保護(hù)電路(150)，該ESD保護(hù)電路(150)包含一級(jí)聯(lián)多指式NMOS晶體管(100)，其中每一指均具有一第一晶體管(1012)及一第二晶體管(1014)，所述第一晶體管(1012)的漏極及所述第二晶體管(1014)的源極分別耦合于所述IC的一I/O焊墊(20)與大地(15)之間，所述第一晶體管的源極連接至所述第二晶體管的漏極，且每一指的每一晶體管(1012，1014)的一柵極均用于對(duì)所述指施加偏壓；一PMOS晶體管(311)，其具有一耦合至所述IC的I/O焊墊的源極，及一耦合至一N-阱連接線的柵極；一包含復(fù)數(shù)個(gè)串聯(lián)耦合的二極管的二極管鏈(372)，其耦合于所述電源線(90)與所述PMOS晶體管(311)的柵極之間，其中所述串聯(lián)耦合的二極管的陰極及陽(yáng)極分別指向所述電源線(90)及所述PMOS晶體管(311)的柵極；一寄生電容(900)，其形成于所述IC的電源線與大地之間；及至少一條局部基材連接線(120)，其形成于所述多指式NMOS晶體管附近并耦合至所述PMOS晶體管的漏極。(圖8)
全文摘要
本發(fā)明揭示一種ESD保護(hù)電路(150)，其包括一用于一具有被保護(hù)電路的半導(dǎo)體集成電路(IC)的同步偏壓多指導(dǎo)通MOS器件。該ESD保護(hù)電路包括一多指式NMOS晶體管(100)，其中每一指均具有用于分別耦合于IC的一I/O焊墊(20)與大地(15)之間的一漏極及源極，以及一用于對(duì)該指施加偏壓的柵極；一ESD檢測(cè)器(310)，其包含一PMOS晶體管(311)，該P(yáng)MOS晶體管(311)具有一用于耦合至IC的I/O焊墊的源極及一耦合至IC的一電源電壓(90)的柵極；一寄生電容(900)，其形成于IC的電源線與大地之間；一具有一第一二極管(321)的轉(zhuǎn)移電路(320)，其耦合于PMOS晶體管的漏極與NMOS晶體管每一指的柵極之間。
文檔編號(hào)H01L21/70GK1524294SQ02813553
公開(kāi)日2004年8月25日 申請(qǐng)日期2002年7月1日 優(yōu)先權(quán)日2001年7月5日
發(fā)明者J·阿默, M·P·J·默根斯, P·C·尤伊維亞克, C·C·魯斯, J 阿默, J 默根斯, 尤伊維亞克, 魯斯 申請(qǐng)人:薩諾夫公司