專利名稱：具有預(yù)選擇可變寬度導(dǎo)線的集成電路總線格柵的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及微電子學(xué)領(lǐng)域。更具體地說(shuō)，本發(fā)明涉及具有預(yù)選擇可變寬度導(dǎo)線的集成電路總線格柵。
背景技術(shù)：
當(dāng)前，半導(dǎo)體工業(yè)中的很大一部分專注于專用集成電路芯片或ASIC芯片的設(shè)計(jì)與制造，這些芯片被用于多種不同的應(yīng)用中，例如應(yīng)用在包括嵌入系統(tǒng)的裝置中。這種裝置的例子包括計(jì)算機(jī)，蜂窩式電話，PDA，薄型客戶機(jī)，電視機(jī)，無(wú)線電接收機(jī)，家用電器(例如數(shù)字式微波爐、洗碗機(jī)、烘干機(jī)等)，汽車，數(shù)字制造、測(cè)試和診斷設(shè)備，以及實(shí)際上消費(fèi)或工業(yè)應(yīng)用中的所有其它數(shù)字裝置。為不同應(yīng)用而設(shè)計(jì)的ASIC常包括許多彼此相同的基本邏輯、存儲(chǔ)器與I/O元件或單元。然而，對(duì)于不同的應(yīng)用，除了其它區(qū)別之外，這些元件可能以不同的數(shù)目出現(xiàn)，被不同地排布并具有不同的相互連接。單元的例子包括RAM，I/O，加法器，時(shí)鐘，鎖存器及通信端口等。
由于在生成新的ASIC中常重復(fù)使用單元設(shè)計(jì)，制造商已建立了單元庫(kù)。當(dāng)設(shè)計(jì)新的ASIC時(shí)，制造商可從該庫(kù)中檢索必要的單元，并以特定應(yīng)用所需要的方式，使用定制設(shè)計(jì)的單元將它們彼此組合。生成包括標(biāo)準(zhǔn)單元的庫(kù)的重要目的是降低設(shè)計(jì)和制造ASIC芯片的成本，并簡(jiǎn)化設(shè)計(jì)ASIC的過(guò)程。
為進(jìn)一步降低成本并簡(jiǎn)化設(shè)計(jì)過(guò)程，制造商常通過(guò)使ASIC芯片的其它特性標(biāo)準(zhǔn)化來(lái)補(bǔ)充其單元庫(kù)。例如，制造商常將電觸點(diǎn)(即功率、接地和/或I/O觸點(diǎn))的類型和結(jié)構(gòu)標(biāo)準(zhǔn)化，以使完成的芯片與封裝接口，并把為微電子器件(例如構(gòu)成各種單元的晶體管)分別提供功率和接地用的功率總線和接地總線標(biāo)準(zhǔn)化。
圖1，1A，2和3示出了一種與示例性ASIC管芯10相關(guān)的電觸點(diǎn)和功率總線及接地總線的特別有用的標(biāo)準(zhǔn)化結(jié)構(gòu)。參見(jiàn)圖1A，ASIC管芯10在其表面包括兩個(gè)插入的矩形區(qū)域的功率觸點(diǎn)12(例如VDD，VDDx)和接地觸點(diǎn)14(例如GND，Vref)的陣列，它們包括用于受控可伸縮芯片連接(C4)或與封裝(未示出)倒裝式連接的焊料球。正如本領(lǐng)域技術(shù)人員所能理解的，可使用另外另一種技術(shù)來(lái)實(shí)現(xiàn)與封裝的功率和地接觸點(diǎn)的電連接，例如引線焊接。圖中還示出了其中插入了功率觸點(diǎn)12和接地觸點(diǎn)14的I/O觸點(diǎn)16的矩形區(qū)域陣列。觸點(diǎn)12，14，16的這種陣列允許ASIC設(shè)計(jì)者在管芯10上所需要的地方在X-Y平面中放置必要的單元，例如RAM單元18，I/O單元20及通信端口單元22，使得單元總是相對(duì)接近合適的觸點(diǎn)。
圖2示出了將功率觸點(diǎn)12與器件層24耦合的電氣總線11。電氣總線包括與絕緣層I1-I7交錯(cuò)的七個(gè)金屬層M1-M7。本領(lǐng)域的技術(shù)人員將會(huì)理解，所示的金屬層和絕緣層的數(shù)目只是為了示例的目的?？商峁┒嘤诨蛏儆谄邔拥慕饘賹蛹跋鄳?yīng)的絕緣層。為清楚起見(jiàn)，未示出圖1A的接地觸點(diǎn)14，I/O觸點(diǎn)16和相關(guān)布線。然而，本領(lǐng)域的技術(shù)人員將會(huì)理解，接地觸點(diǎn)14與器件層24之間的電連接可類似于功率觸點(diǎn)12與器件層24的互連。同樣，本領(lǐng)域的技術(shù)人員將會(huì)理解，根據(jù)I/O單元20具體結(jié)構(gòu)的需要，I/O觸點(diǎn)16將與器件層24電連接。
圖3以平面圖的形式示出了形成矩形總線格柵26的金屬層M6和M7，包括出現(xiàn)在由功率觸點(diǎn)12的矩形區(qū)定義的多個(gè)鄰接區(qū)域32的每一個(gè)的導(dǎo)電條帶或?qū)Ь€28，30。重要的是，導(dǎo)線28彼此具有相同的寬帶，導(dǎo)線30彼此具有相同的寬帶?，F(xiàn)在參見(jiàn)圖2和圖3，金屬層M6包括在Y-方向延伸的導(dǎo)線28，且金屬層M7包括在X-方向延伸的導(dǎo)線30。直接位于功率觸點(diǎn)12之下的導(dǎo)線30通過(guò)穿過(guò)絕緣層I7的金屬栓釘34電連接到功率觸點(diǎn)。在導(dǎo)線28從導(dǎo)線30之下穿過(guò)之處的每一位置，金屬層M6中的導(dǎo)線28由金屬栓釘36電連接到金屬層M7中的導(dǎo)線30。本領(lǐng)域的技術(shù)人員將會(huì)理解，金屬層M5到M1與金屬層M7和M6類似，但包括逐漸變細(xì)的導(dǎo)線。金屬層M1的導(dǎo)線38彼此靠近間隔開，使得器件層中每個(gè)器件與其電連接。
在金屬層提供功率觸點(diǎn)和接地觸點(diǎn)的區(qū)域陣列并提供均勻的功率和接地格柵使設(shè)計(jì)者能在器件層排布單元之前布置功率和接地總線。這樣，可以標(biāo)準(zhǔn)化功率和接地總線，在很大程度上消除為每一新的ASIC設(shè)計(jì)而特別設(shè)計(jì)這些總線。目前，ASIC設(shè)計(jì)者通常在相同的金屬層內(nèi)以均勻的模式排布導(dǎo)線，并通常在同一金屬層內(nèi)設(shè)置具有相同線寬的導(dǎo)線。例如，可如圖所示那樣排布金屬層M6的導(dǎo)線28，且每一導(dǎo)線將具有與金屬層M6中其它導(dǎo)線28相同的寬度。同樣，可如圖所示那樣排布金屬層M7的導(dǎo)線30，且每一導(dǎo)線將具有與金屬層M7中其它導(dǎo)線30相同的寬度。導(dǎo)線寬度一般基于相應(yīng)金屬層中最大可能的電流。然而，對(duì)于相同金屬層的導(dǎo)線，特別是緊靠功率和接地觸點(diǎn)之下的前兩個(gè)金屬層，例如圖2和3例子中的金屬層M7和M6，提供這種均勻的寬度浪費(fèi)金屬并占據(jù)了ASIC設(shè)計(jì)者本來(lái)能夠用于信號(hào)和I/O導(dǎo)線布線的寶貴空間。在金屬層中有限的可用于信號(hào)和I/O導(dǎo)線布線的空間要求ASIC設(shè)計(jì)者設(shè)置，特別是從成本的角度看，不希望的附加的金屬層。

發(fā)明內(nèi)容
在一個(gè)方面，本發(fā)明旨在提供一種集成電路，它包括多個(gè)單元及與該多個(gè)單元電連通的電氣總線。該電氣總線利用在所述多個(gè)單元排布之前建模的電流分布進(jìn)行設(shè)計(jì)。該電氣總線包括一個(gè)區(qū)域和第一金屬層，該金屬層包括多條在第一方向延伸的第一導(dǎo)線。所述多條第一導(dǎo)線中的每一條至少具有局部位于該區(qū)域內(nèi)的第一寬度。該第一寬度作為電流分布的函數(shù)而變化。
在另一方面，本發(fā)明旨在提供一種為具有多個(gè)區(qū)域的集成電路布置電氣總線格柵的方法。該方法依次包括以下步驟。首先，在多個(gè)區(qū)域的至少一個(gè)中排布第一金屬層的至少多條第一導(dǎo)線，其中至少多條第一導(dǎo)線中的每一條具有第一寬度。然后，在所述至少多條第一導(dǎo)線中確定電流分布，且至少所述多條第一導(dǎo)線的第一寬度作為電流分布的函數(shù)變化。然后，排布多個(gè)單元以形成集成電路的至少一個(gè)部分。


為了說(shuō)明本發(fā)明，附圖示出了本發(fā)明當(dāng)前最佳的一種形式。然而，應(yīng)當(dāng)理解，本發(fā)明不僅限于附圖中所示的排布和手段，其中圖1是ASIC管芯的示意圖；圖1A是該管芯一部分的放大視圖，表示功率、接地和I/O觸點(diǎn)以及邏輯、存儲(chǔ)器和I/O單元的示例性排布；圖2是ASIC管芯局部剖視立面圖，示出了形成現(xiàn)有技術(shù)功率總線的金屬和絕緣層；圖3是圖2的現(xiàn)有技術(shù)功率總線的金屬層M7和M6中導(dǎo)線的局部平面圖；圖4是結(jié)合本發(fā)明的ASIC芯片的器件的示意圖；圖5是表示圖4所示ASIC芯片的功率格柵的可重復(fù)部分的局部平面圖；圖6是功率格柵的局部平面圖，表示圖5在由九個(gè)功率觸點(diǎn)區(qū)域陣列定義的四個(gè)區(qū)域中重復(fù)的可重復(fù)部分；圖7是圖6區(qū)域之一的示意圖，表示根據(jù)本發(fā)明用于確定功率總線導(dǎo)線寬度的一個(gè)象限；圖8是電流強(qiáng)度與距離關(guān)系的示例性曲線，所述距離為從圖7所示象限的X方向的一個(gè)功率觸點(diǎn)的距離；圖9是電流強(qiáng)度與距離關(guān)系的示例性曲線，所述距離為從圖7所示象限的Y方向的一個(gè)功率觸點(diǎn)的距離。
實(shí)施本發(fā)明的最佳模式現(xiàn)在參見(jiàn)附圖，其中相同的標(biāo)號(hào)表示相同的元件。圖4示出了根據(jù)本發(fā)明的一個(gè)器件，它由標(biāo)號(hào)100表示。器件100可以是任何類型的數(shù)字器件，例如嵌入系統(tǒng)器件。這類型器件的例子包括計(jì)算機(jī)，蜂窩式電話，PDA，薄型客戶機(jī)，電視機(jī)，無(wú)線電，家用電器，汽車和數(shù)字制造、測(cè)試和診斷設(shè)備等。因而，器件100包括一個(gè)或多個(gè)集成電路(IC)芯片，例如專用集成電路(ASIC)芯片102，并可包括用于向IC芯片提供功率的板上電源104。本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，為了理解本發(fā)明，不必描述一般功能的ASIC芯片102，也不必描述ASIC芯片如何與器件100的電源104及其它元件(未示出)接口的細(xì)節(jié)。
ASIC芯片102的一般排布可類似于圖1-3所示管芯10的排布。就是說(shuō)，ASIC芯片102可具有由功率觸點(diǎn)12’，接地觸點(diǎn)14’和I/O觸點(diǎn)16’插入的矩形區(qū)陣列。此外，ASIC芯片102可具有七個(gè)絕緣層M1’-M7’(圖2)及七個(gè)金屬層I1’-I7’(圖2)，用于將器件層24’(圖2)中晶體管等各器件電連接到接觸點(diǎn)12’，14’，16’。本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到，雖然ASIC芯片102可具有七個(gè)絕緣層I1’-I7’和七個(gè)金屬層M1’-M7’，但依據(jù)具體設(shè)計(jì)也可具有更多或較少的這些層。此外，本領(lǐng)域的技術(shù)人員將會(huì)理解，可不同地排布功率觸點(diǎn)12’，接地觸點(diǎn)14’及I/O接觸點(diǎn)16’，例如排布成平行四邊形區(qū)域陣列。
然而，與管芯10不同，在管芯10中，每一金屬層M1-M7包括寬度彼此相同的電氣總線導(dǎo)線，例如導(dǎo)線26，28(圖2和3)，ASIC芯片102包括至少一個(gè)金屬層，其包括不同寬度的總線導(dǎo)線。如以下所述，一般最好在功率和接地總線格柵最粗糙部分，例如在最接近導(dǎo)線相對(duì)大的觸點(diǎn)的一個(gè)或兩個(gè)金屬層中，提供不同的寬度。圖5示出了最上金屬層M7’和M6’，相應(yīng)于圖2的最上金屬層M7和M6，其每一層包括寬度變化的導(dǎo)線30’，28’。設(shè)置具有不同寬度的導(dǎo)線28’，30’能大大降低功率和接地總線所需的金屬量。此外，設(shè)置具有不同寬度的導(dǎo)線28’，30’還能提供更多的空間以供它用，例如信號(hào)和I/O導(dǎo)線布線，因?yàn)檩^窄的寬度允許更多的導(dǎo)線容納在給定的空間，假設(shè)導(dǎo)線間隔不變。
圖5示出了功率總線108的可重復(fù)格柵106，其對(duì)應(yīng)于由四個(gè)功率觸點(diǎn)12’定義的鄰接矩形區(qū)域32’之一。可重復(fù)格柵106是由金屬層M6’的導(dǎo)線28’及金屬層M7’的導(dǎo)線30’形成的。導(dǎo)線28’，30’表示為形成矩形十字交叉圖案，其相對(duì)于矩形區(qū)域32’的主軸是對(duì)稱的。然而，如本領(lǐng)域的技術(shù)人員將會(huì)理解的，導(dǎo)線28’，30’可以形成非矩形十字交叉圖案，例如定義對(duì)應(yīng)于區(qū)域32’的平行四邊形區(qū)域的圖案。本領(lǐng)域的技術(shù)人員還可理解，還可相對(duì)于區(qū)域32’的主軸非對(duì)稱地排布導(dǎo)線28’，30’。如下面討論的，每一導(dǎo)線28’，30’的寬度可基于在器件層布置單元之前建模的電流分布。由于電流分布模型可依據(jù)ASIC芯片102總的布局變化，例如區(qū)域32’的某些部分可被定為容納具有已知高電流需求的某些類型的單元，導(dǎo)線28’，30’的寬度可以按相應(yīng)的電流分布模型要求的任何方式變化。這樣，導(dǎo)線28’，30’不一定如圖所示朝向區(qū)域32’的中心減少。此外，如本領(lǐng)域的技術(shù)人員很容易理解的那樣，為了清楚起見(jiàn)，圖5只示出了用于功率總線108的可重復(fù)的格柵106。也可在對(duì)應(yīng)的接地觸點(diǎn)14’(圖1)之中提供類似的用于接地總線的可重復(fù)格柵(未示出)。
如上所述，人們希望降低設(shè)計(jì)和制造ASIC的成本，降低這些成本的一個(gè)方法是設(shè)計(jì)功率總線106和接地總線(未示出)，而無(wú)需在設(shè)計(jì)這些總線之前定義邏輯、存儲(chǔ)器和I/O單元的排布(參見(jiàn)例如圖1)。這允許設(shè)計(jì)者生成標(biāo)準(zhǔn)的可通用的功率和接地總線布局，而不必考慮為了使ASIC芯片102具有需要的功能，而如何在下面排布單元。標(biāo)準(zhǔn)化的功率和接地總線的所期望的特性是，它們?cè)谡麄€(gè)器件層上均勻分布，使得可容易地按需要排布單元，并且它們包括簡(jiǎn)單的可重復(fù)的元件。這兩種特性都出現(xiàn)在本發(fā)明中。
圖6表示，如果需要，只需將可重復(fù)格柵“布置”在不同的矩形區(qū)域相應(yīng)的次數(shù)，可將可重復(fù)格柵106用于任何數(shù)目的所需的矩形區(qū)域32’上形成功率總線108。應(yīng)當(dāng)注意，提供具有不同寬度的導(dǎo)線28’，30’對(duì)緊靠包括觸點(diǎn)12’，14’，16’的層之下的頭兩個(gè)金屬層有最明顯的影響。這是因?yàn)樵谶@些層中電流的幅值與相應(yīng)的相對(duì)大的導(dǎo)線28’，30’的結(jié)果。然而，本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到，根據(jù)本發(fā)明，任何金屬層可包括不同寬度的導(dǎo)線。
為了說(shuō)明根據(jù)本發(fā)明確定功率總線108’的導(dǎo)線的不同寬度的方法，將參照?qǐng)D7-9給出以下例子。對(duì)于功率觸點(diǎn)的矩形區(qū)陣列，類似于圖1、5和6中所示的功率觸點(diǎn)12’，及類似于圖5所示的導(dǎo)線28’，30’的對(duì)稱排布，通過(guò)對(duì)由功率觸點(diǎn)12”a，12”b，12”c和12”d定義的鄰接矩形區(qū)域之一的單個(gè)象限110(圖7)建模，可簡(jiǎn)化用于確定各導(dǎo)線中電流強(qiáng)度的分析。象限110由區(qū)域32”周圍邊界112對(duì)應(yīng)的部分，及兩個(gè)相互正交對(duì)稱軸114，116的相應(yīng)部分定義。
在本例子中，從功率觸點(diǎn)12”a到功率觸點(diǎn)12”b，以及從功率觸點(diǎn)12”c到功率觸點(diǎn)12”d的距離X為432微米。從功率觸點(diǎn)12”d到功率觸點(diǎn)12”a，以及從功率觸點(diǎn)12”c到功率觸點(diǎn)12”b的距離Y為864微米。平行于Y-軸的導(dǎo)線28”位于金屬層M6”中，并彼此間隔開28.8微米(中心到中心)。于是，在可重復(fù)格柵106’中設(shè)置16條導(dǎo)線28”。平行于X-軸的導(dǎo)線30”位于金屬層M7”并彼此間隔開86.4微米(中心到中心)。于是，在可重復(fù)格柵106’中設(shè)置11條導(dǎo)線30”。
為了確定每一條導(dǎo)線28”，30”中的電流，將這些導(dǎo)線的部分及對(duì)應(yīng)的栓釘(未示出)各被建模為一個(gè)電阻器，所述栓釘在位于象限110中的包含這些導(dǎo)線的金屬層M7”，M6”之間延伸。然后，進(jìn)行模擬以確定導(dǎo)線28”，30”相應(yīng)部分中的電流。這類建模和模擬在現(xiàn)有技術(shù)中是已知的，且通常用來(lái)確定現(xiàn)有技術(shù)的固定寬度導(dǎo)線總線中的電流強(qiáng)度。于是，無(wú)需對(duì)此及其它已知的建模和模擬技術(shù)進(jìn)行詳細(xì)描述。圖8和9分別示出了X和Y方向中每一個(gè)方向的模擬結(jié)果。從圖8和9可以看出，導(dǎo)線28”，30”中的電流強(qiáng)度隨與功率觸點(diǎn)12”a的距離的增加而對(duì)數(shù)式地降低。圖8和9的曲線的數(shù)據(jù)點(diǎn)在以下表I和II中示出。
從表I和II中可以看出，提供不同寬度導(dǎo)線28”，30”的結(jié)果是顯著地節(jié)省制造功率總線108所需的金屬。對(duì)于在Y-方向延伸的導(dǎo)線28”(表I)，在象限110中材料的節(jié)省為(65.76-44.47)×432＝9,197.28μm2。這節(jié)省了((65.76-44.47)/65.76)×100＝32％。同樣，對(duì)于在X方向延伸的導(dǎo)線30”(表II)，在象限110中材料的節(jié)省為(18.24-8.84)×216＝2,030.40μm2。這節(jié)省了((18.24-8.84)/18.24)×100＝50％。對(duì)于典型的100mm2管芯，本發(fā)明能導(dǎo)致在最上面的金屬層，例如M7”和M6”，中節(jié)省2.5×105μm2以上的金屬。
除了節(jié)省功率總線108’和/或?qū)?yīng)的接地格柵(未示出)所需的金屬量之外，本發(fā)明明顯增加了信號(hào)與I/O導(dǎo)線的可用空間?，F(xiàn)代芯片常受到這種導(dǎo)線空間可用性(也稱為“孔隙率”)的限制。金屬層的“孔隙率”等于信號(hào)和I/O布線的可用金屬與可為功率格柵導(dǎo)線、接地格柵導(dǎo)線和信號(hào)和I/O布線提供的最大金屬量的比。有限制的孔隙率的典型結(jié)果是需要提供昂貴的附加的布線層。
在本例中，象限110在X方向的“寬度”是216μm，這接近在該象限中功率總線、接地總線、信號(hào)和I/O布線的可用空間的總量。在這例子中，假設(shè)功率總線和接地總線寬度彼此相等，并彼此交替設(shè)置。對(duì)于現(xiàn)有技術(shù)的這些固定寬度的導(dǎo)線，功率和接地導(dǎo)線將占據(jù)象限110的總寬度216μm的大約2×65.76＝131μm，或象限總寬度的(131/216)×100＝61％。這樣，對(duì)于現(xiàn)有技術(shù)的芯片，象限110中對(duì)應(yīng)的孔隙率將為100％-61％＝39。
然而，對(duì)于本發(fā)明的不同寬度的導(dǎo)線28”，金屬層M6”中的功率和接地總線將占據(jù)象限110的總寬度216μm的大約2×44.47＝88.94μm，或象限的總寬度的(88.94/216)×100＝41％。這樣，根據(jù)本發(fā)明的象限110中金屬層M6”的孔隙率將是100％-41％＝59％。根據(jù)本發(fā)明，通過(guò)提供不同寬度的導(dǎo)線28”，金屬層M6”的孔隙率的改進(jìn)是59％-39％＝20％。相對(duì)改進(jìn)是(20/39)×100＝51％。
類似地，X-方向象限110的“寬度”為432μm，這大約為這一象限中功率總線、接地總線、信號(hào)和I/O布線可用空間的總量。又假設(shè)，功率和接地總線導(dǎo)線的寬度彼此相等，并彼此交替設(shè)置。對(duì)于現(xiàn)有技術(shù)的這些固定寬度導(dǎo)線，功率和接地總線導(dǎo)線將占據(jù)象限總寬度432μm的大約2×18.24＝36.48μm，或象限總寬度的(36.48/432)×100＝8％。這樣，對(duì)于現(xiàn)有技術(shù)芯片，象限110中的孔隙率將為100％-8％＝92％。
然而，對(duì)于本發(fā)明不同寬度的導(dǎo)線30”，功率和接地總線導(dǎo)線將占據(jù)象限總寬度432μm的大約2×8.84＝17.68μm，或(17.68/432)×100＝4％。這樣，象限110中金屬層M7”的孔隙率將為100％-4％＝96％。根據(jù)本發(fā)明，通過(guò)提供不同寬度的導(dǎo)線30”，金屬層M7”的孔隙率的改進(jìn)將為96％-92％＝4％。相對(duì)改進(jìn)為(4/92)×100＝4％。如所預(yù)期的那樣，本發(fā)明對(duì)金屬層M6的影響是非常明顯的，其中功率總線108’的各導(dǎo)線攜帶大部分電流，并因而需要最大的寬度。
雖然已借助優(yōu)選實(shí)施例描述了本發(fā)明，但應(yīng)當(dāng)理解，本發(fā)明并不限于此。反之，本發(fā)明將包括所附權(quán)利要求中定義的本發(fā)明的精神和范圍內(nèi)的所有變形、修改以及等同方案。
權(quán)利要求
1.一種集成電路，包括多個(gè)單元(18，20，22)；電氣總線(108)，與所述多個(gè)單元(18，20，22)電連通，所述電氣總線(108)是利用在所述多個(gè)單元(18，20，22)排布之前建模的電流分布設(shè)計(jì)的，所述電氣總線(108)包括區(qū)域(32’)；以及第一金屬層，它包括多條在第一方向延伸的第一導(dǎo)線(28’)，所述多條第一導(dǎo)線(28’)的每一條具有至少部分位于所述區(qū)域(32’)內(nèi)的相應(yīng)的寬度；其中所述相應(yīng)的寬度作為所述電流分布的函數(shù)而變化。
2.根據(jù)權(quán)利要求1的集成電路，其中所述區(qū)域(32’)形狀為矩形并具有對(duì)稱軸，所述多條第一導(dǎo)線(28’)中的每一條平行于所述對(duì)稱軸。
3.根據(jù)權(quán)利要求2的集成電路，其中所述多條第一導(dǎo)線(28’)的所述相應(yīng)寬度朝向所述對(duì)稱軸降低。
4.根據(jù)權(quán)利要求3的集成電路，其中所述第一導(dǎo)線(28’)的所述相應(yīng)寬度朝向所述對(duì)稱軸對(duì)數(shù)式地降低。
5.根據(jù)權(quán)利要求1的集成電路，還包括第二金屬層，該金屬層含有在不同于所述第一方向的第二方向延伸的多條第二導(dǎo)線(30’)，所述多條第二導(dǎo)線(30’)電連接到所述多條第一導(dǎo)線(28’)，所述多條第二導(dǎo)線(30’)的每一條具有至少部分位于所述區(qū)域(32’)內(nèi)的相應(yīng)的寬度，所述第二導(dǎo)線(30’)的所述相應(yīng)寬度與所述電流分布成比例變化。
6.根據(jù)權(quán)利要求5的集成電路，其中所述區(qū)域(32’)形狀為矩形并具有第一對(duì)稱軸和第二對(duì)稱軸，所述多條第一導(dǎo)線(28’)中的每一條平行于所述第一對(duì)稱軸，所述多條第二導(dǎo)線(30’)中的每一條平行于所述第二對(duì)稱軸。
7.根據(jù)權(quán)利要求6的集成電路，其中所述第一導(dǎo)線(28’)的所述相應(yīng)寬度朝向所述第一對(duì)稱軸降低，且所述第二導(dǎo)線(30’)的所述相應(yīng)寬度朝向所述第二對(duì)稱軸降低。
8.根據(jù)權(quán)利要求7的集成電路，其中所述第一導(dǎo)線(28’)的所述相應(yīng)寬度朝向所述第一對(duì)稱軸對(duì)數(shù)式地降低，且所述第二導(dǎo)線(30’)的所述相應(yīng)寬度朝向所述第二對(duì)稱軸對(duì)數(shù)式地降低。
9.一種布放集成電路電氣總線格柵的方法，所述集成電路具有多個(gè)區(qū)域，該方法順序包括以下步驟在所述多個(gè)區(qū)域(32’)中的至少一個(gè)中排布第一金屬層的至少多條第一導(dǎo)線(28’)，所述多條第一導(dǎo)線(28’)每一條具有相應(yīng)的寬度；確定電流在至少所述多條第一導(dǎo)線(28’)中的分布；作為所述電流分布的函數(shù)，改變所述多條第一導(dǎo)線(28’)的至少某些所述相應(yīng)寬度；以及排布多個(gè)單元(18，20，22)以至少部分地形成集成電路。
10.根據(jù)權(quán)利要求9的方法，其中排布所述多條第一導(dǎo)線(28’)的步驟包括選擇所述多條第一導(dǎo)線(28’)的圖案，并對(duì)所述多個(gè)區(qū)域(32’)中的至少某些重復(fù)所述圖案。
11.根據(jù)權(quán)利要求9的方法，其中所述確定電流分布的步驟包括將所述多條導(dǎo)線(28’)作為電阻器建模。
12.根據(jù)權(quán)利要求9的方法，其中所述改變相應(yīng)寬度的步驟包括朝向所述對(duì)稱軸對(duì)數(shù)式地降低所述相應(yīng)寬度。
13.根據(jù)權(quán)利要求9的方法，其中所述排布至少多條第一導(dǎo)線(28’)的步驟還包括在所述多個(gè)區(qū)域(32’)中的至少一個(gè)中排布第二金屬層的多條第二導(dǎo)線(30’)，所述多條第二導(dǎo)線(30’)的每一條具有相應(yīng)的寬度，所述確定至少多條第一導(dǎo)線(28’)中電流分布的步驟包括確定所述多條第一導(dǎo)線(28’)和所述多條第二導(dǎo)線(30’)中的至少某些中的電流分布，以及所述改變所述多條第一導(dǎo)線(28’)的至少某些相應(yīng)寬度的步驟包括作為所述電流分布的函數(shù)，改變所述多條第一導(dǎo)線(28’)的所述相應(yīng)寬度及所述多條第二導(dǎo)線(30’)的所述相應(yīng)寬度。
14.根據(jù)權(quán)利要求13的方法，其中所述多個(gè)區(qū)域(32’)中的至少一個(gè)具有平行于所述多條第一導(dǎo)線(28’)的對(duì)稱軸，且所述至少改變所述第一導(dǎo)線(28’)的相應(yīng)寬度的步驟包括朝向所述對(duì)稱軸對(duì)數(shù)式地降低所述相應(yīng)寬度。
15.根據(jù)權(quán)利要求13的方法，其中所述多個(gè)區(qū)域(32’)中的至少一個(gè)具有平行于所述多條第二導(dǎo)線(30’)的對(duì)稱軸，且所述至少改變所述第二導(dǎo)線(30’)的所述相應(yīng)寬度的步驟包括朝向所述對(duì)稱軸對(duì)數(shù)式地降低所述第二導(dǎo)線(30’)的相應(yīng)寬度。
全文摘要
一種用于專用集成電路(ASIC)芯片(102)的電氣總線格柵(108)。該總線格柵由包括在兩個(gè)金屬層(M6’，M7’)內(nèi)的相互正交的導(dǎo)線(28’，30’)形成?？偩€格柵位于多個(gè)鄰接的矩形區(qū)域(32’)的每一個(gè)內(nèi)，這些區(qū)域由電觸點(diǎn)(12’)定義。由于電觸點(diǎn)的規(guī)則圖形，鄰接的矩形區(qū)域內(nèi)總線格柵彼此等同，使得總線格柵形成可重復(fù)的圖形。兩金屬層中的每一個(gè)中的導(dǎo)線寬度依據(jù)相應(yīng)的導(dǎo)線攜帶的電流的幅值而變化。電源總線的電流幅值可通過(guò)在ASIC芯片內(nèi)部署單元(例如18，20，22)之前進(jìn)行的模擬和建模確定。
文檔編號(hào)H01L23/528GK1572028SQ02820524
公開日2005年1月26日 申請(qǐng)日期2002年10月17日 優(yōu)先權(quán)日2001年10月17日
發(fā)明者P·H·比費(fèi), Y·H·孫 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司