專利名稱：德爾塔摻雜的碳化硅金屬半導(dǎo)體場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子器件，更具體地涉及在碳化硅中形成的金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)。
背景技術(shù)：
近年來，需要大功率處理能力(＞20瓦)、同時在高頻例如射頻(500MHz)、S波段(3GHz)和X波段(10GHz)下工作的電路已經(jīng)很流行。由于大功率、高頻電路的增加，就相應(yīng)增加了對既能處理較大功率負(fù)載同時又能在射頻并在更高頻率下可靠地工作的晶體管的需求。以前，雙極晶體管和功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)已經(jīng)用于大功率應(yīng)用，但是在較高工作頻率下這種器件的功率處理能力會受到制約。結(jié)型場效應(yīng)晶體管(JFET)通常用于高頻應(yīng)用，但是目前公知的JFET的功率處理能力還是會受到制約。
近來，已經(jīng)開發(fā)金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)用于高頻應(yīng)用。因為只有多數(shù)載流子承載電流，所以MESFET結(jié)構(gòu)可以優(yōu)選用于高頻應(yīng)用。因為減少的柵電容允許更快的柵輸入的開關(guān)時間，所以MESFET設(shè)計優(yōu)于當(dāng)前的MOSFET設(shè)計。因此，盡管所有的場效應(yīng)晶體管都只利用多數(shù)載流子來承載電流，但MESFET的肖特基柵結(jié)構(gòu)可以使MESFET更適合于高頻應(yīng)用。
除了結(jié)構(gòu)類型之外，也許更基本地，形成晶體管的半導(dǎo)體材料的特性同樣影響工作參數(shù)。在影響晶體管的工作參數(shù)的特性中電子遷移率、飽和電子漂移速度、擊穿電場和導(dǎo)熱系數(shù)會顯著影響晶體管的高頻特性和大功率特性。
電子遷移率是在電場存在情況下電子加速到它的飽和速度的快慢程度的測量值。過去，因為當(dāng)施加電場時較少的電場就可能產(chǎn)生較多的電流，導(dǎo)致較快的響應(yīng)時間，所以優(yōu)選具有高電子遷移率的半導(dǎo)體材料。飽和電子漂移速度是在半導(dǎo)體材料中電子獲得的最大速度。因為較高速度使得從源至漏的時間較短，所以對于高頻應(yīng)用優(yōu)選的是具有較高飽和電子漂移速度的材料。
擊穿電場是肖特基結(jié)擊穿和穿過器件的柵的電流突然增加時的電場強(qiáng)度。因為給定的材料尺寸通常可以承受較大的電場，所以優(yōu)選高擊穿電場的材料用于大功率、高頻晶體管。由于較大的電場比較小的電場可更快地加速電子，所以對較快的瞬變過程考慮較大的電場。
導(dǎo)熱系數(shù)是半導(dǎo)體材料散熱的能力。在典型的工作中，所有的晶體管都產(chǎn)生熱。大功率和高頻晶體管通常產(chǎn)生比小信號晶體管更多的熱量。當(dāng)半導(dǎo)體材料的溫度增加時，由于隨著溫度的增加載流子遷移率降低，所以結(jié)漏電流通常就會增加，并且通過場效應(yīng)晶體管的電流通常會降低。因此，如果從半導(dǎo)體散熱，材料將維持較低的溫度并能夠以較低漏電流承載較大的電流。
過去，由于III-V化合物的高電子遷移率，所以已經(jīng)由n型III-V化合物例如砷化鎵(GaAs)制造了非常高頻率的MESFET。雖然這些器件提供了改善的工作頻率和適度改善的功率處理能力，但這些材料的相對低的擊穿電壓和較低的導(dǎo)熱系數(shù)制約了將它們用于大功率應(yīng)用。
許多年來，已經(jīng)熟知碳化硅(SiC)具有優(yōu)良的物理和電學(xué)特性，理論上允許制造出相比于由硅(Si)或GaAs制造的器件可以在更高溫度、更大功率和更高頻率下工作的電子器件。大約4×106V/cm的高擊穿電場、大約2.0×107cm/sec的高飽和電子漂移速度和大約4.9W/cm-0K的高導(dǎo)熱系數(shù)顯示了SiC適合于高頻、大功率應(yīng)用。遺憾的是，制造困難制約了SiC在大功率和高頻應(yīng)用中的使用。
近來，在硅襯底上已經(jīng)制造出了具有碳化硅溝道層的MESFET(參見美國專利Suzuki等人的NO.4762806和Kondoh等人的NO.4757028)。因為MESFET的半導(dǎo)體層是外延層，所以在其上生長每個外延層的層影響器件特性。因此，通常在Si襯底上生長的SiC外延層比在不同襯底上生長的SiC外延層具有不同的電特性和熱特性。雖然在美國專利NO.4762806和NO.4757028中描述的Si襯底上SiC器件已經(jīng)展示了改善的熱特性，但Si襯底的使用通常制約了這種器件的散熱能力。而且，在Si上生長SiC通常導(dǎo)致外延層缺陷，當(dāng)器件工作時，該缺陷會產(chǎn)生大的漏電流。
采用SiC襯底已經(jīng)開發(fā)出了其它MESFET。1990年6月19日提交的、目前已放棄的美國專利申請?zhí)朜o.07/540488描述了具有在SiC襯底上生長的SiC外延層的SiC MESFET，在此引用其全文作為參考。因為在SiC襯底上生長的外延層改善了晶體質(zhì)量，所以這些器件比以前的器件展示了改善的熱特性。然而，為了獲得大功率和高頻就必須消除SiC的較低電子遷移率的制約。
類似地，共同轉(zhuǎn)讓給Palmour的美國專利No.5270554描述了一種具有在襯底與在其中形成溝道的n型層之間的SiC的n+區(qū)域和一可選擇輕摻雜的外延層在上形成的源和漏接觸的SiC MESFET。Sriram等人的美國專利No.5925895還描述了克服減弱了MESFET用于高頻工作的性能的“表面效應(yīng)”的結(jié)構(gòu)和一種SiC MESFET。Sriram等還描述使用n+源和漏接觸區(qū)以及p型緩沖層的SiC MESFET。然而，盡管已在這些專利中報道了這些性能，但在SiC MESFET中可以做出進(jìn)一步的改進(jìn)。
例如，通過采用非常薄的、通過相同導(dǎo)電類型的輕摻雜區(qū)而偏移柵的重?fù)诫s溝道(德爾塔摻雜的溝道)，傳統(tǒng)的SiC FET就可以在FET的整個工作范圍即從完全開啟溝道直至接近夾斷電壓期間提供穩(wěn)定的特性。在2000年MRS Fall Symposium的Yokogawa等人的標(biāo)題為“氮德爾塔摻雜的碳化硅層的電子特性”論文以及在2000年MRS FallSymposium的Konstantinov等人的標(biāo)題為“低-高-低和德爾塔摻雜的碳化硅結(jié)構(gòu)的研究”論文中，詳細(xì)討論了德爾塔摻雜的溝道。在這些論文中討論的結(jié)構(gòu)采用德爾塔摻雜的溝道并提供高頻應(yīng)用所希望的高擊穿電壓。然而，這些器件還具有由于德爾塔摻雜的溝道的較低遷移率而導(dǎo)致的升高的源和漏電阻，這是不希望的。不能簡單地通過增加德爾塔摻雜的溝道的載流子濃度來典型地克服增加的源和漏電阻，因為這會降低擊穿電壓，如上所述，擊穿電壓是器件的重要特性。

發(fā)明內(nèi)容
本發(fā)明的實施例提供一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的單元。MESFET單元包括具有源、漏和柵的德爾塔摻雜的碳化硅MESFET。柵位于源和漏之間并延伸進(jìn)入摻雜的第一導(dǎo)電類型的溝道層中。鄰近源和漏的碳化硅區(qū)域分別在源和柵與漏和柵之間延伸。碳化硅區(qū)域具有比摻雜的溝道層的載流子濃度更高的載流子濃度。碳化硅區(qū)域還被隔開而遠(yuǎn)離柵。
在本發(fā)明的另一個實施例中，德爾塔摻雜的碳化硅MESFET和碳化硅區(qū)域包括碳化硅襯底和在該襯底上的第一導(dǎo)電類型碳化硅的德爾塔摻雜層。在德爾塔摻雜層上的第一導(dǎo)電類型碳化硅的摻雜的溝道層具有小于德爾塔摻雜層的至少一種載流子濃度的載流子濃度。摻雜的溝道層上的歐姆接觸分別定義源和漏。在摻雜的溝道層上的第一導(dǎo)電類型碳化硅的蓋層具有大于摻雜的溝道層的載流子濃度的載流子濃度。第一凹槽位于源和漏之間。第一凹槽具有第一底部，其穿過蓋層進(jìn)入摻雜的溝道層而延伸第一距離。柵處在第一凹槽中并且延伸進(jìn)入摻雜的溝道層。第二凹槽位于源和漏之間并具有第二底部，該第二底部延伸小于第一距離的第二距離、穿過蓋層至摻雜的溝道層。第二凹槽具有相應(yīng)的側(cè)壁，側(cè)壁各自位于源和柵與漏和柵之間并被隔開而遠(yuǎn)離柵、源和漏以便定義蓋層的區(qū)域，該蓋層在源和柵與漏和柵的各自之間延伸以提供碳化硅區(qū)域。
在本發(fā)明的進(jìn)一步實施例中，第二凹槽的第二底部延伸進(jìn)入摻雜的溝道層第三距離。碳化硅襯底可以是半絕緣碳化硅襯底。第一導(dǎo)電類型碳化硅可以是n型導(dǎo)電類型碳化硅或p型導(dǎo)電類型碳化硅。
在本發(fā)明的進(jìn)一步的實施例中，碳化硅區(qū)域可以是注入的區(qū)域。在本發(fā)明的另一個實施例中，在單個生長步驟中生長具有德爾塔摻雜層和摻雜的溝道層的碳化硅區(qū)域。在本發(fā)明的進(jìn)一步的實施例中，在襯底上生長德爾塔摻雜層、摻雜的溝道層和蓋層。
在本發(fā)明的附加的實施例中，蓋層具有從大約3×1017cm-3至大約6×1017cm-3的載流子濃度并且從大約500至大約1000的厚度。德爾塔摻雜層可以具有從大約2×1018cm-3至大約3×1018cm-3的載流子濃度并且從大約200至大約300的厚度。摻雜的溝道層可以具有從大約1×1016cm-3至大約5×1016cm-3的載流子濃度并且從大約1800至大約3500的厚度。
在本發(fā)明的進(jìn)一步的實施例中，MESFET還包括在襯底和德爾塔摻雜層之間的第二導(dǎo)電類型碳化硅的緩沖層。對于p型緩沖層，緩沖層可以具有從大約1.0×1016cm-3至大約6×1016cm-3的載流子濃度，但典型為1.5×1016cm-3。緩沖層可以具有從大約0.2μm至大約0.5μm的厚度。對于n型緩沖層，緩沖層可以具有1×1015cm-3或更小的載流子濃度和大約0.25μm的厚度。第二導(dǎo)電類型碳化硅可以是p型導(dǎo)電類型碳化硅、n型導(dǎo)電類型碳化硅或未摻雜的碳化硅。
在本發(fā)明的更進(jìn)一步的實施例中，MESFET還包括在源和漏之下的第一導(dǎo)電類型碳化硅的區(qū)域，在該源和漏的載流子濃度具有大于摻雜的溝道層的載流子濃度。第一導(dǎo)電類型碳化硅的區(qū)域具有至少大約1×1019cm-3的載流子濃度。在本發(fā)明的其它實施例中，MESFET還包括在蓋層和摻雜的溝道層上的氧化物層。
在本發(fā)明的進(jìn)一步的實施例中，歐姆接觸包括鎳接觸。MESFET還包括在歐姆接觸上的覆蓋層。在本發(fā)明的更進(jìn)一步的實施例中，德爾塔摻雜層和摻雜的溝道層形成具有側(cè)壁的臺面，側(cè)壁定義晶體管的周邊并延伸穿過德爾塔摻雜層和摻雜的溝道層。臺面的側(cè)壁可以或可以不延伸進(jìn)入襯底。
在本發(fā)明附加的實施例中，第一距離可以從大約0.07μm至大約0.25μm，并且第二距離可以從大約500至大約1000。柵可以包括在摻雜的溝道層上的鉻的第一柵層和在第一柵層上的包括鉑和金的覆蓋層?？商鎿Q的方案是，該柵可以包括在摻雜溝道層上的鎳的第一柵層和在該第一柵層上的覆蓋層，其中該覆蓋層包括金。柵可以具有從大約0.4μm至約0.7μm的長度。從源至柵的距離可以從大約0.5μm至大約0.7μm。從漏至柵的距離可以從大約1.5μm至大約2μm。源和第二凹槽的第一個側(cè)壁之間的距離可以從大約0.1μm至大約0.4μm，并且漏和第二凹槽的第二個側(cè)壁之間的距離可以從大約0.9μm至大約1.7μm。第二凹槽的第一個側(cè)壁和柵之間的距離可以從大約0.3μm至大約0.6μm，并且第二凹槽的第二個側(cè)壁和柵之間的距離可以從大約0.3μm至大約0.6μm。從包含多個單元的晶體管中的第一柵至第二柵的距離可以從大約20μm至大約50μm。
雖然上述內(nèi)容主要參照SiC MESFET來描述本發(fā)明，但本發(fā)明還提供SiC MESFET的制造方法。
附圖的簡要描述

圖1是根據(jù)本發(fā)明實施例的金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的剖面圖；以及圖2A-2H說明根據(jù)本發(fā)明實施例制造MESFET中的處理步驟。
發(fā)明的詳細(xì)描述現(xiàn)在，將參照圖1和圖2A-2H來描述本發(fā)明，圖1和圖2A-2H說明本發(fā)明的各種實施例。如圖所示，為了說明目的放大了各層或各區(qū)的尺寸，因此來說明本發(fā)明的一般性結(jié)構(gòu)。而且，參考在襯底或其它層上形成的層來描述本發(fā)明的各個方面。本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)清楚，涉及的在其它層或襯底上形成的層期待著有附加層可以插入其間。在沒有插入層的情況下涉及的在另一層或襯底上形成的層在此被描述為在該層或襯底上“直接”形成的層。相同的數(shù)字始終表示相同的元件。
現(xiàn)在，下面將參照圖1和2A-2H詳細(xì)描述本發(fā)明的實施例，圖1和2A-2H說明本發(fā)明的各種實施例和本發(fā)明實施例的各種制造工藝。提供金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)，其具有德爾塔摻雜層，即非常薄、重?fù)诫s的層、經(jīng)相對于德爾塔摻雜層是輕摻雜的摻雜溝道層而偏移柵。如以下詳細(xì)的描述，提供一種雙凹陷柵結(jié)構(gòu)，其相對于傳統(tǒng)的MESFET可以提高擊穿電壓和降低源和漏的電阻?？梢圆捎萌缦滤龅默F(xiàn)有制造技術(shù)來制造根據(jù)本發(fā)明實施例的MESFET。例如，根據(jù)本發(fā)明實施例的MESFET可以應(yīng)用于高效線性功率放大器例如用于采用諸如碼分多路訪問(CDMA)和/或?qū)拵DMA(WCDMA)的復(fù)合調(diào)制模式的基站的功率放大器。
參照圖1，現(xiàn)在將詳細(xì)描述根據(jù)本發(fā)明實施例的金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)。如圖1中所見，提供p型或n型導(dǎo)電類型或半絕緣的單晶體碳化硅(SiC)襯底10。襯底可以由選自6H、4H、15R或3C碳化硅組中的碳化硅形成。
在襯底10上提供p型碳化硅的可選緩沖層12?？蛇x緩沖層12優(yōu)選由6H、4H、15R或3C多晶型的p型導(dǎo)電碳化硅形成。緩沖層可以具有大約1.0×1016cm-3至大約6×1016cm-3的載流子濃度，但典型為大約1.5×1016cm-3的載流子濃度。適合的摻雜劑包括鋁、硼和鎵。緩沖層12可以具有從大約0.2μm至大約0.5μm的厚度。盡管以上描述的緩沖層12為p型碳化硅，但本發(fā)明不應(yīng)當(dāng)限于這種結(jié)構(gòu)。可替換的方案是，緩沖層可以是未摻雜的碳化硅或非常低摻雜的n型導(dǎo)電類型的碳化硅。如果使用低摻雜的碳化硅作為緩沖層12，那么優(yōu)選緩沖層12的載流子濃度小于大約5×1015cm-3。如果使用未摻雜或n型緩沖層12，那么襯底10就優(yōu)選為半絕緣碳化硅襯底。
緩沖層12可以設(shè)置在襯底10和德爾塔摻雜層14之間，德爾塔摻雜層14可以是n型或p型碳化硅。德爾塔摻雜層14典型摻雜有在非常薄、二維層之內(nèi)均勻分布的雜質(zhì)，并且典型具有高載流子濃度。然而，德爾塔摻雜層14還可以具有摻雜輪廓，即德爾塔摻雜層14的不同部分的載流子濃度表示典型地具有變化的深度，在輪廓中一個或多個峰值具有較高載流子濃度。
如圖1中所示，在襯底10上設(shè)置德爾塔摻雜層14、摻雜的溝道層16和蓋層18，所有層為n型碳化硅。因此，摻雜的溝道層16是在德爾塔摻雜層14上并且蓋層18是在摻雜的溝道層16上。如果可選緩沖層12設(shè)置在襯底10上，那么德爾塔摻雜層14、摻雜的溝道層16和蓋層18就可以設(shè)置在可選緩沖層12上。如上所述，因為德爾塔摻雜層在它的摻雜輪廓中包含單一峰值或多個峰值，所以摻雜的溝道層16具有的載流子濃度小于摻雜的溝道層14的摻雜輪廓中的至少一個峰值的載流子濃度。摻雜的溝道層16的載流子濃度還小于蓋層18的載流子濃度。因此，摻雜的溝道層16為輕摻雜，即具有相對于德爾塔摻雜層14和蓋層18兩層更低的載流子濃度。
德爾塔摻雜層14可以由6H、4H、15R或3C多晶型的n型導(dǎo)電類型的碳化硅形成。德爾塔摻雜的n型層的n型載流子濃度從大約2×1018cm-3至大約3×1018cm-3的范圍是適合的。適合的摻雜劑包括氮和磷。德爾塔摻雜層14可以具有從大約200至大約300的厚度。摻雜的溝道層16可以具有從大約1×1016cm-3至大約5×1016cm-3的載流子濃度并且可以由6H、4H、15R或3C多晶型的n型碳化硅形成。摻雜的溝道層16還可以具有從大約1800到大約3500的厚度。最終，蓋層18可能具有從大約3×1017cm-3至大約6×1017cm-3的載流子濃度和從大約500至大約1000的厚度。
盡管以上將德爾塔摻雜層14、摻雜的溝道層16和蓋層18描述為n型導(dǎo)電類型的碳化硅，但應(yīng)當(dāng)理解，本發(fā)明并不限于這種構(gòu)成。例如，可替換的方案是，在互補(bǔ)器件中，德爾塔摻雜層14、摻雜的溝道層16和蓋層18可以是p型導(dǎo)電類型的碳化硅。
如圖1中進(jìn)一步所示，分別在器件的源區(qū)和漏區(qū)中設(shè)置n+區(qū)域13和17。作為在此使用的“n+”或“p+”指的是由比在相同層或另一層或襯底的相鄰或其它區(qū)域中出現(xiàn)的更高載流子濃度所定義的區(qū)域。區(qū)域13和17典型為n型導(dǎo)電類型的碳化硅并且載流子濃度大于摻雜的溝道層16的載流子濃度。對于n+區(qū)域13和17，大約1×1019cm-3的載流子濃度是適合的，但優(yōu)選盡可能高的載流子濃度。
歐姆接觸26和22可以設(shè)置在注入?yún)^(qū)域13和17上并被隔開以便提供源接觸26和漏接觸22。歐姆接觸26和22優(yōu)選由鎳或其它適合的金屬形成。氧化物層20進(jìn)一步設(shè)置在器件的暴露表面上。
根據(jù)本發(fā)明實施例的MESFET包括第一凹陷部分和第二凹陷部分。第一凹陷部分具有延伸穿過蓋層18從大約500至大約1000的距離至摻雜的溝道層16的底部。第二凹陷部分設(shè)置在第一凹陷部分的側(cè)壁34、36之間。第一凹陷部分的第一側(cè)壁34在源26和柵24之間，第一凹陷部分的第二側(cè)壁36在漏22和柵24之間。第二凹陷部分的底部延伸進(jìn)入摻雜的溝道層大約0.07μm至大約0.25μm的距離。第一凹陷部分的底部也進(jìn)一步延伸進(jìn)入摻雜的溝道層16例如大約100，但沒有象第二凹陷部分的底部一樣延伸進(jìn)入摻雜的溝道層16那樣遠(yuǎn)。此外，源26和第一凹陷部分的第一側(cè)壁34之間的距離可以從大約0.1μm至大約0.4μm。漏22和第一凹陷結(jié)構(gòu)的第二側(cè)壁36之間的距離可以從大約0.9μm至大約1.7μm。第一凹陷部分的第一側(cè)壁34和柵24之間的距離可以從大約0.3μm至大約0.6μm。第一凹陷部分的第二側(cè)壁36和柵24之間的距離可以從大約0.3μm至大約0.6μm。
應(yīng)當(dāng)理解，盡管上述凹陷部分稱為第一和第二凹陷部分，但這些凹陷部分不應(yīng)當(dāng)限于這些術(shù)語。采用這些術(shù)語僅僅將一個凹陷部分與另一個凹陷部分區(qū)分。因此，上述第一凹陷部分可以稱為第二凹陷部分，類似地，上述第二凹陷部分可以稱為第一凹陷部分。
在第一凹陷部分的側(cè)壁34、36之間的第二凹陷部分中設(shè)置柵接觸24。柵接觸24可以由鉻、鉑、或硅化鉑、鎳、或TiWN形成，然而，可以采用本領(lǐng)域技術(shù)人員公知以獲得肖特基效應(yīng)的其它金屬例如金。然而，肖特基柵接觸24典型具有三層結(jié)構(gòu)。因為鉻(Cr)的高粘接性，所以這種結(jié)構(gòu)具有優(yōu)越性。例如，柵接觸24可選擇地包括接觸摻雜的溝道層16的鉻(Cr)的第一柵層。柵接觸24還包括鉑(Pt)和金46或其它高導(dǎo)電性金屬的覆蓋層?？商鎿Q的方案是，柵接觸24可以包括在摻雜的溝道層16上的第二凹陷部分的底部上的第一層鎳。柵接觸24還包括在第一層鎳上的覆蓋層，其包含金層。如上所述，可以在源和漏接觸26和22以及柵接觸24上設(shè)置可選的金屬覆蓋層28、30和32。覆蓋層28、30和32可以是金、銀、鋁、鉑和銅。還可以采用其它合適的高導(dǎo)電性金屬用于覆蓋層。
柵接觸之下的n型導(dǎo)電類型區(qū)域的厚度定義了器件的溝道區(qū)的剖面高度并根據(jù)器件所需的夾斷電壓和載流子濃度來進(jìn)行選擇。給定了摻雜的溝道層和德爾塔摻雜層的載流子濃度，就可以采用本領(lǐng)域技術(shù)人員公知的方法容易地計算出用于給出的夾斷電壓的這些層的深度。因此，選擇所需的摻雜的溝道層的厚度和載流子濃度，以便提供大于-3伏并優(yōu)選大于-5伏的夾斷電壓。夾斷電壓還可以在大約-3伏和-20伏之間，但典型為大約-5伏和-15伏之間。
在選擇MESFET的尺寸時，柵的寬度定義為垂直于電流流動的柵的尺寸。如圖1的剖面圖中所示，柵寬度向頁面之內(nèi)和之外延伸。柵的長度是平行于電流流動的柵的尺寸。如圖1的剖面圖中所示，柵長度是與摻雜的溝道層16接觸的柵24的尺寸。例如，根據(jù)本發(fā)明實施例的MESFET的柵長度可以是從大約0.4μm至大約0.7μm。另一個重要的尺寸是在圖1的剖面圖中示出的源至柵的距離，即從源接觸26或n+區(qū)13至柵接觸24的距離。根據(jù)本發(fā)明實施例的源至柵的距離可以是從大約0.5μm至大約0.7μm。此外，從漏22至柵24的距離可以是從大約1.5μm至大約2μm。本發(fā)明的實施例還包括MESFET的多個單元，從單元的第一柵至第二柵的距離可以是從大約20μm至大約50μm。
圖2A-2H說明制造根據(jù)本發(fā)明實施例的FET。如圖2A中所示，可以在SiC襯底10上生長或淀積可選緩沖層12。襯底10可以是半絕緣SiC襯底、p型襯底或n型襯底?？蛇x緩沖層12可以是具有大約1.5×1016cm-3或更小載流子濃度的p型碳化硅襯底。可替換的方案是，緩沖層可以是n型碳化硅或未摻雜的碳化硅。
如果襯底10是半絕緣，那么就可以按照共同轉(zhuǎn)讓并未決的標(biāo)題為“Semi-insulating Silicon Carbide Without VanadiumDomination”的美國專利申請?zhí)朜o.09/313802中所述來進(jìn)行制造，因此，在此引入其全文作為參考?？梢酝ㄟ^提供有足夠高程度的點(diǎn)缺陷和足以匹配p型和n型摻雜劑程度的碳化硅襯底來制造這種半絕緣襯底，以致由點(diǎn)缺陷來控制碳化硅襯底的電阻率。可以通過在升高的溫度下用粉末源制造碳化硅襯底來完成這種控制，粉末源具有小于大約1×1016cm-3并優(yōu)選小于大約1×1014cm-3的載流子濃度的重金屬、過渡元素或其它深能級俘獲元素。例如，可以使用具有籽晶的情況低大約300℃-大約500℃的大約2360℃和2380℃之間的溫度。因此，優(yōu)選半絕緣襯底基本上無重金屬、過渡元素?fù)诫s劑或其它深能級俘獲元素例如礬，以致不會通過這種重金屬或過渡元素來控制襯底的電阻率。雖然優(yōu)選半絕緣襯底不合這種重金屬、過渡元素?fù)诫s劑或其它深能級俘獲元素，但是，如果這種材料的存在基本上不影響在此描述的MESFET的電特性時，這些元素可以認(rèn)可測量的量存在而仍然從本發(fā)明的教導(dǎo)中受益。
如圖2B中所示，在可選緩沖層12上生長或淀積德爾塔摻雜層14、摻雜的溝道層16和蓋層18。應(yīng)當(dāng)理解，如果不包含緩沖層12，那么就可以在襯底10上生長或淀積德爾塔摻雜層、摻雜的溝道層16和蓋層18。如圖2B中所示，在緩沖層12上形成德爾塔摻雜層14，在德爾塔摻雜層14上形成摻雜的溝道層16，并且在摻雜的溝道層16上形成蓋層18。應(yīng)當(dāng)理解，可以通過第一次改變源材料濃度以生長摻雜的溝道層16并且第二次改變源材料濃度以生長蓋層18，可以在單一生長步驟中生長德爾塔摻雜層14、摻雜的溝道層16和蓋層18。也可以在多個生長步驟中生長德爾塔摻雜層14、摻雜的溝道層16和蓋層18。可替換的方案是，可以通過離子注入來形成蓋層18。
如圖2C中所示，形成掩模45，用于注入n+區(qū)13和17。典型通過例如氮(N)或磷(P)的離子注入、隨后通過高溫退火來形成區(qū)13和17。適合的退火溫度可以是從大約1100-大約1600℃。如圖2D中所示，可以在掩模45未覆蓋的區(qū)域上進(jìn)行離子注入來形成n+區(qū)13和17。因此，在部分德爾塔摻雜層14、摻雜的溝道層16和蓋層18中注入離子，以提供具有比摻雜的溝道層16更高載流子濃度的高摻雜的n型導(dǎo)電碳化硅區(qū)域。一旦注入，就將該摻雜劑退火以激活該注入。
如圖2D中所示，可以刻蝕襯底10、緩沖層12、德爾塔摻雜層14、摻雜的溝道層16、蓋層18和n+區(qū)13和17，形成定義器件周邊的隔離臺面。襯底10、德爾塔摻雜層14、摻雜的溝道層16、蓋層18和n+區(qū)13和17形成具有定義晶體管的周邊的側(cè)壁的臺面。臺面的側(cè)壁向下延伸穿過器件的德爾塔摻雜層14。典型地，如圖2C中所示，形成臺面以延伸進(jìn)入器件的襯底10。臺面可以延伸穿過器件的耗盡區(qū)，以便將器件中的電流流動限制到臺面并減少器件的電容。如果器件的耗盡區(qū)在臺面水平之下延伸，那么耗盡區(qū)就會擴(kuò)展至臺面之外的區(qū)域，從而產(chǎn)生較大的電容。優(yōu)選通過如上所述的反應(yīng)離子刻蝕來形成臺面，然而，可以采用本領(lǐng)域技術(shù)人員公知的其它方法來形成臺面。而且，如果不使用臺面，那么可以采用其它方法例如質(zhì)子轟擊、用補(bǔ)償原子逆摻雜或本領(lǐng)域技術(shù)人員公知的其它方法來隔離器件。
圖2D進(jìn)一步說明了MESFET的第一凹槽43的形成?？梢酝ㄟ^形成用于第一凹槽43的掩模47、然后刻蝕穿過蓋層18大約500-大約1000的距離以根據(jù)掩模47的凹槽來形成第一凹槽43?？涛g穿過蓋層18至少到摻雜的溝道層16以形成第一凹槽43。可以通過刻蝕工藝?yán)绺煞涛g工藝或濕法刻蝕工藝來形成第一凹槽43。可替換的方案是，刻蝕可以繼續(xù)直至進(jìn)入摻雜的溝道層16，例如大約100?；蚋唷？涛g第一凹槽，以致凹槽延伸進(jìn)入摻雜的溝道層16，優(yōu)選刻蝕第一凹槽但不到達(dá)摻雜的溝道層16。
圖2 E說明在如上所述已經(jīng)形成了第一凹槽43之后氧化物層20的形成。可以在現(xiàn)有結(jié)構(gòu)的暴露表面之上、即在第一凹槽43中的隔離臺面、n+區(qū)13和17、蓋層18和摻雜的溝道層16上生長或淀積氧化物層。氧化工藝去除由刻蝕工藝已經(jīng)損傷的SiC，并且還平坦化由刻蝕已經(jīng)產(chǎn)生的表面上的粗糙性。這使以下討論的在柵金屬化形成之前進(jìn)行的第二凹槽的刻蝕成為可能，以使第二凹槽更加淺，使典型地不能去除的次表面損傷和表面粗糙性最小化。
可以穿過氧化物層20到達(dá)n+區(qū)13和17來刻蝕接觸窗。然后蒸發(fā)鎳，淀積源和漏接觸26和22，并退火以形成如圖2 F中所示的歐姆接觸。可以利用本領(lǐng)域技術(shù)人員公知的常規(guī)技術(shù)來進(jìn)行這種淀積和退火工藝。例如，可以在大約1050℃的溫度下進(jìn)行大約2分鐘的歐姆接觸退火。然而，也可以采用其它時間和溫度，例如從大約800-1150℃的溫度和從大約30秒至大約10分鐘的時間。
圖2G說明用于MESFET的柵結(jié)構(gòu)的第二凹槽的形成。可以通過形成第二凹槽的掩模49、然后根據(jù)掩模49進(jìn)行凹槽刻蝕來形成第二凹槽40?？梢詫诫s的溝道層16刻蝕進(jìn)入大約0.07μm至大約0.25μm的距離，以形成凹槽40。應(yīng)當(dāng)理解，刻蝕進(jìn)入摻雜的溝道層16的這些距離不包含穿過氧化物層20的刻蝕。
可以通過干法刻蝕例如電子回旋共振(ECR)或感應(yīng)耦合等離子體(ICP)刻蝕來形成上述的第一和第二凹槽43和40?？商鎿Q的方案是，可以在雙凹槽工藝的兩個步驟中形成上述凹槽。例如，可以在第二凹陷部分中穿過氧化物層20并進(jìn)入摻雜的溝道層16來形成肖特基柵接觸24。可以首先刻蝕穿通氧化物層20，然后進(jìn)行第二刻蝕以刻蝕進(jìn)入到摻雜的溝道層16。第一刻蝕的深度可以自始至終穿過氧化物層20，或者它可以僅部分穿過氧化物層20。用于第二刻蝕的進(jìn)入摻雜的溝道層16的優(yōu)選深度為從大約0.07μm至大約0.25μm。類似地，在兩步驟刻蝕中刻蝕出第一凹陷部分，如上所述，第一刻蝕穿過蓋層18，延伸到達(dá)摻雜的溝道層16或延伸進(jìn)入摻雜的溝道層16。
兩次刻蝕方法比單次刻蝕具有更多的優(yōu)點(diǎn)。一個優(yōu)點(diǎn)是可以在晶片上的任何金屬化之前進(jìn)行第一刻蝕，在相對于第一凹陷部分進(jìn)行刻蝕之后允許生長熱氧化物。熱氧化工藝去除了由刻蝕工藝已經(jīng)產(chǎn)生損傷的SiC，并且還平坦化了由刻蝕已經(jīng)在表面上產(chǎn)生的粗糙度。這樣，使在形成柵金屬化之前進(jìn)行的第二凹陷部分的第二刻蝕變得更加淺，典型地使不能去除的次表面損傷和表面粗糙度最小化。兩次刻蝕方法另一個優(yōu)點(diǎn)是更淺的第二刻蝕可以減少到達(dá)刻蝕側(cè)壁的柵接觸的量。這就使具有潛在損傷的材料的接觸區(qū)最小化，并且減少的接觸區(qū)還可以減少柵電容，因此改善了晶體管的頻率響應(yīng)。
圖2H說明如上所述的柵接觸24和可選覆蓋層28、30和32的形成。例如，可以在第二凹槽40中淀積鉻層。典型地，通過蒸發(fā)淀積來形成鉻層。然后，通過淀積鉑和金來完成柵結(jié)構(gòu)。本領(lǐng)域技術(shù)人員還應(yīng)當(dāng)清楚，可以在形成柵結(jié)構(gòu)之前或之后形成覆蓋層28和30。事實上，如果采用鈦/鉑/金結(jié)構(gòu)，就可以在與柵結(jié)構(gòu)的鉑和金部分32相同的工藝步驟中形成覆蓋層的鉑和金部分。因此，可以在形成柵接觸之前或在形成柵接觸之后形成覆蓋層28和30。
正如上面簡要的敘述，根據(jù)本發(fā)明實施例的MESFET提供一種雙凹陷柵結(jié)構(gòu)，其同時提高擊穿電壓并相對于常規(guī)MESFET減少了源和漏的電阻。這提供了超過傳統(tǒng)場效應(yīng)晶體管的優(yōu)點(diǎn)，傳統(tǒng)場效應(yīng)晶體管使用犧牲源和漏的電阻以獲取高擊穿電壓的德爾塔摻雜層。
在附圖和說明書中，已經(jīng)公開了本發(fā)明典型的優(yōu)選實施例，雖然使用了特定術(shù)語，但采用特定術(shù)語僅僅是一般性和說明性的并不用于限制目的，而且本發(fā)明的范圍由以下的權(quán)利要求書來限定。
權(quán)利要求
1.一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的單元，包括德爾塔摻雜的碳化硅MESFET，具有源、漏和柵，該柵位于該源和該漏之間并延伸進(jìn)入第一導(dǎo)電類型的摻雜的溝道層；以及碳化硅區(qū)域，鄰近該源和該漏并在該源和該柵與該漏和該柵的各自之間擴(kuò)展，該碳化硅區(qū)域具有比該摻雜的溝道層的載流子濃度更高的載流子濃度并與該柵分隔開。
2.根據(jù)權(quán)利要求1的MESFET，其中德爾塔摻雜的碳化硅MESFET和碳化硅區(qū)域包括碳化硅襯底；一在襯底上的第一導(dǎo)電類型碳化硅的德爾塔摻雜層；在德爾塔摻雜層上的第一導(dǎo)電類型碳化硅的摻雜的溝道層，具有小于德爾塔摻雜層的至少一個載流子濃度的載流子濃度；分別定義源和漏的在摻雜的溝道層上的歐姆接觸；在摻雜的溝道層上的第一導(dǎo)電類型碳化硅的蓋層，該蓋層具有大于摻雜的溝道層的載流子濃度的載流子濃度；在源和漏之間的第一凹槽，該第一凹槽具有第一底部，其延伸穿過蓋層進(jìn)入摻雜的溝道層第一距離；在第一凹槽中并延伸進(jìn)入摻雜的溝道層的柵；以及在源和漏之間具有第二底部的第二凹槽，其延伸小于第一距離的第二距離、穿過蓋層至摻雜的溝道層，并具有各自的側(cè)壁，各自的側(cè)壁位于相應(yīng)的源和柵與漏和柵之間并與柵、源和漏分隔開以便定義蓋層的區(qū)域，該蓋層在相應(yīng)的源和柵與漏和柵之間延伸，以便提供碳化硅區(qū)域。
3.根據(jù)權(quán)利要求2的MESFET，其中第二凹槽的第二底部延伸進(jìn)入摻雜的溝道層第三距離。
4.根據(jù)權(quán)利要求2的MESFET，其中碳化硅襯底包括半絕緣碳化硅襯底。
5.根據(jù)權(quán)利要求1的MESFET，其中第一導(dǎo)電類型碳化硅包括n型導(dǎo)電類型碳化硅。
6.根據(jù)權(quán)利要求1的MESFET，其中第一導(dǎo)電類型碳化硅包括p型導(dǎo)電類型碳化硅。
7.根據(jù)權(quán)利要求1的MESFET，其中碳化硅區(qū)域是注入的區(qū)域。
8.根據(jù)權(quán)利要求1的MESFET，其中在單個生長步驟中生長碳化硅區(qū)域具有德爾塔摻雜層和摻雜的溝道層。
9.根據(jù)權(quán)利要求2的MESFET，其中在襯底上淀積德爾塔摻雜層、摻雜的溝道層和蓋層。
10.根據(jù)權(quán)利要求2的MESFET，其蓋層具有從大約3×1017cm-3至大約6×1017cm-3的載流子濃度。
11.根據(jù)權(quán)利要求2的MESFET，其中蓋層具有從大約500至大約1000的厚度。
12.根據(jù)權(quán)利要求2的MESFET，其中德爾塔摻雜層具有從大約2×1018cm-3至大約3×1018cm-3的載流子濃度。
13.根據(jù)權(quán)利要求2的MESFET，其中德爾塔摻雜層具有從大約200至大約300的厚度。
14.根據(jù)權(quán)利要求2的MESFET，其中摻雜的溝道層具有從大約1×1016cm-3至大約5×1016cm-3的載流子濃度。
1 5.根據(jù)權(quán)利要求2的MESFET，其中摻雜的溝道層具有從大約1800至大約3500的厚度。
16.根據(jù)權(quán)利要求2的MESFET，還包括在襯底和德爾塔摻雜層之間的第二導(dǎo)電類型碳化硅的緩沖層。
17.根據(jù)權(quán)利要求16的MESFET，其中緩沖層具有大約1.0×1016cm-3至大約6×1016cm-3的載流子濃度。
18.根據(jù)權(quán)利要求16的MESFET，其中緩沖層具有大約0.5μm的厚度。
19.根據(jù)權(quán)利要求16的MESFET，其中第二導(dǎo)電類型碳化硅是p型導(dǎo)電類型碳化硅。
20.根據(jù)權(quán)利要求16的MESFET，其中第二導(dǎo)電類型碳化硅是n型導(dǎo)電類型碳化硅。
21.根據(jù)權(quán)利要求16的MESFET，其中第二導(dǎo)電類型碳化硅是未摻雜的碳化硅。
22.根據(jù)權(quán)利要求2的MESFET，還包括在源和漏之下的第一導(dǎo)電類型碳化硅的區(qū)域，該區(qū)域的載流子濃度大于摻雜的溝道層的載流子濃度。
23.根據(jù)權(quán)利要求22的MESFET，其中第一導(dǎo)電類型碳化硅的區(qū)域具有至少大約1×1019cm-3的載流子濃度。
24.根據(jù)權(quán)利要求2的MESFET，還包括在蓋層和摻雜的溝道層上的氧化物層。
25.根據(jù)權(quán)利要求2的MESFET，其中歐姆接觸包括鎳接觸。
26.根據(jù)權(quán)利要求2的MESFET，還包括在歐姆接觸上的覆蓋層。
27.根據(jù)權(quán)利要求2的MESFET，其中德爾塔摻雜層和摻雜的溝道層形成具有側(cè)壁的臺面，該側(cè)壁定義晶體管的周邊并延伸穿過德爾塔摻雜層和摻雜的溝道層。
28.根據(jù)權(quán)利要求27的MESFET，其中臺面的側(cè)壁延伸進(jìn)入襯底。
29.根據(jù)權(quán)利要求2的MESFET，其中第一距離是從大約0.08μm至大約0.25μm。
30.根據(jù)權(quán)利要求2的MESFET，其中柵包括在摻雜的溝道層上的鉻的第一柵層。
31.根據(jù)權(quán)利要求30的MESFET，其中柵進(jìn)一步包括在第一柵層上的覆蓋層，其中覆蓋層包括鉑和金。
32.根據(jù)權(quán)利要求2的MESFET，其中柵包括在摻雜的溝道層上的鎳的第一柵層。
33.根據(jù)權(quán)利要求32的MESFET，其中柵進(jìn)一步包括在第一柵層上的覆蓋層，其中覆蓋層包括金。
34.根據(jù)權(quán)利要求1的MESFET，其中柵具有從大約0.4μm至大約0.7μm的長度。
35.根據(jù)權(quán)利要求1的MESFET，其中從源至柵的距離為從大約0.5μm至大約0.7μm。
36.根據(jù)權(quán)利要求1的MESFET，其中從漏至柵的距離為從大約1.5μm至大約2μm。
37.根據(jù)權(quán)利要求2的MESFET，其中第二距離為從大約500至大約1000。
38.根據(jù)權(quán)利要求2的MESFET，其中源和第二凹槽的第一側(cè)壁之間的距離為從大約0.1μm至大約0.4μm；以及其中漏和第二凹槽的第二側(cè)壁之間的距離為從大約0.9μm至大約1.7μm。
39.根據(jù)權(quán)利要求2的MESFET，其中第二凹槽的第一側(cè)壁和柵之間的距離為從大約0.3μm至大約0.6μm；以及其中第二凹槽的第二個側(cè)壁和柵之間的距離為從大約0.3μm至大約0.6μm。
40.一種MESFET，包括多個根據(jù)權(quán)利要求1的單元，其中從第一柵至第二柵的距離為從大約20μm至大約50μm。
41.一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的形成方法，包括形成具有源、漏和柵的德爾塔摻雜的碳化硅MESFET，該柵位于該源和該漏之間并延伸進(jìn)入第一導(dǎo)電類型的摻雜的溝道層；以及形成鄰近該源和該漏的碳化硅區(qū)域，該碳化硅區(qū)域在相應(yīng)的該源和該柵與該漏和該柵之間延伸，具有大于摻雜的溝道層的載流子濃度的載流子濃度并與該柵分隔開。
42.根據(jù)權(quán)利要求41的方法，其中形成德爾塔摻雜的碳化硅MESFET并且形成碳化硅區(qū)域，該方法包括在碳化硅襯底上形成第一導(dǎo)電類型碳化硅的德爾塔摻雜層；在德爾塔摻雜層上形成第一導(dǎo)電類型碳化硅的摻雜的溝道層，該溝道層具有小于德爾塔摻雜層的至少一種載流子濃度的載流子濃度；在摻雜的溝道層上形成分別限制源和漏的歐姆接觸；在摻雜的溝道層上形成第一導(dǎo)電類型碳化硅的蓋層并具有大于摻雜的溝道層的載流子濃度的載流子濃度；在源和漏之間形成具有第一底部的第一凹槽，其延伸穿過蓋層進(jìn)入摻雜的溝道層第一距離；在第一凹槽中形成柵并延伸進(jìn)入摻雜的溝道層；以及在源和漏之間形成具有第二底部的第二凹槽，其延伸小于第一距離的第二距離，穿過蓋層至摻雜的溝道層并具有各自的側(cè)壁，各自的側(cè)壁位于相應(yīng)的源和柵與漏和柵之間并與柵、源和漏分隔開，以便定義蓋層的區(qū)域，該蓋層在相應(yīng)的源和柵與漏和柵之間擴(kuò)展，以便提供碳化硅區(qū)域。
43.根據(jù)權(quán)利要求42的方法，其中形成德爾塔摻雜層、摻雜的溝道層和蓋層的步驟包括在單個生長步驟中外延生長德爾塔摻雜層、摻雜的溝道層和蓋層的步驟。
44.根據(jù)權(quán)利要求43的方法，其中在單個生長步驟中源材料濃度被第一次改變以生長摻雜的溝道層，被第二次改變以生長蓋層。
45.根據(jù)權(quán)利要求43的方法其中形成蓋層的步驟包括在摻雜的溝道層中注入第一導(dǎo)電類型的摻雜劑。
46.根據(jù)權(quán)利要求42的方法，其中形成德爾塔摻雜層、摻雜的溝道層和蓋層的步驟包括淀積德爾塔摻雜層、淀積摻雜的溝道層和淀積蓋層的步驟。
47.根據(jù)權(quán)利要求42的方法，其中第一導(dǎo)電類型碳化硅包括n型導(dǎo)電類型碳化硅。
48.根據(jù)權(quán)利要求42的方法，其中第一導(dǎo)電類型碳化硅包括p型導(dǎo)電類型碳化硅。
49.根據(jù)權(quán)利要求42的方法，還包括在襯底和德爾塔摻雜層之間形成緩沖層的步驟。
50.根據(jù)權(quán)利要求49的方法，其中形成緩沖層包括形成p型導(dǎo)電類型碳化硅層的步驟。
51.根據(jù)權(quán)利要求49的方法，其中形成緩沖層包括形成n型導(dǎo)電類型碳化硅層的步驟。
52.根據(jù)權(quán)利要求49的方法，其中形成緩沖層包括形成未摻雜碳化硅層的步驟。
53.根據(jù)權(quán)利要求42的方法，其中形成歐姆接觸的步驟包括在鄰近MESFET的源區(qū)的區(qū)域中刻蝕穿過蓋層的接觸窗口；以及在接觸窗口中形成歐姆接觸。
54.根據(jù)權(quán)利要求42的方法，還包括在源和漏之下的區(qū)域中注入n型摻雜劑，以提供具有高于摻雜的溝道層的載流子濃度的n型導(dǎo)電類型碳化硅的高摻雜區(qū)域；其中形成歐姆接觸的步驟包括在高摻雜區(qū)域上形成歐姆接觸。
55.根據(jù)權(quán)利要求54的方法，還包括刻蝕德爾塔摻雜層、摻雜的溝道層、蓋層和高摻雜區(qū)域以形成一個臺面的步驟。
56.根據(jù)權(quán)利要求54的方法，其中注入n型摻雜劑的步驟還包括退火n型摻雜劑，以便激活該n型摻雜劑。
57.根據(jù)權(quán)利要求42的方法，還包括在MESFET上生長氧化物層的步驟。
58.根據(jù)權(quán)利要求42的方法，還包括在MESFET上淀積氧化物層的步驟。
59.根據(jù)權(quán)利要求42的方法，其中形成第二凹槽包括在蓋層上形成用于第二凹槽的掩模；依據(jù)掩模來刻蝕穿過蓋層第二距離而延伸到摻雜的溝道層。
60.根據(jù)權(quán)利要求42的方法，其中形成第二凹槽的步驟包括在蓋層上形成用于第二凹槽的掩模；依據(jù)掩模來刻蝕穿過蓋層而延伸進(jìn)入摻雜的溝道層第二距離。
61.根據(jù)權(quán)利要求42的方法，其中形成第一凹槽包括形成用于第一凹槽的掩模；依據(jù)掩模來刻蝕進(jìn)入第二底部第一距離。
62.一種MESFET的形成方法，包括在碳化硅襯底上形成第二導(dǎo)電類型的緩沖層；單個生長步驟中外延生長所有都為第一導(dǎo)電類型的德爾塔摻雜層、摻雜的溝道層和蓋層，第一次改變源材料載流子濃度以生長摻雜的溝道層并第二次改變源材料濃度以生長蓋層；形成用于第一導(dǎo)電類型注入劑的掩模；注入第一導(dǎo)電類型注入劑并用退火來激活第一導(dǎo)電類型注入劑；刻蝕德爾塔摻雜層、摻雜的溝道層、蓋層和第一導(dǎo)電類型注入劑以形成一個臺面；形成用于第一凹槽的掩模，并刻蝕源和漏之間具有第一底部的第一凹槽，其延伸穿過氧化物層和蓋層并進(jìn)入摻雜的溝道層第一距離并具有各個側(cè)壁，該各個側(cè)壁位于相應(yīng)的源和柵與漏和柵之間；在蓋層上并在第一凹槽中生長氧化物層；開口用于源和漏的窗口；在窗口上形成歐姆接觸；形成用于第二凹槽的掩模；刻蝕第二凹槽，其延伸進(jìn)入摻雜的溝道層大于第一距離的第二距離；以及在第二凹槽中形成柵，其延伸進(jìn)入摻雜的溝道層。
全文摘要
本發(fā)明提供一種金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)的單元。MESFET的單元包括具有源(13)、漏(17)和柵(24)的德爾塔摻雜的碳化硅MESFET。柵(24)位于源(13)和漏(17)之間并延伸進(jìn)入第一導(dǎo)電類型摻雜的溝道層(16)。鄰近源(13)和漏(17)的碳化硅區(qū)域分別在源(13)和柵與漏(17)和柵(24)之間延伸。碳化硅區(qū)域具有比摻雜的溝道層(16)的載流子濃度更高的載流子濃度并被隔開以遠(yuǎn)離柵(24)。
文檔編號H01L29/36GK1706048SQ02821189
公開日2005年12月7日 申請日期2002年10月8日 優(yōu)先權(quán)日2001年10月24日
發(fā)明者S·斯里拉姆 申請人:克里公司