專利名稱：二極管電路及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及二極管電路，尤其是關(guān)于集成二極管電路。
背景技術(shù)：
EP 1146567 A1公開了一種二極管以及其制造方法。此二極管之實施例是一pin二極管，并包括于其上沉積一輕度摻雜n導(dǎo)電區(qū)域之重度摻雜n導(dǎo)電硅基板。于該輕度摻雜n導(dǎo)電區(qū)域之上設(shè)置有一重度摻雜p導(dǎo)電區(qū)域。該輕度摻雜區(qū)域是通過在該重度摻雜硅基板上之外延(epitaxy)所形成，而其中該重度摻雜p導(dǎo)電區(qū)域是通過該外延區(qū)域中之植入所產(chǎn)生。在平面視圖中為圓形之pin二極管包括一隔離溝槽(trench)延伸環(huán)繞該主動二極管結(jié)構(gòu)并形成其限制。此二極管通過設(shè)置一電極于重度摻雜p導(dǎo)電區(qū)域上以及通過沉積，在背后(back side)薄化之后，一背后接觸于重度摻雜n導(dǎo)電硅基板之背表面上。通過提供隔離溝槽，空乏區(qū)域(depletion region)之延伸，以及因此二極管的電容與該上部電極解耦合，因此空乏區(qū)的延伸可以獨立于電極的尺寸而被選擇。這允許較短的切換開/關(guān)時間，這對于pin二極管被當(dāng)成高頻開關(guān)使用時尤其需要。
為設(shè)置此種二極管至一電路內(nèi)，必須提供外部的HF耦入網(wǎng)絡(luò)(couple-in network)，以及額外具有一偏壓饋入網(wǎng)絡(luò)，因此二極管可于一高頻電路中被使用。此半導(dǎo)體二極管因此必須在外部為該HF耦入與一高通(highpass)，該HF耦出(couple-out)之高通(high pass)，以及該偏壓饋入之低通(low pass)接觸。
此概念的缺陷在于區(qū)域消耗相當(dāng)高。此外，需要復(fù)雜且因此昂貴的處理步驟以便獲得外部連接的接觸，例如通過打線(bonding)。此外，會導(dǎo)入使用打線之外部接觸產(chǎn)生額外的寄生效應(yīng)，尤其是打線的導(dǎo)電性有問題的效應(yīng)，其一方面僅可被仿真，且因此很不好地被列入電路沒計時的考慮，且另一方面，降低整個電路的截止頻率(cut-off frequency)。

發(fā)明內(nèi)容
本發(fā)明的之一目的在于提供一種二極管電路及產(chǎn)生二極管電路之方法，其較不昂貴且就區(qū)域消耗考量時是較好的。
此目的通過依據(jù)權(quán)利要求1的二極管電路以及權(quán)利要求15的產(chǎn)生二極管電路之方法而達成。
本發(fā)明是以較好的及較不昂貴的電路可以通過集成二極管與供電網(wǎng)絡(luò)在一起而達成的發(fā)現(xiàn)為基礎(chǔ)。依據(jù)本發(fā)明，這通過一pin二極管被制造，其接觸重度摻雜n區(qū)域及接觸重度摻雜p區(qū)域之電極被設(shè)置在半導(dǎo)體基板之相同表面上而可達成。這是通過將p區(qū)域或n區(qū)域當(dāng)成一「埋入層」而可獲得。二極管之二端電被設(shè)置在半導(dǎo)體表面之相同表面上之結(jié)構(gòu)使得二極管與其它的電路，例如電容，電阻或線圈的集成是可能的。
為了使得二極管與電容的集成是可能的，此二極管被形成于高電阻電路基板之上。
于較佳實施例中，埋入層通過在高電阻基板上的植入(implantation)而產(chǎn)生。此i層通過外延方法在埋入層上成長。高度摻雜p區(qū)域通過摻雜該外延層之一上部區(qū)域而產(chǎn)生。此埋入層的接觸區(qū)域使用一溝槽而產(chǎn)生。以此溝槽蝕刻，電漿限制用之溝槽的協(xié)助，此pin二極管及與該埋入層分離之一集成的電容可在相同的基板中產(chǎn)生。當(dāng)，除了該埋入層接觸之溝槽之外，一隔離溝槽及一溝槽電容被形成，包圍溝槽之外延區(qū)域?qū)⑹紫冉?jīng)過該溝槽(除了該隔離溝槽區(qū)域)而被摻雜。接著，提供一隔離層于溝槽的表面以獲得電容介電質(zhì)。這造成接觸溝槽或埋入層用的溝槽也被隔離的結(jié)果。電流的傳輸不再經(jīng)由實質(zhì)上被填充導(dǎo)電物質(zhì)之溝槽而發(fā)生，而是經(jīng)由包圍接觸溝槽之摻雜區(qū)域。被填入導(dǎo)電材料以為接觸埋入層之用的溝槽不再適合傳輸電流，因為它們已經(jīng)被隔離。但是，其已發(fā)展為經(jīng)由溝槽周圍的電流傳輸之足夠的。因此，不需外執(zhí)行額外的步驟再次將電容介電質(zhì)取出“接觸溝槽”。
在本發(fā)明另一實施例中，由和用以填充至集成電容溝槽內(nèi)之材料相同之層所形成之一集成電阻在摻雜后被填入，并產(chǎn)生隔離?？梢酝ㄟ^金屬化薄片形成連接線。當(dāng)數(shù)個金屬薄片呈現(xiàn)時，也經(jīng)由被填充金屬之孔與二極管連接之集成電感，電容及電阻，如果需要的話，也可于金屬化薄片上產(chǎn)生。


本發(fā)明較佳實施例將參照附圖而被詳細說明，其中圖1是具有一pin二極管，一集成電容，一集成電阻以及一集成電感的集成電路的剖面圖；以及圖2是電路圖，用以說明二極管對無源組件的較佳集成連接，其可經(jīng)由圖一金屬化結(jié)構(gòu)獲得。
具體實施例方式
在對圖1及圖2詳細解釋之前，將參照pin二極管之一般的操作模式。通常，pin二極管包括一輕度摻雜或無摻雜本征區(qū)域(intrinsic region)。此本征區(qū)域與p摻雜及n摻雜區(qū)域相較之下具有較大的延伸。當(dāng)施加一截止電壓(cut-off voltage)至pin二極管時，此i區(qū)域很快地清除所有的自由電荷載子且空間電荷區(qū)域伸及整個i區(qū)域。這產(chǎn)生的效應(yīng)為pin二極管在反向具有極低的截止電容，在200與300fF范圍之間。
但如果此二極管被正向偏壓(forward bias)，此i區(qū)域充滿電荷載子且p區(qū)域與i區(qū)域之間的擴散電容很大。此外，二極管的歐姆(ohmic)電阻極低，因為i區(qū)域充滿自由電荷載子。
pin二極管因此可被視為受控的電阻，在正向中，具有極小的值，且其中在流動方向的電容也非常大。對施加至pin二極管之高頻信號而言，這表示由于小的歐姆電阻，會產(chǎn)生小的衰減，且高的擴散電容代表高頻信號之短路(short circuit)。但對于pin二極管反向偏壓(reverse bias)而言，高頻信號看見一極高的歐姆電阻，以及一極小的串聯(lián)電容。此pin二極管因此代表一高頻開關(guān)，當(dāng)二極管正向偏壓時開關(guān)為關(guān)(closed)，而當(dāng)二極管反向偏壓時開關(guān)為開(open)。
接著，本發(fā)明pin二極管及和無源組件的接觸將參照圖一來討論。圖一表示具有一pin二極管10，一集成電阻12，一集成電容14，以及一集成電感16之集成電路之剖面圖。在一平面圖中，此pin二極管可以，例如，以圓形或矩形的方式實施。這在理論上對電阻，集成電容及集成電感而言也是正確的，其中為簡化之故，選擇在平面圖上為矩形的形式做為集成電阻。
圖一所示之集成電路包括半導(dǎo)體基板20以及金屬結(jié)構(gòu)22，其中金屬結(jié)構(gòu)22于本導(dǎo)體基板被產(chǎn)出之后被沉積在半導(dǎo)體基板20之上。此半導(dǎo)體基板20通過提供一基底半導(dǎo)體基板30而產(chǎn)生。一層32被形成于該基底半導(dǎo)體基板30之內(nèi)，例如通過植入，其將于稍后-外延之后-被當(dāng)成埋入層使用。在本發(fā)明較佳實施例中，埋入層32是一重度n摻雜層。如從圖一所見，重度n摻雜層被限制在pin二極管10之區(qū)域。在集成電容14及集成電阻14及集成電感之下沒有此埋入層32。應(yīng)該說明的是基底半導(dǎo)體基板30較佳者為一高電阻基板，因此，例如，集成電容14主動與集成pin二極管隔離?；装雽?dǎo)體基板30之基板的區(qū)域中之重度摻雜層32的產(chǎn)生可以，例如，通過光學(xué)微影技術(shù)以及離子植入，例如通過離子擴散，產(chǎn)生。
通過外延方法，輕度n摻雜甚至為本征，亦即其摻雜濃度通常比埋入層32之摻雜濃度，同時也比第一半導(dǎo)體層36之摻雜濃度，的數(shù)值小數(shù)個級數(shù)(order)，之第三半導(dǎo)體層34，被成長于形成具有第二摻雜型態(tài)n之第二半導(dǎo)體層之埋入層32之上。第一半導(dǎo)體層36，其通常為重度p摻雜，通過于第二半導(dǎo)體層34內(nèi)摻雜一區(qū)域化區(qū)域而產(chǎn)生。此pin二極管因此包括一p層36，接下來是一i層34，再接著是半導(dǎo)體基板20內(nèi)之n層32。第一半導(dǎo)體層36，其于圖一中被表示為p摻雜，通過第一接觸38而被接觸。第一接觸38包括被填充鎢且穿過第一隔離層40及第二隔離層42之孔。
此埋入層32通過包括被摻雜于第二半導(dǎo)體層34內(nèi)之一區(qū)域44之一第二接觸而被接觸，隨后將進行解釋。第二接觸更包括被填充鎢材料之一穿孔46，其可被連接至其它組件，如同第一接觸38的情況般，通過連接線層48。連接層48左邊空處應(yīng)，例如包括銅區(qū)域，而圖1以黑影線方式呈現(xiàn)之區(qū)域是表示一隔離層。于本發(fā)明較佳實施例中，pin二極管更包括一隔離溝槽50沿主動i區(qū)域延伸，其使得正向偏壓pin二極管中的電荷載子限制是可能的，且因此導(dǎo)致短的切換開/關(guān)時間，如EP 1146567 A1所述。
圖1所示之金屬結(jié)構(gòu)22更包括，除了也被稱為第一金屬層之交叉連接線層48之外，一第一縫隙層52，一第二金屬層54，一第二縫隙層56以及一第三金屬層58。由層40及42形成之層也稱為鎢層，因為第一及第二接觸之鎢栓被形成于該處。
在本發(fā)明之較佳實施例中，以下的垂直尺寸對個別的層而言是較佳的。金屬層M1(48)通常具有600nm的延伸。第一縫隙層52通常具有900nm的延伸。第二金屬層M2(54)通常具有2.5μm的延伸。第二縫隙層56通常具有1至2μm的延伸。第三金屬層M3(58)通常具有2.5μm的延伸。
集成電容后續(xù)將被詳細處理。集成電容包括一第一電容電極60a，60b以及一第二電容電極62。電容介電質(zhì)通過一隔離層64所形成。第一電容電極60a/60b通過一或數(shù)個鎢栓連接至交叉連接線層48。相同的情況也適用于第二電容電極62，其亦通過鎢栓68連接至交叉連接線層48。
第一電容電極60a/60b包括填充導(dǎo)電材料之溝槽，例如，重度摻雜的n+多晶硅。它們經(jīng)由隔離層64被包圍外延層34中之溝槽的重度摻雜區(qū)域65所包圍，其中此重度摻雜區(qū)域65實際上形成第二電容電極。溝槽62因此不被當(dāng)成傳輸電流之用，但溝槽62附近以導(dǎo)電方式連接至鎢栓68則被使用。溝槽62因此被稱為啞溝槽，其本身對電流傳輸沒有貢獻，因為它們通過隔離層64與周圍的導(dǎo)電區(qū)域65隔離，但它們對于產(chǎn)生重度摻雜區(qū)域65而言是需要的。此處，使用與pin二極管之埋入層之第二接觸相同的原理，其中溝槽對于產(chǎn)生導(dǎo)電區(qū)域44而言也是需要的，但是當(dāng)電路被完成時，不能被用以當(dāng)成傳輸電流之用，因為在較佳實施例中自溝槽移除這個被當(dāng)成電容介電質(zhì)之隔離材料是復(fù)雜的，雖然在原則上是可執(zhí)行的。
集成電感16通常被形成于金屬層M3(58)及/或M2(54)之內(nèi)，且因此被形成為螺旋形式。其可于一金屬層內(nèi)延伸，其中二端可通過穿孔被拉至連接線層48。此電感也可被設(shè)置于二金屬層之內(nèi)，其中螺旋的內(nèi)部端點可以，例如，經(jīng)由縫隙層56從第三金屬層58被拉下至第二金屬層54，以便防止所謂的電感內(nèi)所需的橋(bridge)，其被設(shè)置于一單一金屬層內(nèi)應(yīng)僅可在一側(cè)被接觸。
此集成電阻包括一區(qū)域70定義一電阻以及一第一端71及一第二端72。定義電阻之區(qū)域70被定義在較低的隔離層42上且通過鎢栓71及72被拉至連接線層48。區(qū)域70的材料較好和填充至集成電容，及pin二極管之溝槽內(nèi)之材料或pin二極管之埋入層之接觸相同。
接著將處理依據(jù)本發(fā)明較佳實施例之圖一所示電路的產(chǎn)生。
首先，提供高電阻基底半導(dǎo)體基板30，其中區(qū)域化埋入層32隨后通過n摻雜而產(chǎn)生。接著，低電阻外延層34在整個基底半導(dǎo)體基板上成長，亦即在埋入層及在基底半導(dǎo)體基板不具有重?fù)诫s之次區(qū)域中。接著，第一重p摻雜半導(dǎo)體層36被形成于外延層之內(nèi)，于是半導(dǎo)體基板20的整個表面現(xiàn)在被提供隔離層42。在即將產(chǎn)生第一接觸，第二接觸及電容用之蝕刻之溝槽之區(qū)域內(nèi)移除隔離層。隨后執(zhí)行溝槽蝕刻，其中溝槽至少有部份伸過第三半導(dǎo)體層34，亦即外延層。當(dāng)隔離溝槽50被使用時，溝槽必須伸過整個外延層34。當(dāng)隔離溝槽50未被使用時，溝槽必須伸越外延層34至穿過溝槽之被摻雜區(qū)域「達到」該埋入層32。
在埋入層32及電容結(jié)構(gòu)二者之接觸用之蝕刻溝槽之后，較好使用PoCl擴散以重度摻雜溝槽附近的區(qū)域65及44。在完成摻雜之后，具有電容介電質(zhì)效應(yīng)之隔離層在溝槽區(qū)域中成長。此隔離層也被導(dǎo)入第二接觸44之溝槽內(nèi)，因為這些溝槽將被覆蓋，否則將導(dǎo)致更復(fù)雜及昂貴的步驟。接著，在沉積隔離層64之后，溝槽填充導(dǎo)電材料。在此步驟中，產(chǎn)生由與溝槽內(nèi)之材料相同之材料做成之電阻12之區(qū)域70。此處，n-摻雜多晶硅是較佳的材料。之后，第二隔離層44被沉積在整個所產(chǎn)生的表面上。接著，鎢栓用的穿孔被定義在此層內(nèi)，產(chǎn)生并填入鎢。接著，另一層48，52，54，56及58通過總是制造一薄隔離層(例如76)于該等層之間而被產(chǎn)生，于其上一厚隔離層隨后被沉積，其中產(chǎn)生穿孔接觸，集成電感或連接線層用之想要的金屬結(jié)構(gòu)。
圖一僅表示二極管，電容，電阻及線圈(電感)在集成電路之設(shè)置而無獨立組件互相連接的圖式。組件的聯(lián)機較佳者在連接線層48中發(fā)生，但也可發(fā)生在任何其它設(shè)置于連接線層48之上的層。此HF輸入，HF輸出，控制輸入以及控制輸出(電路接地端)通常在第三金屬層58中實現(xiàn)，因為其可立即為外部所使用。但是如果圖一所示之集成pin二極管是一大電路之一部份，此輸入/輸出也可在另外的層實現(xiàn)，因為他們被金屬結(jié)構(gòu)22中之鄰近組件所控制。
無源接觸之較佳實施例將參照圖2而被詳細說明。被稱為“1”之輸入代表輸入二極管用之供電電壓用之一控制輸入(CTRL)。在圖2之第二輸入被稱為“2”，代表接地(ground)輸入。圖2的第三輸入被稱為“3”是用以輸入高頻輸入信號(HF IN)。此HF輸出信號(HF OUT)可在圖二中被稱為“4”的輸出端被輸出。
提供電阻R1以將在輸入端“1”輸入之電壓轉(zhuǎn)換為二極管D用之電源電流。電容C1及電感L1形成二極管供電電流之低通(low pass)。輸入3的直流解耦合以一電容C2發(fā)生。。較佳者也提供另一線圈L2于二極管D之輸出與地之間以可形成直流返回路徑，當(dāng)直流返回路徑未經(jīng)由電路輸出4發(fā)生時。在此情況中也可于輸出4與陰極(亦即埋入的n層)之間提供一串連的電容C3。另一電阻R2使得二極管內(nèi)儲存的電荷可以消散，因此改善關(guān)閉時間。
較佳者，使電感L3與二極管D并聯(lián)，該電感之尺寸是可形成具有二極管截止電容之一并聯(lián)共振電路，當(dāng)二極管在反向操作時，亦即負(fù)偏壓，以等于在輸入3輸入之HF信號之平均頻率的共振頻率操作。因此，二極管的截止表現(xiàn)，亦即二極管在反向的阻抗，可增加，因為并聯(lián)共振電路在共振理論上具有無限制的高電阻。做為其它的設(shè)計參數(shù)，可以使用電阻R3及電容C4，以將線圈L3的寄生組件列入考慮或獲得，通常考慮圖二所示電路之所有其它組件，最小的從HF輸入3至HF輸出4之可能正向轉(zhuǎn)換參數(shù)，當(dāng)二極管在反向操作時，亦即，當(dāng)本發(fā)明集成pin開關(guān)是開(open)的時候。
圖2所示之不連續(xù)組件可以圖1所示之技術(shù)在一單一半導(dǎo)體基板上實現(xiàn)，并且可以依據(jù)圖二所示之電路圖被互相連接以獲得具有HF耦入網(wǎng)絡(luò)，HF耦出網(wǎng)絡(luò)及偏壓網(wǎng)絡(luò)之集成二極管電路。
本發(fā)明之優(yōu)點在于提供HF及DC偏壓用之分離的輸入/輸出，其中通過本發(fā)明之整體集成可節(jié)省區(qū)域，且通過整體集成此電路可便宜地制造并產(chǎn)生的寄生效應(yīng)具有比二極管通過外部組件連接之情況中所產(chǎn)生者少。
這是可能的，通過使pin二極管包括通過接觸一埋入層之一側(cè)向接觸排列以及集成電容及集成電阻可被集成至pin二極管制程步驟中以及額外地使用高電阻基板，因此即使是具有高品質(zhì)的集成電感有可被產(chǎn)生，因為沒有如同低電阻基板情況所產(chǎn)生的大逆流損失發(fā)生。
此處要說明的是，可獲得具有高品質(zhì)的線圈，尤其是，當(dāng)，與圖一相反，金屬結(jié)構(gòu)之最小可能數(shù)字，且尤其是，沒有一電容的低電阻區(qū)域呈現(xiàn)在電感之下時。
參考標(biāo)號表1 控制輸入2 接地輸入3 HF輸入4 HF輸出R1 集成電阻R2 集成電阻R3 集成電阻C1 集成電容C2 集成電容C3 集成電容C4 集成電容L1 集成線圈L2 集成線圈L3 集成線圈10 pin二極管12 集成電阻14 集成電容16 集成電感20 半導(dǎo)體基板22 金屬結(jié)構(gòu)30 基底半導(dǎo)體基板32 n-半導(dǎo)體層34 i-半導(dǎo)體層36 p-半導(dǎo)體層38 p-半導(dǎo)體層用之鎢栓40 隔離層42 隔離層
44 第二接觸的導(dǎo)電區(qū)46 第二接觸的鎢栓48 連接線層50 隔離溝槽52 縫隙層54 第二金屬層56 第二縫隙層58 第三金屬層60a，60b第一電容電極62 第二電容電極64 電容介電質(zhì)65 摻雜的電容電極區(qū)域66 鎢栓68 鎢栓70 具一定義電阻的區(qū)域71 電阻之第一電極72 電阻之第二電極76 薄隔離層
權(quán)利要求
1.一種二極管電路，包括一半導(dǎo)體基板，具有一主表面，其中該半導(dǎo)體基板包括一第一摻雜型態(tài)(p)之一第一半導(dǎo)體層(36)；一第二摻雜型態(tài)(n)之一第二半導(dǎo)體層(32)；以及一第三半導(dǎo)體層(34)設(shè)置于該第一與該第二半導(dǎo)體層之間，其自由電荷之濃度小于該第一及該第二半導(dǎo)體層之自由電荷濃度，其中該第二半導(dǎo)體層(32)系被埋入該半導(dǎo)體基板(20)之內(nèi)之一層，其中該第一半導(dǎo)體層(36)系分布于該半導(dǎo)體基板(20)之該主表面之上；一第一接觸(38)，用于設(shè)置于該半導(dǎo)體基板之該表面上之該半導(dǎo)體層(36)之接觸；以及一第二接觸(44，46)，用于該埋入層(32)之接觸，其中該接觸從該半導(dǎo)體基板(20)之該主表面延伸至該埋入層(32)。
2.如權(quán)利要求1所述的二極管電路，其特征在于，還包括一隔離溝槽(50)從該半導(dǎo)體基板之該主表面延伸至該埋入層(32)且實質(zhì)上包圍設(shè)置于該基板之該主表面上之該半導(dǎo)體層(36)；其中該第二接觸(44，46)系設(shè)置于該隔離溝槽(50)之外并伸過該第二半導(dǎo)體層(34)。
3.如權(quán)利要求1所述的二極管電路，其特征在于，還包括該第二半導(dǎo)體層(34)內(nèi)之一溝槽至少一部份從該半導(dǎo)體之該主表面延伸至該埋入層(32)，其中該第二接觸(44，46)包括一重?fù)诫s區(qū)域(44)設(shè)置于該第二半導(dǎo)體層(34)之內(nèi)，該區(qū)域空間上設(shè)置于該第二半導(dǎo)體層(34)內(nèi)之該溝槽周圍，其中該溝槽系通過一隔離層(64)與該重?fù)诫s區(qū)域(44)隔離。
4.如前述權(quán)利要求的其中任一所述的二極管電路，其特征在于，還包括一電容集成于該半導(dǎo)體基板內(nèi)，包括一第一電極(60a，60b)以及一第二電極(62)，其二者被設(shè)置于該半導(dǎo)體基板(20)之該主表面。
5.如權(quán)利要求4所述的二極管電路，其特征在于，該電容還包括一溝槽位于該第二半導(dǎo)體層(34)內(nèi)；一摻雜區(qū)域(65)位于該第二半導(dǎo)體層(34)內(nèi)并設(shè)置于該溝槽之周圍；一隔離層(64)位于該溝槽內(nèi)；一導(dǎo)電材料位于該隔離層上及該溝槽內(nèi)，其中該第一電極系連接于該溝槽內(nèi)之該導(dǎo)電材料，以及其中該第二電極連接至設(shè)置于該溝槽周圍之該摻雜區(qū)域(65)。
6.如權(quán)利要求1至5的其中任一所述的二極管電路，其特征在于，還包括一集成電阻(70)通過該半導(dǎo)體基板之該主表面上之一隔離層(42)與該半導(dǎo)基板(20)分離，并包括由導(dǎo)電材料制成之一區(qū)域(70)。
7.如權(quán)利要求6所述的二極管電路，其特征在于，由導(dǎo)電材料制成之該區(qū)域包括一材料，其與設(shè)置于該第二半導(dǎo)體層(34)內(nèi)之一電容之一溝槽內(nèi)之材料相同，或與用于該第二接觸之一溝槽中之材料相同。
8.如前述權(quán)利要求的其中任一所述的二極管電路，其特征在于，還包括一集成電感(16)通過至少一隔離層(52)與該半導(dǎo)體基板分離。
9.如權(quán)利要求8所述的二極管電路，其特征在于，其中該電感包括至少一圈；一第一端連接至該圈之一端；一第二端連接至該圈之另一端，其中該圈系被形成為一層(58，54)內(nèi)之一導(dǎo)電區(qū)域，其關(guān)于該基板之該主表面被設(shè)置于該至少一隔離層(40)之上，以該隔離層使該電感與該半導(dǎo)體基板(20)分離。
10.如權(quán)利要求1至9的其中任一所述的二極管電路，其特征在于，其中該半導(dǎo)體基板包括一高電阻基底基板(30)，并包括一主表面且于其上設(shè)置該埋入半導(dǎo)體層(32)。
11.如權(quán)利要求1至10的其中任一所述的二極管電路，其特征在于，還包括一連接線層(48)，其中該連接線層系通過至少一隔離層(40)與該半導(dǎo)體基板(20)分離，其中該連接線結(jié)構(gòu)包括該至少一隔離層上之另一隔離層內(nèi)之軌跡。
12.被形成一集成電路的如前述權(quán)利要求的其中任一所述的二極管電路，其特征在于，包括一HF輸入信號HF輸入端(3)；一HF輸出端(4)用于一HF輸出信號；一控制端(1)用以輸入一供電電壓至該第一接觸或該第二接觸；一接地端(2)用以分別輸入一大電位至該第二或第一接觸，一集成電阻(R1)位于該控制端(1)與一中間點之間；一第一集成電感(L1)位于該中間點與該第一接觸之間；一第一集成電容(C1)位于該中間點與該接地端(2)之間；一第二集成電容(C2)位于該HF輸入端(3)與該第一接觸之間。
13.如權(quán)利要求1至12的其中任一所述的二極管電路，其特征在于，其中與另一電感串聯(lián)之另一電感(L3)以及另一電容(C4)連接于該第一與該第二接觸之間，其中該另一電感(L3)的尺寸被設(shè)定為其形成具有該第一與該第二半導(dǎo)體層之間之一逆向偏壓之一截止電容之一共振電路，該共振電路具有一共振頻率，其接近于一HF輸入端(3)輸入之高頻電壓之操作頻率。
14.如權(quán)利要求12或13所述的二極管電路，其特征在于，其中另一電感(L3)被設(shè)置于該第二接觸與該接地端(2)之間，其中另一電阻(R2)連接于該第二半導(dǎo)體層與該接地端(2)之間；及/或其中該另一電容(C3)連接于該另一半導(dǎo)體層與該HF輸出端(4)之間。
15.一種制造二極管電路的方法，包括以下步驟提供具有一主表面之一半導(dǎo)體基板，其中該半導(dǎo)體基板包括一第一摻雜型態(tài)(p)之一第一半導(dǎo)體層(36)；一第二摻雜型態(tài)(n)之一第二半導(dǎo)體層(32)；以及一第三半導(dǎo)體層(34)設(shè)置于該第一與該第二半導(dǎo)體層之間，其自由電荷之濃度小于該第一及該第二半導(dǎo)體層之自由電荷濃度，其中該第二半導(dǎo)體層(32)系被埋入該半導(dǎo)體基板(20)之內(nèi)之一層，其中該第一半導(dǎo)體層(36)系分布于該半導(dǎo)體基板(20)之該主表面之上；產(chǎn)生一第一接觸(38)，用于設(shè)置于該半導(dǎo)體基板之該表面上之該半導(dǎo)體層(36)之接觸；以及產(chǎn)生一第二接觸(44，46)，用于該埋入層(32)之接觸，其中該接觸從該半導(dǎo)體基板(20)之該主表面延伸至該埋入層(32)。
16.如權(quán)利要求15所述的方法，其特征在于，提供該半導(dǎo)體基板之步驟包括下列子步驟提供一高電阻基底半導(dǎo)體基板(30)；摻雜該高電阻基底半導(dǎo)體基板之一區(qū)域以產(chǎn)生該第二半導(dǎo)體層(32)；沉積一高電阻區(qū)域(34)于該第二半導(dǎo)體層(32)之上以產(chǎn)生該第三半導(dǎo)體層(34)；以及摻雜該第三半導(dǎo)體層(34)內(nèi)之一區(qū)域以產(chǎn)生該第一半導(dǎo)體層(36)。
17.如權(quán)利要求15或16所述的方法，其特征在于，產(chǎn)生該接觸的步驟包括下列步驟形成穿過該第二半導(dǎo)體層(32)之至少一部份之一溝槽；摻雜該溝槽之一環(huán)境(44)以便于延伸至該第三半導(dǎo)體層(34)之該溝槽之該環(huán)境內(nèi)產(chǎn)生一摻雜區(qū)域(44)。
18.如權(quán)利要求17所述的方法，其特征在于，產(chǎn)生該第二接觸的步驟還包括下列步驟通過一隔離層隔離該溝槽之一表面并以一導(dǎo)電材料填入該溝槽。
19.如權(quán)利要求17或18所述的方法，其特征在于，于該產(chǎn)生該第二接觸之步驟中，在相同時間于該第三半導(dǎo)體層內(nèi)產(chǎn)生一電容溝槽。
全文摘要
本發(fā)明涉及二極管電路及其制造方法。一種二極管電路，包括一pin二極管結(jié)構(gòu)(10)，其中n半導(dǎo)體層是一埋入層(32)，于其上通過外延淀積方法沉積i區(qū)域(34)，且其中一p半導(dǎo)體層(36)被導(dǎo)入外延淀積層內(nèi)。p半導(dǎo)體層的接觸(38)以及n半導(dǎo)體層(32)的接觸(44，46)被設(shè)置于半導(dǎo)體基板(20)的相同的主表面上，使得具有一集成電容(14)，一集成電阻(12)及/或一集成電感(16)的集成是可能的。
文檔編號H01L27/06GK1602552SQ02824753
公開日2005年3月30日 申請日期2002年11月22日 優(yōu)先權(quán)日2001年12月11日
發(fā)明者C·阿倫斯, W·哈通, H·霍耶爾曼恩, R·洛塞漢德, J·-P·沙弗 申請人:因芬尼昂技術(shù)股份公司