專利名稱：于溝道區(qū)域中具有退化摻雜分布的半導體組件及用于制造該半導體組件的方法
技術領域：
本發(fā)明一般系關于制造集成電路的領域，并且尤其系關于在該晶體管組件的溝道區(qū)域中具有改良的退化摻雜分布的半導體組件，諸如場效應晶體管，以及制造此類半導體組件的方法。
背景技術：
場效應晶體管，諸如金屬氧化物半導體晶體管，代表其中一種在現(xiàn)代集成電路中最常使用的電路組件。通常，大量的場效應晶體管同時形成于適當?shù)幕迳喜⑶蚁嗷ミB接以提供該電路所需的功能。通常，場效應晶體管包括兩個高度摻雜的半導體區(qū)域，一般為硅材區(qū)域，該區(qū)域亦稱為漏極及源極區(qū)域，并且該區(qū)域為內(nèi)嵌于輕微及反向摻雜的半導體區(qū)域中，即該所謂的N井或P井，視欲形成的晶體管類型而定。該漏極及源極區(qū)域以介入的溝道區(qū)域而間隔分離，其中當施加適當?shù)碾妷褐翓艠O電極時傳導溝道在該溝道區(qū)域內(nèi)形成于該漏極及源極區(qū)域之間，該柵極電極通常形成于該溝道區(qū)域的上方并且藉由柵極絕緣層，通常為柵極氧化層，與該溝道區(qū)域分隔。
當個別的半導體組件的結構尺寸(feature size)持續(xù)地減少時，例如，在該源極及漏極區(qū)域之間的距離(亦稱為溝道長度)在此方面表示關鍵尺寸，組件效能將增加。然而，這些改變表示由工藝工程師所待克服的新的挑戰(zhàn)以便發(fā)展與該減少的結構尺寸兼容的新的工藝及技術，該結構尺寸不會部分抵銷藉由減少該結構尺寸所獲得的改善。例如，減少該溝道長度通常需要該柵極絕緣層的厚度的減少以便該導電溝道的形成仍然可由該施加的柵極電壓充分地控制。形成數(shù)納米厚度的柵極絕緣層，如同典型復雜的金屬氧化物半導體晶體管，因此需要先進的工藝技術以減少在該柵極絕緣層下方的該半導體區(qū)域中的任何晶格損害以便允許高品質柵極絕緣層的形成，諸如氧化層，而用于確保該組件在整個操作生命上的高程度的可靠度。再者，只有相對未受損的半導體區(qū)域允許柵極絕緣層的形成具有與該半導體材料相對光滑的接口接合以便電荷載子的散射事件減少。
在現(xiàn)代組件中該溝道長度的減少導致改善的導電性。然而，在某些例子中，可能需要在不過度地減少該溝道長度下藉由增強在該溝道區(qū)域中的載子移動率以更進一步改善該導電性。因此，在現(xiàn)代組件中，所謂的退化溝道摻雜分布將受到考量。如同眾所周知的，在該半導體晶格中的摻雜原子可以以電荷載子在該半導體區(qū)域中有效電場的影響下移動的散射中心而表示。因此，在現(xiàn)代組件中，該退化溝道摻雜分布可以使用，亦即，摻雜的濃度從該柵極絕緣層至位在向下較深的該溝道區(qū)域而增加，以便實質上在接近該柵極絕緣層處形成該傳導溝道的電荷載子遭遇相對低的散射中心的濃度以便在該溝道中的整體的導電性將增強。然而，退化溝道摻雜分布非常難以獲得，這將于下文中藉由參考第1a至1c圖及第2a至2b圖而詳細說明。
第1a圖顯示半導體組件100在早期制造行程中的示意橫截面圖式。該半導體組件100在此例子中以互補式金屬氧化物半導體晶體管對而作說明，其中半導體區(qū)域101，諸如硅材區(qū)域，淺溝槽隔離102，例如包括二氧化硅，經(jīng)由形成以分隔N井結構102及P井結構110。在該N井結構120中，植入，亦即摻雜，部分由121、122、123及124所標示，并且相對地，在該P井結構110中，植入部分111、112、113及114附有圖解。位在該N井結構120及該P井結構110內(nèi)的最底處的植入部分111、121亦稱為埋藏植入。該植入部分112、122一般已知為填覆植入，而植入部分113、123通常稱的為穿透植入，該植入部分114、124亦稱為VT植入，其中VT意指該欲形成的晶體管組件的臨限電壓。
顯示于第1a圖中的用于形成半導體組件100的曲型的工藝流程可以包括該下列的步驟。首先，該淺溝漕隔離102藉由在該技藝中的眾所周知的光學微影、蝕刻及沉積技術而形成。之后，該P井結構110及N井結構120藉由依序執(zhí)行的離子植入工藝而定義，其中，在該實際植入工藝之前，犧牲層，諸如氧化層(未顯示)，可以沉積在該半導體區(qū)域101的上方以更精確地控制該植入工藝。對于定義該N井結構120，通常使用磷或砷離子，而對于定義該P井結構110，通常使用硼離子。在植入期間，該相對植入工藝的劑量及能量經(jīng)由控制以便定位出在該相對植入部分121至124及111至114中的該對應離子類型的峰值濃度。應該注意的是由于該植入工藝的自然效應，用于定義該P井結構110及該N井結構120的該植入部分的邊界并非如同于第1a圖中所顯示的明確的邊界，而相反地是具有逐漸變化。
第2a圖為一種圖式，其中該N井結構120及該P井結構110的摻雜濃度依據(jù)在該相對的井結構中的深度而描繪。尤其，從第2a圖中明顯看出由該相同的圖式標號依據(jù)該相對的植入部分所標示的VT植入(114、124)造成摻雜濃度在該半導體組件100的表面的鄰近處為顯著地減少。亦即，在該植入工藝之后該滲雜濃度在該N井結構120及該P井結構110中的該半導體組件100的表面附近立即呈現(xiàn)所需要的退化摻雜分布，其中在該組件完成之后，溝道將在該組件的操作期間而形成。
在藉由離子植入定義該P井結構110及該N井結構120之后，該半導體組件100必須經(jīng)過熱處理以便活化該植入的離子，亦即，為了定位該多數(shù)離子位在晶格位置，以及固化由該離子轟擊所造成的任何晶格損害。遺憾的是在此項熱處理期間，不可避免的擴散將會產(chǎn)生并且在該相對的植入部分之間的邊界將會更強烈地模糊掉以便在該P井結構110及該N井結構120內(nèi)部的該垂直摻雜分布將變得更不明確。
第2b圖顯示具有相對于該個別井結構的深度的典型的摻雜分布的對應的圖式。由于在該熱處理期間該摻雜原子的向上擴散，在該半導體組件100的表面附近處的初始退化分布，如同由圖標標號200所標示，可能已經(jīng)變成實質上不均勻地分布。
第1b圖示意地顯示在先進制造行程中的半導體組件100。在第1b圖中，該半導體組件100包括在該P井結構110內(nèi)部的重N型摻雜源極及漏極區(qū)域131，包含輕摻雜延伸132。在該N井結構120中，同樣地，提供重P型摻雜源極及漏極區(qū)域141，包含輕摻雜延伸142。柵極絕緣層135，例如柵極氧化層，提供于該半導體組件100的整個表面上以分隔柵極電極134與對應的溝道區(qū)域136及分隔柵極電極144與對應的溝道區(qū)域146。間隔組件133提供于該柵極電極134的側壁處并且個別的間隔組件143位在該柵極電極144的側壁處。因此，該半導體組件100包含N道道晶體管130及P溝道晶體管140。
通常，該N溝道晶體管130及該P溝道晶體管140藉由下列工藝而形成。在該熱處理之后，該柵極絕緣層135將形成，其中該柵極絕緣層可以藉由化學氣相沉積(chemical vapor deposition，CVD)而沉積，或者，若使用氧化層，可以使用快速熱處理爐管工藝或習知的爐管氧化工藝。由于通常高溫包含于在制造該柵極絕層135之內(nèi)，此工藝亦造成該摻雜在該P井結構110及該N井結構120內(nèi)部的更進一步擴散。之后，復晶硅將藉由復雜的光學微影技術而沉積及摹制以形成該柵極電極134及144。藉由第一次植入，該延伸132及142將定義出來并且接著，該間隔組件133、143將形成并且在后續(xù)的植入工藝期間作為植入屏蔽而用于定義該源極及漏極區(qū)域131、141。由于必須更進一步的熱處理以活化在該區(qū)域131、132及141、142內(nèi)部的摻雜并且固化由先前植入步驟所造成的任何的晶格損害，該初始摻雜濃度，如同于第2a圖中所顯示，甚至將更強烈地受到影響，因此在復數(shù)個熱處理之后，該實際的摻雜濃度將藉由顯示于第2b圖中的圖式所表示。尤其，因此非常難以獲得或維持欲在其內(nèi)部達到改良的載子移動率的在該溝道區(qū)域136及146內(nèi)的退化摻雜分布。
依據(jù)包含在獲得或維持藉由該習知的制作流程所造成的在場效應晶體管的溝道區(qū)域中的退化摻雜分布的困難度，極為需要用于形成半導體組件呈現(xiàn)退化摻雜分布的改良的方法。

發(fā)明內(nèi)容
本發(fā)明一般系關于用于形成包含退化摻雜分布的半導體組件的方法，其中實質單晶溝道層在井結構已經(jīng)藉由離子植入在半導體區(qū)域內(nèi)定義之后將形成。由于該離子植入，以及該后續(xù)的熱處理工藝在該溝道層的形成之前將會執(zhí)行，該溝道層將實質上提供欲形成的半導體組件的溝道區(qū)域，來自井結構的摻雜原子的擴散而進入該溝道層將顯著地減少。由于該溝道層可以不摻雜或僅輕微摻雜，在此溝道層內(nèi)的實質退化摻雜分布可以維持于整個后續(xù)的工藝步驟中，藉以因為在該接口處至該下層的溝道層的減少的摻雜濃度而確保關于該柵極絕緣層的加強的載子移動率及改良的品質的改善的組件特性。
依據(jù)本發(fā)明的其中一項用作說明的實施例，在場效應晶體管的溝道區(qū)域中形成退化摻雜分布的方法包括在基板中形成井結構及在該井結構的上方外延成長溝道層。再者，由柵極電極所接續(xù)的柵極絕緣層將形成于該溝道層之上。此外，該方法包含在該井結構中形成漏極及源極區(qū)域，其中該溝道區(qū)域位在該漏極及源極區(qū)域之間。
在本發(fā)明的另一個實施例中，在形成于基板上的半導體區(qū)域內(nèi)選擇性地形成退化摻雜分布的方法包括形成第一井結構于該半導體區(qū)域的第一部分中及形成第二井結構于該半導體區(qū)域的第二部分中。再者，屏蔽層形成于該第二井結構的上方并且溝道層選擇性地外延成長于該第一井結構的上方，其中該屏蔽層避免該溝道層在該第二井結構上成長。
依據(jù)本發(fā)明的另一個實施例，半導體組件包括晶體管組件，該晶體管組件包括形成于基板內(nèi)的井結構及形成于該井結構之上的擴散屏障層。再者，溝道層形成于擴散屏障層之上并且柵極絕緣層形成于該溝道層之上。該晶體管組件更包括形成于該柵極絕緣層之上的柵極電極及由溝道區(qū)域所分隔的源極及漏極區(qū)域。位在該溝道層內(nèi)部的該溝道區(qū)域的摻雜濃度由該柵極絕緣層朝向該擴散屏障層而增加。


本發(fā)明可以藉由參考下列所列舉的說明并結合該附加的圖式而了解，其中類似的圖式標號定義類似的組件，其中第1a及1b圖顯示例示性習知的半導體組件在不同的制造階段處的示意橫截面圖標；第2a及2b圖示意地描繪第1a及1b圖在該植入工藝之后及在復數(shù)個熱處理步驟之后于該半導體組件的井結構內(nèi)部的垂直的摻雜濃度；第3a至3f圖示意地顯示依據(jù)本發(fā)明的用作說明的實施例的半導體組件在各種制造階段處的橫截面圖式；以及第4圖示意地描繪說明在包含具有退化摻雜分布的溝道域的該井結構內(nèi)部的垂直濃度的圖式。
具體實施例方式
本發(fā)明的用作說明的實施例將于下文中描述。為了明確的目的，并非實際實現(xiàn)的所有特征將于此說明書中作描述。當然將會了解的是在任何此類實際實施例的發(fā)展中，各種特定實現(xiàn)的決定必須做到以達到該發(fā)展者的特定目標，諸如與系統(tǒng)相關及商業(yè)相關的限制的兼容性，該限制將隨著其中一項實現(xiàn)至另一項實現(xiàn)而改變。再者，將會了解的是此類發(fā)展的努力可能是復雜及耗時的，但是盡管如此對于熟習此項技藝的人士在具有此揭露的優(yōu)點后將是例行性的任務。
參考第3及第4圖，本發(fā)明的用作說明的實施例今將做描述。在這些實施例中，互補式金屬氧化物半導體晶體管對將做為該半導體組件的說明，如同在該″先前技術″中的例子，由于互補式金屬氧化物半導體晶體管對，包含P型溝道金屬氧化物半導體場效應晶體管及N型溝道金屬氧化物半導體場效應晶體管，時常使用半導體組件于現(xiàn)代集成電路中。通常，由于在該P型溝道金屬氧化物半導體晶體管的P型溝道內(nèi)的正電洞的顯著減少的移動率，該P型溝道金屬氧化物半導體晶體管相較于該N型溝道金屬氧化物半導體晶體管呈現(xiàn)較少的效能。因此，描繪于第3a至3e圖中的用作說明的實施例表示本發(fā)明在P型溝道金屬氧化物半導體晶體管上的應用，該應用因此允許至少部分地補償該P型溝道金屬氧化物半導體晶體管相較于該N型溝道金屬氧化物半導體晶體管的減少的效能。該N型溝道金屬氧化物半導體晶體管的特性實質上仍然未改變以便在該N型溝道晶體管及該P型溝道晶體管的電氣特性上的高程度的對稱性可以獲得。然而，需要了解的是本發(fā)明亦適用于N型溝道晶體管或P型溝道晶體管及N型溝道晶體管兩者。
第3a圖示意性地顯示包括形成于半導體基板301內(nèi)的P井結構310及N井結構320的半導體組件300的橫截面圖標。需要注意的是該結構301可以是用于在該基板上形成半導體區(qū)域的任何適當?shù)幕澹渲性揚井及N井結構310、320可以形成。因此，該半導體基板301意在涵括適當?shù)陌雽w區(qū)域形成于其上或內(nèi)的任何的基板，例如包括絕緣材料，諸如藍寶石、玻璃及類似的材料，以允許該對應的井結構310及320的形成。再者，該半導體組件300包括包含絕緣材料的淺溝槽隔離302，諸如二氧化硅，以分隔該P井結構310及該N井結構320。該P井結構310及該N井結構320兩者包括安置在該相對的井結構內(nèi)部的個別的摻雜以便造成例如在第2a圖中所顯示的例示性垂直的(相對于該圖式)摻雜濃度。例如，該P井結構310可包括硼原子并且該N井結構320可包括磷及/或砷原子以提供該所需的導電性。再者，屏蔽層360形成于該P井結構310的上方，其中該屏蔽層可以包括絕緣材料，諸如二氧化硅、氮化硅及硅的氮化物(silicon-reacted nitride)等等。該屏蔽層360的材料相對于該淺溝槽隔離302的半導體材料及絕緣材料應該呈現(xiàn)良好的蝕刻選擇性。例如，若在該P井結構310及N井結構320中硅為該半導體材料，并且二氧化硅使用作為淺溝槽隔離材料，則氮化硅及硅的氮化物在后續(xù)的蝕刻工藝中呈現(xiàn)充分及適當?shù)倪x擇性。
在其中一項實施例中，如同于第3a圖中所顯示，當該屏蔽層360為實質上包括二氧化硅時，例如由氮化硅所形成的蝕刻終止層361將形成于該屏蔽層360的下方以便定義后續(xù)的蝕刻工藝的終止點。用于形成該半導體組件300的典型的制作流程，諸如于第3a圖中所顯示，可以包括該下列步驟。在該淺溝槽隔離302形成之后，該P井結構310及該N井結構320藉由離子植入所定義，其中數(shù)個植入步驟可以如同參考第1a圖所描述而使用。
在其中一項特定的實施例中，該N井結構320藉由具有每平方公分2×1013至2×1014個粒子的劑量的400至800keV(仟電子伏特，kiloelectron volts)的能量的磷離子的第一植入而定義。在第二個植入步驟中，磷離子以具有每平方公分2×1013至2×1014個粒子的劑量的150至250keV的能量植入至該N井結構320內(nèi)部，接著以具有每平方公分2×1012至5×1013個粒子的劑量的50至100keV的能量進行更進一步的磷植入步驟。最后，將可以以具有1×1012至1×1013的劑量的30至70keV的能量的砷離子或者以具有1×1012至1×1013的劑量的20至50keV的能量的磷離子執(zhí)行植入步驟以粗略地調(diào)整欲形成于該N井區(qū)域320之內(nèi)或之上的晶體管組件的臨限電壓。
在其中一項實施例中，該最終的臨限植入在該制造程序的此階段處可以略去并且可以在之后的階段處執(zhí)行，如同將于下文中詳細描述。之后，可以執(zhí)行熱處理，諸如快速熱退火工藝，以活化在該P井結構310及該N井結構320內(nèi)部的摻雜原子并且固化在該植入步驟期間所產(chǎn)生的晶格損害。接著，該屏蔽層360及若有需要的該蝕刻終止層361以習知的光學微影技術而沉積及摹制。
第3b圖顯示具有外延成長溝道層350形成于該N井結構320上方的半導體組件300。該溝道層350可以包括未摻雜的半導體材料，諸如硅或輕微摻雜的半導體材料，該半導體材料需要在該半導體組件300的完成之后獲得該所需的退化摻雜分布。再者該溝道層350的厚度可以經(jīng)由控制以獲得該所需的摻雜分布。在用作說明的實施例中，該溝道層350的厚度可以位于接近10至100納米(nanometers，nm)的范圍內(nèi)。依據(jù)其中一項特定的實施例，如同于第3b圖中所顯示，擴散屏障層351可以提供于該溝道層350及該井結構320之間。該擴散屏障層351亦為外延成長層，其中該材料成分經(jīng)由選擇以實質上匹配該下層半導體晶格的晶格結構并且亦減少該摻雜原子在該N井結構320內(nèi)部的任何擴散活動性。在其中一項實施例中，該擴散屏障層351為實質上包括硅及鍺，其中硅對鍺的比例是變動的以便對于砷及磷原子產(chǎn)生所需的擴散屏障特性。通常，10％至30％原子的鍺數(shù)量，亦即1％至30％鍺原子于該硅晶格中，在后續(xù)的熱處理中提供充分程度阻擋砷及磷原子進入該上層的溝道層的擴散。
在形成該溝道層350，以及若有需要的該擴散屏障層351中，工藝參數(shù)，諸如周圍的壓力，可以經(jīng)由選擇使得該溝道層350及該擴散屏障層351的晶格生長為實質上受限在該N井結構320的表面上。因此，該屏蔽層360及該淺溝槽隔離302仍然實質上未受到該溝道層350及該擴散屏障層351的覆蓋，除了該層膜350及351的實質上水平生長所造成的最小覆蓋。再者，含該擴散屏障層351的該實施例中，該層膜351的厚度可以控制在近似2nm至20nm的范圍內(nèi)以提供所需的擴散縮減性質而不會過度地增加因為該擴散屏障層351對于該上層及下層半導體晶格的晶格常數(shù)的輕微不匹配的晶格缺陷的數(shù)目。
第3c圖顯示本發(fā)明的特定的實施例，其中該N井結構320在該溝道層350及該屏障擴散層351的形成之前已經(jīng)凹入。凹入該N井結構可以藉由類似于用于形成該溝槽隔離的已經(jīng)完全建立的蝕刻技術而達成。依據(jù)其中一項實施例，凹入該N井結構320已經(jīng)在植入該摻雜進入該N井結構320之前而執(zhí)行以便實質上該相同的植入?yún)?shù)可以依照參考第3a圖所描述而使用。在另一個實施例中，該N井結構320在植入該摻雜之后及在 處理該半導體組件組件300之前或之后而凹入。在此例子中，在該N井結構凹入之后，該植入?yún)?shù)因此已經(jīng)適合于在該N井結構320的特定的深度處產(chǎn)生該所需的摻雜濃度。亦即，該植入?yún)?shù)經(jīng)由修正以便定位出該個別的植入步驟在深度上的摻雜濃度峰值，該深度位在該N井結構320的向下較深處藉以補償增加該N井結構320深度。這可以藉由增加該植入能量在大約25％至300％而用于近似10nm至100nm的凹入深度而達成。在凹入該N井結構320之后，若有需要可以生長該擴散屏障層351及該溝道層350，如同參考第3b圖所描述。在形成該外延生長層350、351之前凹入該N井結構320提供實質平坦的表面，藉以改善該半導體組件的進一步的處理。
第3d圖顯示具有柵極絕緣層335形成于該溝道層350及該P井結構310之上的半導體組件300。在該柵極絕緣層335的形成之前，該柵極絕緣層335可以包括半導體氧化組合，諸如二氧化硅，該屏蔽層360及若有提供的該蝕刻終止層361藉由選擇的蝕刻工藝所移除。
依據(jù)其中一項實施例，在形成該柵極絕緣層335之前，更進一步的植入工藝可以執(zhí)行以調(diào)整欲形成于該N井結構320之內(nèi)及之上的該P型金屬氧化物半導體晶體管的臨限電壓。當該柵極絕緣層335后續(xù)藉由化學氣相沉積工藝或藉由快速熱氧化工藝而形成時，此用于提供充分的臨限電壓用于該P型金屬氧化物半導體晶體管的額外的植入步驟最好可以使用，其中，相較于習知的爐管工藝由于該減少的溫度及/或該減少的工藝時間，摻雜原子的向上擴散將是最小的，以便于在該柵極絕緣層335的形成工藝期間的最小向上擴散的結果，用于達到需要的臨限電壓的所需的摻雜濃度將無法獲得。因此，該額外的植入工藝在該溝道層350內(nèi)部提供該適當摻雜濃度以設定該所需的臨限電壓。在包含該擴散屏障層351的實施例中，摻雜的向上擴散將是最小的，即使使用習知的爐管工藝以形成該柵極絕緣層335。因此，該臨限電壓可以藉由額外的植入工藝做調(diào)整以在該溝道層350內(nèi)部定位摻雜原子，如同參考標號370所指示。如同先前所指出的，在該N井結構320的形成期間，臨限電壓植入可以執(zhí)行或可以不執(zhí)行，以便該臨限植入370可以依據(jù)在該N井結構320內(nèi)部的該摻雜濃度而控制。亦即，當臨限電壓植入工藝已經(jīng)初始執(zhí)行時，在該臨限植入工藝導入摻雜原子370期間，該摻雜劑量將減少。另一方面，當未執(zhí)行此類初始臨限電壓植入工藝時，該摻雜劑量因此將增加。
因此，該臨限電壓可以藉由考量在該N井320內(nèi)的該初始摻雜濃度、該擴散屏障層351的存在及本身的相對擴散阻礙特性而調(diào)整，亦即材料組成及厚度，及該溝道層350的特性，亦即本身的摻雜的程度及厚度。
在其中一項特定的實施例中，該柵極絕緣層335的形成可以兩個步驟中執(zhí)行，其中在該第一步驟中該柵極絕緣層335將形成而不移除該屏蔽層360，該屏蔽層360最好包括氮化硅，以便該溝道層350接收該柵極絕緣層335(未顯示)的第一部分。接著，在該第二步驟中，該柵極絕緣層335的第二部分在移除該屏蔽層360之后而形成以便該P井結構310以相較于提供在該溝道層350上的該柵極絕緣層335的厚度的減少的厚度接受該柵極絕緣層335。
在第3e圖中，該N井結構320具有第一厚度380的該柵極絕緣層335，該第一厚度380高于在該P井結構310之上所形成的該柵極絕緣層335的第二厚度390。當兩種類型的晶體管組件存在單一芯片區(qū)域上時，此種實施例特別具有優(yōu)點。例如，薄的柵極絕緣層335對于具有短溝道長度的高速場效應晶體管是必須的，如同先前所描述，以便這些類型的晶體管組件由該屏蔽層360所覆蓋以接受具有該第二厚度390的柵極絕緣層，藉以確保相對于快速切換時間及高電流容量的所需的高效能。另一方面，具有第一厚度380的柵極絕緣層335的晶體管組件可能是需要呈現(xiàn)極為低的漏電流的晶體管組件，如同在隨機存取內(nèi)存/只讀存儲器領域中的例子，其中，最好，該溝道長度將增加并且增加的柵極氧化層確保最小的漏電流。藉以，該改良的柵極絕緣層品質及該增加的載子移動率，由于在該溝道層350內(nèi)的減少的摻雜濃度，提供該對應的晶體管組件的顯著改良的直流特性。因此，低的漏電流晶體管組件，無論是否它們是P型溝道晶體管或N型溝道晶體管，相較于習知的晶體管組件在未具有退化摻雜分布于該溝道層350內(nèi)時將呈現(xiàn)改良的組件效能，其中同時，需要薄的柵極絕緣層的高速晶體管組件在未增加工藝復雜性下將可以提供。
第3f圖示意性地顯示具有完整的N溝道晶體管330及完整的P溝道晶體管340的半導體組件300。該N型溝道晶體管330包括重N型摻雜源極及漏極區(qū)域331，包含在該P井結構310內(nèi)部的輕摻雜延伸332。再者，柵極電極334位在該P井結構310之上，藉由該柵極絕緣層335與該P井結構310分隔。間隔組件333提供在該柵極電極334的側壁處。
該P型溝道晶體管340包括重P型摻雜源極及漏極區(qū)域341，包含在該N井結構320內(nèi)部的輕摻雜延伸342。柵極電極344提供在該溝道層350之上并且藉由該柵極絕緣層335與該溝道層350分隔。間隔組件343提供在該柵極電極334的側壁處。
包含于形成該半導體組件300之內(nèi)的工藝流程，如同于第3圖所描繪，可以包含如同參考第1a至1c圖已經(jīng)描述的類似的步驟。因此，詳細的描述將會省略。
依據(jù)參考第3a至3f圖所描述的該用作說明的實施例，該N溝道晶體管330包括位在該柵極絕緣層335下方及該延伸332之間的溝道區(qū)域336，其中該溝道區(qū)域336呈現(xiàn)的摻雜分布類似于如同于第2b圖中所顯示的摻雜分布。亦即，該溝道區(qū)域336并未實質上呈現(xiàn)退化摻雜分布。相對于該摻雜分布，在該溝道層350內(nèi)部的溝道區(qū)域346可以呈現(xiàn)如同于第4圖中所顯示的摻雜濃度。
在第4圖中，以該″深度″標示的垂直軸表示在該N井結構320中的深度，包含該溝道層350。以″濃度″標示的水平軸表示在該N井結構320及該溝道層350，并且可能是該擴散屏障層351內(nèi)部的摻雜原子的濃度。該層膜351及350的對應的厚度由在該垂直軸的左手端的括號所標示。標示為400的弧線表示該N井結構320的摻雜濃度，該N井結構320呈現(xiàn)如同于習知制造的組件中的典型的″模糊(smeared out)″分布。依據(jù)曲線402，該摻雜濃度在該擴散屏障層351及該溝道層350內(nèi)部朝向該柵極絕緣層335而顯著地減少。在該溝道層350的頂端處的摻雜濃度可以藉由控制該溝道層350的厚度、該溝道層350的摻雜初始程度、藉由提供擴散屏障層351及該層膜351的組成型式及層膜厚度與藉由提供及控制額外的臨限電壓植入工藝而調(diào)整，如同先前所描述。因此，該濃度曲線402的斜率，以及在該接口至該柵極絕緣層335的最小濃度，可以依據(jù)設計需求藉由控制一個或一個以上的該上述參數(shù)而調(diào)整。曲線401表示在該溝道層350內(nèi)的其中另一個摻雜濃度。因此，本發(fā)明允許在場效應晶體管組件的溝道區(qū)域中提供退化摻雜分布，其中該摻雜分布可以依據(jù)該場效應晶體管組件的效能需求而修正。應該注意的是，雖然該用作說明的實施例參考硅基半導體組件，本發(fā)明的原理可以穩(wěn)定地適用于包括例如鍺或任何其它III-V或II-VI半導體的其它半導體組件。
上文所揭示的該特定的實施例僅為用作說明，因此于熟習此項技藝的人士在具有于此所教授的優(yōu)點之后顯而易見的是本發(fā)明可以以不同但等同的方式做修正及實行。例如，上文所提出的工藝步驟可以以不同的順序執(zhí)行。再者，本發(fā)明并未意在限定在于此所顯示的架構或設計的細節(jié)，除非于下文的該申請專利中的描述。因此明顯的上文所揭示的該特定的實施例可以做變更或修正并且所有的改變皆考量在本發(fā)明的范疇及精神內(nèi)。因此，于此所請求的保護于下文的申請專利范圍中提出。
雖然本發(fā)明易于做各種的修正及替代的形式，本發(fā)明的特定的實施例已經(jīng)藉由在圖式中的例子而顯示并且于此詳細描述。然而，應該要了解的是特定實施例的于此詳細描述并非意在限定本發(fā)明于所揭露的該特定的形式，而相反地，是意在涵括落在由附加的申請專利范圍所定義的本發(fā)明的精神及范疇內(nèi)的所有的修正、等同及替代。
權利要求
1.一種在場效應晶體管的溝道區(qū)域中形成退化摻雜分布的方法，該方法包括于基板(301)內(nèi)形成井結構(310，320)；在該井結構上方外延生長溝道層(350)；在該溝道層(350)上方形成柵極絕緣層(335)與柵極電極(344)；以及在該井結構內(nèi)形成漏極(341)及源極區(qū)域(341)而具有該溝道區(qū)域位在該漏極區(qū)域(341)及該源極區(qū)域(341)之間。
2.如權利要求1所述的方法，還包括在生長該溝道層(350)之前外延生長擴散屏障層(351)，其中存在于該井結構內(nèi)部(310，320)的摻雜的擴散透過該擴散屏障層(351)而減少。
3.如權利要求1所述的方法，其中形成井結構(310，320)包含植入摻雜原子進入該基板(301)及熱處理該基板(301)以活化該摻雜原子及固化晶格損害。
4.如權利要求3所述的方法，還包括控制至少其中一個該溝道層(350)及植入?yún)?shù)的厚度以在該溝道層(350)內(nèi)控制該退化摻雜分布。
5.如權利要求2所述的方法，還包括控制用于導入摻雜進入該井結構(310，320)、該溝道層(350)的厚度及該擴散屏障層(351)的厚度的至少其中一項植入?yún)?shù)。
6.如權利要求1所述的方法，還包括在形成該柵極絕緣層之前植入離子進入該溝道層(350)以調(diào)整該場效電晶體的臨限電壓。
7.如權利要求2所述的方法，其中外延生長該擴散屏障層(351)包含在該擴散屏障層(351)內(nèi)控制該材料成分及控制該擴散屏障層(351)的厚度以調(diào)整該擴散屏障層(351)的擴散阻擋性質。
8.如權利要求1所述的方法，其中在外延生長該溝道層(350)期間，該溝道層(350)的摻雜濃度是受到控制的。
9.一種于形成在基板上的半導體區(qū)域內(nèi)選擇性地形成退化摻雜分布的方法，該方法包括在第一部分的半導體區(qū)域內(nèi)形成第一井結構(320)；在第二部分的半導體區(qū)域內(nèi)形成第二井結構(310)；在該第二井結構(310)上方形成屏蔽層(360)；以及在該第一井結構(320)上方選擇性地外延生長溝道層(350)，其中該屏蔽層(360)避免該溝道層(350)在該第二井結構(310)之上生長。
10.如權利要求9所述的方法，還包括在生長該溝道層之前選擇性地外延生長擴散屏障層(351)。
11.如權利要求9所述的方法，還包括在該第一井結構(320)及該溝道層(350)的厚度形成期間藉由控制至少其中一個植入?yún)?shù)而控制該退化摻雜分布。
12.如權利要求10所述的方法，還包括在該第一井結構(320)、該溝道層(350)的厚度及該擴散屏障層(351)的厚度的形成期間控制至少其中一個植入?yún)?shù)。
13.如權利要求9所述的方法，還包括在生長該溝道層(350)之前于該半導體區(qū)域的第一部分內(nèi)形成凹入。
14.一種半導體組件包括第一晶體管組件，該晶體管組件包含形成于基板(301)內(nèi)的井結構(320)；形成在該井結構(320)之上的擴散屏障層(351)；形成在該擴散屏障層(351)之上的溝道層(350)；形成在該溝道層(350)之上的柵極絕緣層(355)；形成在該柵極絕緣層(355)之上的柵極電極(344)；形成在該井結構(320)之內(nèi)及藉由溝道區(qū)域所分隔的源極區(qū)域(341)及漏極區(qū)域(340)，其中在該溝道區(qū)域內(nèi)的摻雜濃度由該柵極絕緣層(335)朝向該擴散屏障層(351)而減少。
全文摘要
本發(fā)明在離子植入步驟之后于井結構之上提供外延生長溝道層，并且執(zhí)行熱處理步驟以在該井結構內(nèi)建立所需的摻雜分布。該溝道層如同所需可以是未摻雜或輕微地摻雜，以便在該溝道層內(nèi)的最終獲得的摻雜濃度相較于習知的組件為顯著地減少，藉以在場效應晶體管的溝道區(qū)域內(nèi)提供退化摻雜分布。此外，可以在該井結構及該溝道層之間提供屏障擴散層以在該溝道層的形成之后所執(zhí)行的任何熱處理期間減少向上擴散。在該溝道區(qū)域內(nèi)的最終摻雜分布可以藉由該溝道層的厚度、該擴散屏障層的厚度及成分及任何額外的植入步驟而調(diào)整以在該溝道層內(nèi)導入摻雜原子。
文檔編號H01L29/10GK1623234SQ02828606
公開日2005年6月1日 申請日期2002年12月20日 優(yōu)先權日2002年3月28日
發(fā)明者K·維喬雷克, M·霍斯特曼, R·斯蒂芬 申請人:先進微裝置公司