專(zhuān)利名稱(chēng)：適用于集成電路芯片的信號(hào)檢測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于集成電路設(shè)計(jì)的領(lǐng)域，特別是指自動(dòng)檢測(cè)及微調(diào)集成電路信號(hào)品質(zhì)的方法。
背景技術(shù)：
隨著半導(dǎo)體制造進(jìn)程的進(jìn)步，目前的集成電路(Integrated Circuit，IC)芯片其工作頻率與以往相較已大幅提高，不僅如此，其處理的數(shù)據(jù)寬度，也從早期的8比特倍數(shù)成長(zhǎng)到64、甚至128比特，雖然可使系統(tǒng)的整體效能提升，但I(xiàn)C設(shè)計(jì)者、電路系統(tǒng)工程師、線(xiàn)路布局人員以及印刷電路板(Printed CircuitBoard，PCB)制造商卻也面臨更嚴(yán)苛的挑戰(zhàn)。當(dāng)IC芯片的速度變得愈快、密度愈高時(shí)，整體電路系統(tǒng)的電磁干擾(Electromagnetic Interference，EMI)防治問(wèn)題也日趨重要。
在高速電路系統(tǒng)中，最常見(jiàn)的問(wèn)題即為接地彈跳(ground bounce)和電源彈跳(power bounce)噪聲所引起的干擾，其出現(xiàn)的時(shí)間，通常是在IC芯片的一組數(shù)據(jù)或地址輸出信號(hào)一同進(jìn)行切換時(shí)，因此這類(lèi)噪聲又可稱(chēng)為同時(shí)切換輸出(Simultaneous Switching Output，SSO)噪聲。以8比特的信號(hào)為例，若最低有效位(LSB)為邏輯“0”，當(dāng)其余信號(hào)同時(shí)從邏輯“1”切換至邏輯“0”時(shí)，即信號(hào)從“11111110”變?yōu)椤?0000000”的瞬間，IC芯片的接地引腳因寄生電感(parasitic inductance)而引起電位變化，使IC芯片的接地電位產(chǎn)生彈跳噪聲，如圖1所示，若反彈的電壓太大，很可能讓接收端將最低有效位誤判為邏輯“1”；若最高有效位(MSB)為邏輯“1”，當(dāng)其余信號(hào)同時(shí)從邏輯“0”切換至邏輯“1”時(shí)，即信號(hào)從“10000000”變?yōu)椤?1111111”的瞬間，IC芯片的電源引腳因寄生電感而引起電位變化，使IC芯片的電源電位產(chǎn)生彈跳噪聲，如圖2所示，若陷落的電壓太大，很可能讓接收端將最高有效位誤判為邏輯“0”。發(fā)生如此的錯(cuò)誤，情形輕微者只會(huì)使系統(tǒng)的整體效能降低，然而這會(huì)使系統(tǒng)不穩(wěn)而造成當(dāng)機(jī)問(wèn)題。有鑒于此，如何讓同時(shí)切換輸出噪聲能夠被快速正確的檢查出來(lái)并進(jìn)行改善，成為高速電路設(shè)計(jì)上的重要課題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種信號(hào)檢測(cè)及微調(diào)方法，使集成電路芯片本身便能輕易的檢測(cè)出接地彈跳和電源彈跳的噪聲問(wèn)題，并在芯片內(nèi)部進(jìn)行微調(diào)，以避免因這類(lèi)噪聲所導(dǎo)致的錯(cuò)誤。
為達(dá)上述目的，本發(fā)明提供一種適用于集成電路芯片的信號(hào)檢測(cè)方法，具有以下的步驟首先，第一集成電路芯片從數(shù)個(gè)測(cè)試樣本中，依次輪流輸出其中一個(gè)測(cè)試樣本，而第二集成電路芯片則依次接收并鎖存該輸出測(cè)試樣本以得到一接收數(shù)據(jù)。然后根據(jù)接收數(shù)據(jù)和輸出測(cè)試樣本，第二集成電路芯片決定接收數(shù)據(jù)是否正確。若接收數(shù)據(jù)有誤且存在至少一個(gè)錯(cuò)誤比特，則第二集成電路芯片根據(jù)測(cè)試樣本所屬的測(cè)試型態(tài)，指示對(duì)應(yīng)錯(cuò)誤比特的信號(hào)線(xiàn)存在噪聲干擾。重復(fù)上述的步驟，直到第一集成電路芯片將所有測(cè)試樣本輸出完畢。
因此，本發(fā)明在測(cè)試上不必借助昂貴的儀器便能完成，且節(jié)省了時(shí)間和人力；不僅如此，也無(wú)需更改設(shè)計(jì)或PCB的布局，便能解決接地彈跳噪聲和電源彈跳噪聲所引發(fā)的問(wèn)題。


圖1是接地彈跳噪聲的示意圖；圖2是電源彈跳噪聲的示意圖；圖3是本發(fā)明優(yōu)選實(shí)施例的流程圖；圖4是根據(jù)本發(fā)明調(diào)整參考電壓電平以改變數(shù)字邏輯判斷電平的示意圖；以及圖5是根據(jù)本發(fā)明調(diào)整輸出驅(qū)動(dòng)能力以改變時(shí)序的示意圖。
符號(hào)說(shuō)明VREF～參考電壓CLK～工作時(shí)脈D～原始輸出信號(hào)D-150ps～提高驅(qū)動(dòng)能力的輸出信號(hào)
D-300ps～再提高驅(qū)動(dòng)能力的輸出信號(hào)VDD～電源電壓具體實(shí)施方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下本發(fā)明利用已知且具有固定變化的測(cè)試樣本(test pattern)，使傳送和接收端上的IC芯片在其引腳及其間連接的信號(hào)在線(xiàn)產(chǎn)生輸出切換的效果，以檢測(cè)是否存在接地彈跳和電源彈跳的噪聲問(wèn)題。若接收端的IC芯片判斷出現(xiàn)錯(cuò)誤時(shí)，其本身會(huì)自動(dòng)調(diào)整參考電壓電平，以改變數(shù)字邏輯的判斷電平；若仍發(fā)生錯(cuò)誤，傳送端的IC芯片再調(diào)整信號(hào)輸出腳的驅(qū)動(dòng)能力，改變其信號(hào)輸出時(shí)序以求避開(kāi)發(fā)生噪聲的時(shí)間點(diǎn)。
根據(jù)本發(fā)明，傳送和接收端上的IC芯片均內(nèi)建或自己產(chǎn)生多個(gè)測(cè)試樣本，而這些測(cè)試樣本包括接地彈跳噪聲測(cè)試型態(tài)、電源彈跳噪聲測(cè)試型態(tài)以及高負(fù)載測(cè)試型態(tài)，以檢測(cè)不同的噪聲問(wèn)題。在優(yōu)選實(shí)施例中，傳送IC芯片先輸出所有位均為邏輯“1”的測(cè)試樣本，再依次將測(cè)試樣本由最低有效位開(kāi)始到最高有效位輪流變成邏輯“0”，接收IC芯片據(jù)此檢測(cè)收到的數(shù)據(jù)是否正確，以8比特的測(cè)試樣本為例，即“11111111”→“11111110”→“11111100”→…→“10000000”→“00000000”，以上測(cè)試樣本是屬接地彈跳噪聲測(cè)試型態(tài)；就電源彈跳噪聲測(cè)試型態(tài)而言，傳送IC芯片先輸出所有位均為邏輯“0”的測(cè)試樣本，再依次將測(cè)試樣本由最低有效位開(kāi)始到最高有效位輪流變成邏輯“1”，即“00000000”→“00000001”→“00000011”→…→“01111111”→“11111111”；關(guān)于高負(fù)載測(cè)試型態(tài)，傳送IC芯片先輸出所有位均為邏輯“1”的測(cè)試樣本，再將除最低有效位之外的位同時(shí)切換至邏輯“0”，以此測(cè)試高負(fù)載時(shí)是否在最低有效位引起接地彈跳噪聲，然后再次輸出所有位均為邏輯“1”的測(cè)試樣本，以此測(cè)試高負(fù)載時(shí)是否在最低有效位引起電源彈跳噪聲，接著將除最高有效位之外的位同時(shí)切換至邏輯“0”，以此測(cè)試高負(fù)載時(shí)是否在最高有效位引起接地彈跳噪聲，然后再次輸出所有位均為邏輯“1”的測(cè)試樣本，以此測(cè)試高負(fù)載時(shí)是否在最高有效位引起電源彈跳噪聲，即”“11111111”→“00000001”→“11111111”→“10000000”→“11111111”。此外，為配合本發(fā)明，傳送和接收端上的IC芯片可具有一輸入引腳以啟動(dòng)本發(fā)明的自我檢測(cè)模式，還具有一組輸出引腳以指示是否發(fā)生錯(cuò)誤并指出是那一個(gè)測(cè)試樣本引發(fā)錯(cuò)誤。
為彰顯本發(fā)明的特征，接下來(lái)配合圖3中優(yōu)選實(shí)施例的流程圖，進(jìn)一步地說(shuō)明本發(fā)明。在待測(cè)系統(tǒng)中的IC芯片通過(guò)上述的輸入引腳啟動(dòng)本發(fā)明的自我檢測(cè)模式之后，第一IC芯片從數(shù)個(gè)測(cè)試樣本中，依次輪流地選擇一個(gè)測(cè)試樣本并輸出之(步驟S310)，而第二IC芯片則依次接收并鎖存(latch)此輸出測(cè)試樣本以得到一接收數(shù)據(jù)(步驟S320)；此時(shí)，第一IC芯片擔(dān)任傳送角色，而第二IC芯片則扮演接收角色。然后，根據(jù)這個(gè)接收數(shù)據(jù)和對(duì)應(yīng)的輸出測(cè)試樣本，第二IC芯片決定接收數(shù)據(jù)是否正確(步驟S330)。若接收數(shù)據(jù)有誤且存在至少一個(gè)錯(cuò)誤比特，則第二IC芯片指出是在第幾次測(cè)試樣本發(fā)生錯(cuò)誤(步驟S340)，且可以根據(jù)此輸出測(cè)試樣本所屬的測(cè)試型態(tài)，指示對(duì)應(yīng)這個(gè)錯(cuò)誤比特的信號(hào)線(xiàn)或芯片引腳上存在著噪聲干擾。當(dāng)接收數(shù)據(jù)有誤，第二IC芯片根據(jù)測(cè)試型態(tài)，調(diào)整其參考電壓VREF的電平，以改變第二IC芯片的數(shù)字邏輯判斷電平，并且/或者調(diào)整錯(cuò)誤比特對(duì)應(yīng)的信號(hào)輸出腳其驅(qū)動(dòng)能力，以改變信號(hào)輸出時(shí)序以求避開(kāi)發(fā)生噪聲的時(shí)間點(diǎn)(步驟S350)，之后，再前進(jìn)到下一步驟。若接收數(shù)據(jù)正確，則自動(dòng)遞增測(cè)試樣本至下一個(gè)(步驟S360)。接著檢查測(cè)試樣本是否為最后一個(gè)(步驟S370)，若不是，則重復(fù)上述的步驟，直到第一IC芯片將所有測(cè)試樣本輸出完畢。若測(cè)試樣本已全部檢測(cè)，則決定是否將第一、第二IC芯片的傳送和接收角色互換(步驟S380)。
一般而言，數(shù)字IC芯片其邏輯判斷電平是由參考電壓VREF來(lái)決定，并依據(jù)工作時(shí)脈來(lái)取樣數(shù)據(jù)。若接收數(shù)據(jù)在取樣時(shí)大于VREF，則IC芯片判定接收數(shù)據(jù)為邏輯“1”；若接收數(shù)據(jù)在取樣時(shí)小于VREF，則IC芯片判定接收數(shù)據(jù)為邏輯“0”。傳統(tǒng)上VREF的電平則由外部的電阻來(lái)分壓，必須以人工方式才能調(diào)整。根據(jù)本發(fā)明，接收端上的IC芯片能夠以更改其內(nèi)部緩存器設(shè)定值的方式來(lái)自動(dòng)調(diào)整VREF的電平，且每次以0.01伏特為單位來(lái)調(diào)整，累積的調(diào)整需在上下0.1伏特的范圍內(nèi)。再者，傳送端上的IC芯片能夠以更改其內(nèi)部緩存器設(shè)定值的方式來(lái)自動(dòng)調(diào)整信號(hào)輸出腳的驅(qū)動(dòng)能力，達(dá)到信號(hào)輸出時(shí)序的改變，每次以150微微秒(pico-second，ps)為單位來(lái)調(diào)整，而累積的調(diào)整需在前后300微微秒的范圍內(nèi)。參考圖4，若測(cè)試樣本是屬于電源彈跳噪聲測(cè)試型態(tài)，則減少參考電壓的電平，即VREF＝VREF-0.01V，以降低第二IC芯片的數(shù)字邏輯判斷電平；若測(cè)試樣本是屬于接地彈跳噪聲測(cè)試型態(tài)，則增加參考電壓的電平，即VREF＝VREF+0.01V，以提高第二IC芯片的數(shù)字邏輯判斷電平。另一方面，第一IC芯片可以提高對(duì)應(yīng)于錯(cuò)誤比特信號(hào)輸出腳的驅(qū)動(dòng)能力，以使該信號(hào)輸出腳的信號(hào)輸出時(shí)序加快；反之，可以降低對(duì)應(yīng)于錯(cuò)誤比特信號(hào)輸出腳的驅(qū)動(dòng)能力，以使該信號(hào)輸出腳的信號(hào)輸出時(shí)序減慢。參考圖5，圖中所示D是原始輸出信號(hào)，D-150ps是經(jīng)過(guò)提高驅(qū)動(dòng)能力的輸出信號(hào)，而D-300ps則是再提高驅(qū)動(dòng)能力后的輸出信號(hào)。相對(duì)于同樣的工作時(shí)脈CLK，信號(hào)D-150ps、D-300ps分別提前150微微秒和300微微秒，借此時(shí)序上的微調(diào)，以求避開(kāi)發(fā)生噪聲的時(shí)間點(diǎn)。
綜合以上所述，本發(fā)明能夠利用特別設(shè)計(jì)的測(cè)試樣本來(lái)自動(dòng)檢測(cè)信號(hào)，并且通過(guò)水平(改變信號(hào)輸出時(shí)序)、垂直(邏輯判斷電平)軸上的調(diào)整，達(dá)到克服接地彈跳噪聲和電源彈跳噪聲的目的。因此，在測(cè)試上不必借助昂貴的儀器便能完成，且節(jié)省了時(shí)間和人力；不僅如此，也無(wú)需更改設(shè)計(jì)或PCB的布局，便能解決接地彈跳噪聲和電源彈跳噪聲所引發(fā)的問(wèn)題。
雖然本發(fā)明已以一具體實(shí)施例揭露如上，然其僅為了易于說(shuō)明本發(fā)明的技術(shù)內(nèi)容，而并非將本發(fā)明狹義地限定于該實(shí)施例，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作一些的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種適用于集成電路芯片的信號(hào)檢測(cè)方法，該方法至少包含下列步驟一第一集成電路芯片從多個(gè)測(cè)試樣本中，依次輪流輸出這些測(cè)試樣本中的一測(cè)試樣本；一第二集成電路芯片依次接收并鎖存該輸出測(cè)試樣本以得到一接收數(shù)據(jù)；根據(jù)該接收數(shù)據(jù)和該輸出測(cè)試樣本，該第二集成電路芯片決定該接收數(shù)據(jù)是否正確；若該接收數(shù)據(jù)有誤且存在至少一錯(cuò)誤比特，則該第二集成電路芯片根據(jù)這些測(cè)試樣本所屬的測(cè)試型態(tài)，指示對(duì)應(yīng)該錯(cuò)誤比特的一信號(hào)線(xiàn)存在一噪聲干擾；以及重復(fù)上述步驟，直到該第一集成電路芯片將這些測(cè)試樣本輸出完畢。
2.如權(quán)利要求1所述的信號(hào)檢測(cè)方法，其中上述多個(gè)測(cè)試樣本至少包含一接地彈跳噪聲測(cè)試型態(tài)、一電源彈跳噪聲測(cè)試型態(tài)以及一高負(fù)載測(cè)試型態(tài)。
3.如權(quán)利要求2所述的信號(hào)檢測(cè)方法，還至少包含下列步驟若上述接收數(shù)據(jù)有誤，則上述第二集成電路芯片根據(jù)上述多個(gè)測(cè)試樣本所屬的測(cè)試型態(tài)，調(diào)整一參考電壓電平，以改變上述第二集成電路芯片的數(shù)字邏輯判斷電平。
4.如權(quán)利要求3所述的信號(hào)檢測(cè)方法，其中上述第二集成電路芯片在上述接收數(shù)據(jù)發(fā)生錯(cuò)誤時(shí)，若上述多個(gè)測(cè)試樣本是關(guān)于上述電源彈跳噪聲測(cè)試型態(tài)，則減少上述參考電壓電平，以降低上述第二集成電路芯片的數(shù)字邏輯判斷電平。
5.如權(quán)利要求3所述的信號(hào)檢測(cè)方法，其中上述第二集成電路芯片在上述接收數(shù)據(jù)發(fā)生錯(cuò)誤時(shí)，若上述多個(gè)測(cè)試樣本是關(guān)于上述接地彈跳噪聲測(cè)試型態(tài)，則增加上述參考電壓電平，以提高上述第二集成電路芯片的數(shù)字邏輯判斷電平。
6.如權(quán)利要求3所述的信號(hào)檢測(cè)方法，其中上述第二集成電路芯片每次以0.01伏特為單位來(lái)調(diào)整上述參考電壓電平。
7.如權(quán)利要求3所述的信號(hào)檢測(cè)方法，其中上述第二集成電路芯片以更改一內(nèi)部緩存器設(shè)定值的方式來(lái)調(diào)整上述參考電壓電平。
8.如權(quán)利要求1所述的信號(hào)檢測(cè)方法，還至少包含下列步驟根據(jù)上述接收數(shù)據(jù)的上述錯(cuò)誤比特，上述第一集成電路芯片調(diào)整對(duì)應(yīng)上述錯(cuò)誤比特的一信號(hào)輸出腳的驅(qū)動(dòng)能力，以改變?cè)撔盘?hào)輸出腳的信號(hào)輸出時(shí)序。
9.如權(quán)利要求8所述的信號(hào)檢測(cè)方法，其中上述第一集成電路芯片提高對(duì)應(yīng)上述錯(cuò)誤比特的上述信號(hào)輸出腳的驅(qū)動(dòng)能力，以使上述信號(hào)輸出腳的信號(hào)輸出時(shí)序加快。
10.如權(quán)利要求8所述的信號(hào)檢測(cè)方法，其中上述第一集成電路芯片降低對(duì)應(yīng)上述錯(cuò)誤比特的上述信號(hào)輸出腳的驅(qū)動(dòng)能力，以使上述信號(hào)輸出腳的信號(hào)輸出時(shí)序減慢。
11.如權(quán)利要求8所述的信號(hào)檢測(cè)方法，其中上述第一集成電路芯片在調(diào)整上述信號(hào)輸出腳的驅(qū)動(dòng)能力時(shí)，每次以150微微秒為單位來(lái)改變上述信號(hào)輸出腳的信號(hào)輸出時(shí)序。
12.如權(quán)利要求8所述的信號(hào)檢測(cè)方法，其中上述第一集成電路芯片以更改一內(nèi)部緩存器設(shè)定值的方式來(lái)調(diào)整上述信號(hào)輸出腳的驅(qū)動(dòng)能力。
全文摘要
一種適用于集成電路芯片的信號(hào)檢測(cè)方法，其中，第一集成電路芯片負(fù)責(zé)送出多個(gè)測(cè)試樣本來(lái)檢測(cè)第二集成電路芯片。根據(jù)本發(fā)明，第一集成電路芯片一次輸出一個(gè)不同的測(cè)試樣本，而第二集成電路芯片則依次接收并鎖存輸出的測(cè)試樣本以得到接收數(shù)據(jù)，接著依據(jù)接收數(shù)據(jù)和輸出測(cè)試樣本，第二集成電路芯片可以決定接收數(shù)據(jù)是否正確；若接收數(shù)據(jù)有誤且存在至少一個(gè)錯(cuò)誤比特，則第二集成電路芯片會(huì)參照測(cè)試樣本所屬的測(cè)試型態(tài)，指示對(duì)應(yīng)錯(cuò)誤比特的信號(hào)線(xiàn)存在著接地彈跳噪聲或電源彈跳噪聲的干擾問(wèn)題。
文檔編號(hào)H01L21/70GK1424752SQ0310092
公開(kāi)日2003年6月18日 申請(qǐng)日期2003年1月7日 優(yōu)先權(quán)日2003年1月7日
發(fā)明者林益明, 劉貞男 申請(qǐng)人:威盛電子股份有限公司