專利名稱：制作半導體元件的方法
技術(shù)領(lǐng)域：
本發(fā)明與一種半導體元件制造方法有關(guān)，特別是一種制造具有上升發(fā)射極集電極結(jié)構(gòu)的金屬氧化物半導體場效應晶體管(MOSFET)的方法。
(2)背景技術(shù)近來，半導體工業(yè)有了非常繁榮的發(fā)展。為了獲得高性能的集成電路及提高晶片的構(gòu)裝密度，在超大型集成電路(ULSI)技術(shù)中，半導體元件的尺寸不斷的縮小。集成電路包括在晶片上特定區(qū)域中形成數(shù)以百萬計的元件及用以連接這些元件的電性連結(jié)結(jié)構(gòu)，以便能執(zhí)行所需的特定功能。而金屬氧化物半導體場效應晶體管(MOSFET)便是典型的元件之一，上述元件已被廣泛的使用于半導體科技中。然而隨著集成電路進步的趨勢，在制造MOSFET時也遭遇了許多問題，例如，典型的問題如熱載子效應，已借著輕微摻雜集電極(LDD)結(jié)構(gòu)的發(fā)展予以克服。
由于對元件的要求，制程朝向高操作速度及低功率發(fā)展，是以在深次微米金屬氧化物半導體(MOS)元件中，使用了自對準硅化金屬(SALICIDE)接觸，及超淺的發(fā)射極與集電極接面，以便提升操作速度及減少短通道效應。在深次微米高速互補金屬氧化物半導體(CMOS)中，采用了具有低電阻的硅化金屬線CoSi2及NiSi。然而在制造超淺接面及形成SALICIDE接觸時，常會降低元件的性能。在ULSI CMOS技術(shù)中，元件的操作要求為低供給電壓及高操作速度，而當供給電壓降低時，啟始電壓亦需要降低以便能得到所需的電路變換速度。IBM提出在CMOS中使用均勻通道摻雜分布以及超淺發(fā)射極與集電極延伸。
請參閱圖1，其顯示先前技術(shù)晶體管發(fā)射極集電極結(jié)構(gòu)，如圖所示晶體管包含基極4a形成于底材2a之上，間隙壁6a形成于基極4a的側(cè)壁之上，其間為一介電層8a。集電極與發(fā)射極形成于底材2a之中，延伸集電極與發(fā)射極15a緊鄰于上述集電極與發(fā)射極10a邊、硅化金屬12a材質(zhì)上，一但延伸的集電極與發(fā)射極變更淺，介于硅化金屬與極淺接面間的距離更為短淺，那將會導致接面漏電流以及抵穿現(xiàn)象會加強，如虛線表示的區(qū)域。一但延伸的集電極發(fā)射極介面變短集電極發(fā)射極和硅化金屬距離也變短，此現(xiàn)象將會造成漏電現(xiàn)象。其中一種解決方法為形成上升集電極發(fā)射極結(jié)構(gòu)以克服之，然而，當元件變的越來越小時，介于硅化金屬與集電極發(fā)射極間的內(nèi)部應力也越來越嚴重。
美國專利US第6,165,903號申請人為超微，其中揭示一硅化金屬形成于基極以集電極及發(fā)射極接面，一硅層形成于底材與金屬反應形成硅化金屬而制作出上升集電極發(fā)射極。從高電阻硅化物轉(zhuǎn)換為低電阻硅化物間此硅被用來作為擴散源。然而，對應用于次0.1微米技術(shù)而言，此磊晶硅化層基于硅化物與底材間形成極高的應力，而在集電極發(fā)射極下產(chǎn)生缺陷。
美國專利第4,998,150號申請人為德州儀器(Texas InstrumentsIncorporated)，發(fā)明名稱為上升的發(fā)射極/集電極晶體管(″Raised source/draintransistor″)，其中揭示了上升集電極與發(fā)射極結(jié)構(gòu)，其具有間隙壁絕緣物于基極側(cè)壁上，一第一間隙壁鄰接間隙壁絕緣物及集電極發(fā)射極區(qū)，一第二間隙壁形成于場氧化層以及上升集電極發(fā)射極間。該發(fā)明的特征之一為包含形成上升集電極發(fā)射極，與先前制程相較，在沉積上升集電極發(fā)射極過程中，本發(fā)明可以防止未被控制的先前植入的雜質(zhì)的移動。另外美國專利第5,677,214以及6,218,711號選擇上升集電極發(fā)射極。假使金屬硅化物隨發(fā)射極集電極磊晶層形成于上升集電極發(fā)射極之上，此將沖擊次0.1微米制程性能。假使此上升集電極發(fā)射極為復晶硅，在硅化金屬下殘留的復晶硅層將降低元件電子空穴的移動率。
(3)發(fā)明內(nèi)容本發(fā)明的目的在于提供一種制作具有上升集電極發(fā)射極的晶體管方法。本發(fā)明的結(jié)構(gòu)具有上升復晶形金屬硅化物可以用以得到較低的介面應力，以及較佳的電性而在集電極發(fā)射極延伸區(qū)域下無接面漏電流。
本發(fā)明的一種形成半導體元件的方法，包括下列步驟形成一基極絕緣層于半導體底材上。形成一基極于該基極絕緣層之上，隨后執(zhí)行第一次離子布值以形成延伸發(fā)射極集電極接面。再形成間隙壁于該基極的側(cè)壁上，包含一襯層位于該基極以及該間隙壁之間。以第二次離子布植形成集電極與發(fā)射極，然后執(zhí)行一熱處理用以消除離子缺陷以及活化雜質(zhì)。隨之執(zhí)行一表面處理以形成選擇性復晶硅于該基極以及該集電極發(fā)射極上，以形成上升集電極發(fā)射極。形成鈷金屬于該底材之上，使該鈷金屬與該選擇性復晶硅反應以形成硅化鈷用以消除缺陷以降低該集電極發(fā)射極電阻。其中形成上述硅化鈷的溫度介于攝氏溫度450至850度間，于氮環(huán)境中形成。在最佳實施例中，于形成硅化鈷的過程中，該選擇性復晶硅完全消耗完畢。其中形成上述的基極介電層包含氧化硅、氮化硅或氮氧化硅，而間隙壁以氮化硅組成。上述襯層以氧化物組成，上述第一次離子布植的能量約為1～30keV，摻雜濃度約為1×1014～8×1015atoms/cm2，表面處理包含采用離子轟擊。
(4)


藉由以下詳細的描述結(jié)合所附圖示，將可輕易地了解上述內(nèi)容及本發(fā)明的諸多優(yōu)點，其中圖1為半導體底材的截面圖，顯示先前技術(shù)的上升集電極發(fā)射極漏電流示意圖。
圖2為半導體底材的截面圖，顯示本發(fā)明形成淺接面集電極發(fā)射極的示意圖。
圖3為半導體底材的截面圖，顯示本發(fā)明執(zhí)行表面處理的示意圖。
圖4為半導體底材的截面圖，顯示本發(fā)明形成硅化金屬的示意圖。
(5)具體實施方式
本發(fā)明提供一新方法用以制造一具有上升集電極發(fā)射極的晶體管。在一較佳實施例中，本發(fā)明備置一具有<100>晶向的單晶硅底材2，在底材上形成淺溝渠隔離或是場氧化隔離，淺溝渠隔離一般可以利用微影以及蝕刻等步驟來加以實現(xiàn)，再回填絕緣材質(zhì)。此外，亦可以使用厚場氧化(FOX)區(qū)以提供元件間的隔離作用。一般而言，該場氧化(FOX)區(qū)可借助微影及蝕刻程序蝕刻一氮化硅-氧化硅復合層而形成，在移除光阻及濕式清洗后，于蒸氣環(huán)境中進行熱氧化以形成場氧化(FOX)區(qū)。
一介電層4形成于底材2之上，采用一低壓化學氣相沉積法可以制作此介電層。此介電層可以采用氧化硅、氮化硅或是氮氧化硅組成，以作為基極介電層。二氧化硅可以利用攝氏溫度800至1100度介于的氧氣氛中形成，厚度約為10至250埃之間，或氧化物也可以利用化學氣相沉積法制作。采用微影制程制作基極6于基極介電層4之上，如圖2所示。
請參閱圖2，一低能量的離子植入被用來植入離子進入底材2以形成延伸集電極與發(fā)射極8，布植能量約為1~30keV，濃度約為1×1014~8×1015atoms/cm2。請參閱圖3，一氧化物組成的襯層10形成于基極6的表面。可以采用化學氣相沉積制程制作。氮化物或氧化物間隙壁12接著形成于復晶硅基極6的側(cè)壁上，此可以利用沉積以及非等向性蝕刻得到。發(fā)射極以及集電極14區(qū)域以離子布植技術(shù)形成，一在氮環(huán)境下的快速熱處理步驟接續(xù)被采用，用來消除布植所造成的缺陷，熱處理溫度介于攝氏450至700度之間。然后，執(zhí)行表面處理如在圖3箭頭所示，以形成選擇性復晶硅。例如可用離子撞擊以氬氣或氮氣為氣體源，作為表面處理的步驟。上述的選擇性復晶硅16。選擇性復晶硅16形成于基極6以及集電極發(fā)射極14表面上，而形成上升的集電極與發(fā)射極。
請參閱圖4，一金屬層如鈷形成于上升集電極發(fā)射極表面以及復晶硅基極6以及間隙壁12之上。隨后在氮環(huán)境下，攝氏溫度介于450到850度間執(zhí)行快速熱處理制程，使得硅與金屬層產(chǎn)生反應，在基極上以及上升集電極發(fā)射極處形成硅化金屬16a。此上升集電極發(fā)射極層應完全被形成硅化金屬時消耗為最佳，以得到最佳電性。此選擇性復晶硅16若可被控制到剛好到底材表面，則可以消除表面缺陷以及集電極發(fā)射極間的低電阻。此金屬層可采用物理氣相沉積法形成于整個底材之上，舉例而言，金屬若為鈷，則可以形成硅化鈷(CoSi.sub.2)用以取代先前的硅化鈦材料。硅化鈷以擴散反應制作且具有比其它金屬如白金等佳的特性，因而硅化鈷可以提供低電阻、且采用低溫制程。而本例子采用鈷只是為說明并非用以限定本發(fā)明。
對熟習此項技術(shù)的人應可了解，前述具體說明的范圍并非用以限制本發(fā)明。故其未來各種不同的修正及類似的布置皆應包含于后附權(quán)利要求的精神及范圍內(nèi)。并且對其范圍應給予最廣泛的解釋，以便包括及所有修正與類似結(jié)構(gòu)。對熟悉此領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神與范圍內(nèi)所作的修改，均應包含在下述的權(quán)利要求所限定的范圍內(nèi)。
權(quán)利要求
1.一種形成半導體元件的方法，其特征在于，包括下列步驟形成一基極于一半導體底材上；以該基極為遮罩，執(zhí)行第一次離子布植以形成延伸發(fā)射極集電極接面；形成一間隙壁于該基極的側(cè)壁上；以第二次離子布植形成一集電極與一發(fā)射極；形成一選擇性復晶硅于該基極以及該集電極、該發(fā)射極上；形成一金屬于該選擇性復晶硅上；以及反應該金屬與該選擇性復晶硅以形成一硅化金屬。
2.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，還包括形成一襯層位于該基極以及該間隙壁之間。
3.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，在該形成該集電極與該發(fā)射極的步驟之后，還包括一執(zhí)行一熱處理的步驟。
4.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，形成所述硅化金屬的溫度介于攝氏溫度450至850度間。
5.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，形成所述硅化金屬于氮環(huán)境中形成。
6.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，所述形成硅化金屬的過程中，該選擇性復晶硅完全消耗完畢。
7.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，形成所述的金屬包含鈷。
8.如權(quán)利要求7所述的形成半導體元件的方法，其特征在于，形成所述的硅化金屬包含硅化鈷。
9.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，形成所述的基極介電層包含氧化硅、氮化硅或氮氧化硅。
10.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，所述間隙壁以氮化硅組成。
11.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，所述的襯層由氧化物組成。
12.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，所述第一次離子布植的能量約為1～30keV，摻雜濃度約為1×1014～8×1015atoms/cm2。
13.如權(quán)利要求1所述的形成半導體元件的方法，其特征在于，所述的表面處理包含采用離子轟擊。
14.一種形成半導體元件的方法，其特征在于，包括下列步驟形成一基極絕緣層于一半導體底材上；形成一基極于該基極絕緣層之上；以該基極為遮罩，執(zhí)行第一次離子布植以形成延伸發(fā)射極集電極接面；形成一襯層與一間隙壁于該基極的側(cè)壁上，包含一襯層位于該基極以及該間隙壁之間；以第二次離子布植形成一集電極與一發(fā)射極；執(zhí)行一熱處理；形成一選擇性復晶硅于該基極以及該集電極、該發(fā)射極上；形成一鈷金屬于該選擇性復晶硅之上；以及反應該鈷金屬與該選擇性復晶硅以形成硅化鈷。
15.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，形成所述硅化鈷的溫度介于攝氏溫度450至850度間。
16.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，形成所述硅化鈷于氮環(huán)境中形成。
17.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，所述形成硅化鈷的過程中，該選擇性復晶硅完全消耗完畢。
18.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，形成所述的基極介電層包含氧化硅、氮化硅或氮氧化硅。
19.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，所述間隙壁由氮化硅組成。
20.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，所述的襯層由氧化物組成。
21.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，所述第一次離子布植的能量約為1～30keV，摻雜濃度約為1×1014～8×1015atoms/cm2。
22.如權(quán)利要求14所述的形成半導體元件的方法，其特征在于，所述的表面處理包含采用離子轟擊。
全文摘要
一種形成半導體元件的方法，該方法包括下列步驟形成一基極絕緣層于半導體底材上。形成一基極于該基極絕緣層之上，隨后執(zhí)行第一次離子布植以形成延伸發(fā)射極集電極接面。再形成間隙壁于該基極的側(cè)壁上，包含一襯層位于該基極以及該間隙壁之間。以第二次離子布植形成集電極與發(fā)射極，然后執(zhí)行一熱處理用以消除離子缺陷以及活化雜質(zhì)。隨之執(zhí)行一表面處理以形成選擇性復晶硅于該基極以及該集電極發(fā)射極上，以形成上升集電極發(fā)射極。形成鈷金屬于該底材之上，使該鈷金屬與該選擇性復晶硅反應以形成硅化鈷用以消除缺陷以降低該集電極發(fā)射極電阻。
文檔編號H01L21/336GK1516248SQ0310096
公開日2004年7月28日 申請日期2003年1月2日 優(yōu)先權(quán)日2003年1月2日
發(fā)明者楊名聲, 盧火鐵 申請人:聯(lián)華電子股份有限公司