專利名稱：穿隧偏壓金屬氧化物半導(dǎo)體晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到金屬氧化物半導(dǎo)體晶體管(Metal-Oxide-SemiconductorTransistor；MOS)元件結(jié)構(gòu)及其制造方法，特別涉及到操作電壓可大于0.7伏特的金屬氧化物半導(dǎo)體晶體管元件結(jié)構(gòu)及其制造方法。
背景技術(shù)：
近年來，便攜式通訊產(chǎn)品與電子產(chǎn)品，例如移動電話與手提電腦等，快速流行，使得信息的傳遞更為快速，因此人們對于此類產(chǎn)品的需求大幅度增加。為了更增加便攜式通訊產(chǎn)品與電子產(chǎn)品的便利性，如何延長其電池使用時間就成為電路設(shè)計上的考慮重點。由于半導(dǎo)體產(chǎn)業(yè)的發(fā)展迅速，集成電路的工作頻率與運算能力快速上升，存儲裝置與硬盤的容量急劇增大，從而使得便攜式通訊產(chǎn)品與電子產(chǎn)品的能力日益增強，也造成系統(tǒng)的功率消耗越來越大。但是，現(xiàn)今電池的儲電量并不能跟上半導(dǎo)體工藝的改進速度，而使得便攜式通訊產(chǎn)品與電子產(chǎn)品受限于電池的蓄電能力上。另外，若便攜式通訊產(chǎn)品與電子產(chǎn)品的耗電量過大，也容易造成系統(tǒng)內(nèi)部升溫而使得操作環(huán)境不穩(wěn)定，尤其在便攜式通訊產(chǎn)品與電子產(chǎn)品的尺寸越小時，越容易發(fā)生。
由上述可知，電池的尺寸、重量與使用時間限制了速度更快的電路系統(tǒng)與內(nèi)存儲存裝置的發(fā)展，因此在希望便攜式通訊產(chǎn)品與電子產(chǎn)品要做的更輕更薄的情況下，必須向設(shè)計低功率消耗電路的方向發(fā)展。對于下一代的深亞微米互補式金屬氧化物半導(dǎo)體超大規(guī)模集成電路(Sub-1μm CMOS VLSI)的工藝發(fā)展而言，使電路達到低操作電壓與低功率消耗正是發(fā)展的目標。其中，使用低操作電壓可達到較好的元件穩(wěn)定度與更小的消耗功率。利用絕緣層上覆硅(Silicon-On-Insulator；簡稱SOI)工藝技術(shù)所制作的電路具有速度快、功率消耗低、元件密度高、二次效應(yīng)(Second-Order Effect)小、抗輻射能力強、以及可與現(xiàn)有集成電路技術(shù)兼容等優(yōu)點，因此絕緣層上覆硅工藝一般是利用來達到上述需求的最好選擇。
在現(xiàn)今的金氧半導(dǎo)體元件中，基本上只有約幾百納米(nm)的頂層硅單晶被用以制成元件工作區(qū)(Active Layer)來作為電子的傳輸；而元件層以外的底層硅晶則作為機械上的支撐。這樣的結(jié)構(gòu)容易造成元件與基材的寄生效應(yīng)(Parasitic Effect)產(chǎn)生，此外，用具有半導(dǎo)體特性的硅基材作為介電絕緣(Dielectric Insulator)非常困難。于是絕緣層上覆硅工藝的構(gòu)想就被提出，將具有電性絕緣的薄膜置于表面薄硅單晶元件層之下，而分離元件層和硅基材，如

圖1所示。圖1為絕緣層上覆硅基材的剖面示意圖，請參照圖1，其中，絕緣層上覆硅基材結(jié)構(gòu)就是在原本的硅基材10上，形成絕緣層12。接著，將磊晶硅(Epitaxial Si)14置于絕緣層12之上，這樣就形成絕緣層上覆硅基材結(jié)構(gòu)。
另外，根據(jù)絕緣層12上的磊晶硅14的厚度差異，又可分為部分空乏(Partially Depleted；PD)絕緣層上覆硅與完全空乏(Fully Depleted；簡稱FD)絕緣層上覆硅，如圖2與圖3所示。請參照圖2，圖2為部分空乏絕緣層上覆硅的剖面結(jié)構(gòu)圖。其中，基材由硅基材30、絕緣層32、與磊晶硅36所組成，而在磊晶硅36上制作有元件工作區(qū)，此元件工作區(qū)包括柵極(Gate)40、源極(Source)42、與漏極(Drain)44。而部分空乏絕緣層上覆硅就是指元件中的空乏區(qū)38的深度小于磊晶硅36的厚度。另外，請參照圖3，圖3為完全空乏絕緣層上覆硅的剖面結(jié)構(gòu)圖。其中，硅基材60上具有絕緣層62，以及具有柵極64、源極66、與漏極68的元件工作區(qū)，其中元件工作區(qū)是利用磊晶硅來制作。由于完全空乏絕緣層上覆硅中磊晶硅的厚度正好是元件的空乏區(qū)深度，因此圖3中未繪出的磊晶硅就與元件工作區(qū)的位置重疊。而上述不同絕緣層上覆硅中，部分空乏絕緣層上覆硅元件可用較小的電壓操作、并比傳統(tǒng)硅晶圓有較低的功率損耗，而且能夠很輕易地將此部分空乏絕緣層上覆硅技術(shù)完全轉(zhuǎn)移至現(xiàn)有的硅晶技術(shù)，而引用完全空乏絕緣層上覆硅的電路設(shè)計必須經(jīng)過妥善的修正，但其可有效抵抗軟錯效應(yīng)，并易于制作淺接面，與部分空乏絕緣層上覆硅元件相比又有更佳電性表現(xiàn)。因此，制造者可分別根據(jù)其需要而加以選擇。

發(fā)明內(nèi)容
為了適應(yīng)低操作電壓與低功率消耗的電路發(fā)展方向，本發(fā)明目的之一是提供一種晶體管元件，可適合在低電壓與低功率的情況下操作。而本發(fā)明的另一目的，還使上述晶體管元件，可在室溫與大于0.7伏特操作電壓的操作環(huán)境下使用，并可避免過大接面漏電流(Junction Leakage)的缺點。另外，本發(fā)明還提供了上述晶體管元件的制造方法。
根據(jù)以上所述的目的，本發(fā)明提供一種穿隧偏壓金屬氧化物半導(dǎo)體晶體管(TBMOS)，此晶體管結(jié)構(gòu)可為N型晶體管或P型晶體管結(jié)構(gòu)，本發(fā)明不限于此。其中，以N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管為例，本發(fā)明的結(jié)構(gòu)包括一P型主體，此P型主體具有一頂面；一第一絕緣區(qū)域由頂面向下延伸，從而在P型主體中隔離出一體積，借以形成一P井結(jié)構(gòu)；具有相對兩長邊的一柵極座，此柵極座的一端延伸跨過P井結(jié)構(gòu)而到達柵極座的一另一端；一介電層位于柵極座與頂面間；一N型區(qū)域位于P井結(jié)構(gòu)中，并且N型區(qū)域鄰接于柵極座的長邊，此N型區(qū)域具有一源極、以及相對于源極的一漏極，并且源極與漏極位于柵極座的長邊的相對兩側(cè)；以及一P型區(qū)域位于N型區(qū)域的一側(cè)，并且包圍住柵極座的另一端，此P型區(qū)域在P井結(jié)構(gòu)與柵極座間形成一穿隧(Tunneling)連接。
本發(fā)明中N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，可應(yīng)用于部分空乏絕緣層上覆硅(PD SOI)基材或本體(Bulk)基材中。其中如果應(yīng)用于部分空乏絕緣層上覆硅基材，則上述結(jié)構(gòu)還包括一第二絕緣區(qū)域位于P型主體中并與頂面具有一距離，此第二絕緣區(qū)域形成于第一絕緣區(qū)域下并與第一絕緣區(qū)域連接，并且P井結(jié)構(gòu)位于第二絕緣區(qū)域上。如果應(yīng)用于本體基材中，則上述結(jié)構(gòu)還包括一浮動N型深井結(jié)構(gòu)位于P型主體中，此浮動N型深井結(jié)構(gòu)形成于第一絕緣區(qū)域所隔離的該體積中，并與第一絕緣區(qū)域連結(jié)，并且位于P井結(jié)構(gòu)下。上述的介電層可選自于由氧化硅、氮化硅、高介電系數(shù)材料或其它可作為柵極介電層的材料所構(gòu)成的一族群，而上述的第一絕緣區(qū)域由填滿一氧化層的至少一溝渠所構(gòu)成，第二絕緣區(qū)域為一埋入氧化層(Buried Oxide Layer)。另外，上述的介電層的厚度介于100至5之間，柵極座的厚度介于20000至10之間，柵極座的寬度介于10000微米至0.005微米之間，柵極座的長度介于1000微米至0.005微米之間，而上述的第一絕緣區(qū)域與頂面相距的距離介于10000至100之間。并且，上述的P型區(qū)域具有數(shù)個受體離子(Accepter Ions)，而且受體離子的濃度介于每平方厘米1019個離子至每平方厘米1020個離子之間。
利用本發(fā)明穿隧偏壓金屬氧化物半導(dǎo)體晶體管可使用在電源供應(yīng)電壓大手0.7伏特時，除了可減少本體接觸區(qū)域外，還具有良好的電流驅(qū)動力(Current Drive)以及較小的次臨界波動(Sub-threshold Swing)。
附圖簡要說明下面結(jié)合附圖對本發(fā)明的具體實施方式
作進一步詳細的描述。
附圖中，圖1為絕緣層上覆硅基材的剖面示意圖；圖2為部分空乏絕緣層上覆硅的剖面結(jié)構(gòu)圖；圖3為完全空乏絕緣層上覆硅的剖面結(jié)構(gòu)圖；圖4為本發(fā)明N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的布局上視圖；圖5為本發(fā)明圖4中N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用在部分空乏絕緣層上覆硅基材的等效電路圖；圖6為本發(fā)明圖4中N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用在部分空乏絕緣層上覆硅基材并沿A-A’剖面線的剖面結(jié)構(gòu)圖；圖7為本發(fā)明P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的布局上視圖；圖8為本發(fā)明圖7中P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用在部分空乏絕緣層上覆硅基材并沿B-B’剖面線的剖面結(jié)構(gòu)圖；圖9為本發(fā)明N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的另一布局上視圖；圖10為本發(fā)明P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的另一布局上視圖；圖11為一般動態(tài)臨界電壓金屬氧化物半導(dǎo)體場效應(yīng)晶體管與本發(fā)明應(yīng)用于部分空乏絕緣層上覆硅基材的穿隧偏壓金屬氧化物半導(dǎo)體晶體管的數(shù)據(jù)比較圖；以及圖12為根據(jù)本發(fā)明圖4中N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用于本體基材并沿A-A’剖面線的剖面結(jié)構(gòu)圖。
具體實施例方式
請參考圖4和圖5，圖4為本發(fā)明N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的布局上視圖，圖5為本發(fā)明圖4中N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用在部分空乏絕緣層上覆硅基材的等效電路圖。請參照圖4，在P型基材120上具有一柵極座128，而柵極座128分別位于N+離子植入?yún)^(qū)以及相鄰的P+離子植入?yún)^(qū)中，并且N+離子植入?yún)^(qū)中互相相對的源極與漏極位于柵極座128的上下兩側(cè)。其中，包圍住柵極座128一端的P+離子植入?yún)^(qū)可在P型基材120與柵極座128間形成一穿隧(Tunneling)連接。而圖7為本發(fā)明P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的布局上視圖。請參照圖7，其中除了將N+離子植入?yún)^(qū)與P+離子植入?yún)^(qū)的位置對調(diào)外，從上視圖看來，P型和N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管之間的布局并無明顯差異，本發(fā)明不在此贅述。
以下揭露本發(fā)明制造方法，同時來說明本發(fā)明穿隧偏壓金屬氧化物半導(dǎo)體晶體管的剖面結(jié)構(gòu)。圖6與圖8為本發(fā)明應(yīng)用于部分空乏絕緣層上覆硅基材中的剖面結(jié)構(gòu)圖。請參照圖6，圖6為本發(fā)明圖4中N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用在部分空乏絕緣層上覆硅基材并沿A-A’剖面線的剖面結(jié)構(gòu)圖。在本發(fā)明此一較佳實施例中，利用了部份空乏、0.1微米的互補金氧半導(dǎo)體與絕緣層上覆硅的技術(shù)?；氖褂镁哂泻穸燃s1500埋入氧化層的8時晶圓，而部分空乏磊晶硅在厚度約1900的厚硅膜上來制造。另外，還利用淺溝渠隔離做為晶體管間的電性隔離結(jié)構(gòu)，以及在利用熱氧化法長成柵極氧化層后，再沉積多晶硅柵極座于氧化層上。值得注意的是，上述結(jié)構(gòu)的尺寸與制造方法僅為舉例，并非用來限制本發(fā)明的范圍，其它可達到同樣功效的結(jié)構(gòu)與制造方法，都可使用于本發(fā)明中，本發(fā)明不限于此。
首先，提供具有一絕緣層122的P型基材120，其中，此絕緣層122與P型基材120的表面相距一距離124。此絕緣層122可為埋入氧化層結(jié)構(gòu)(BuriedOxide；BOX)，一般可采用二氧化硅(SiO2)來做為構(gòu)成材料，主要是考慮到經(jīng)由硅熱生長的二氧化硅具有較好的絕緣特性，并且與硅晶圓的工藝整合性高，但本發(fā)明不限于此。接著，在P型基材120中形成另一絕緣區(qū)域130。其中，此絕緣區(qū)域130可由填滿氧化層的溝渠結(jié)構(gòu)所構(gòu)成，由P型基材120的表面向下延伸至絕緣層122，并隔離出一體積，借以形成一P井結(jié)構(gòu)。再接著，形成介電層126于P型基材120的表面上。在本發(fā)明一較佳實施例中，介電層126的厚度介于100至5之間，而此介電層126的材料可由例如氧化硅、氮化硅、或其它高介電系數(shù)材料等所構(gòu)成，本發(fā)明不限于此。
接著，再形成一柵極座128于介電層126上，此柵極座128即為如圖4所示的斜線部分。在本發(fā)明一較佳實施例中，柵極座128的厚度介于20000至10之間，寬度介于10000微米至0.005微米之間，而長度介于1000微米至0.005微米之間。本發(fā)明的柵極座128為長形結(jié)構(gòu)，其一端跨過P井結(jié)構(gòu)而延伸到另一端。接著，移除不被柵極座128所覆蓋部分的介電層后。進行一離子植入步驟，將施體離子，即N+離子植入于一區(qū)域中。此N+離子植入?yún)^(qū)與部分的柵極座128重疊，并在柵極座128的兩側(cè)，即為長形結(jié)構(gòu)的長邊部分形成互相相對的源極與漏極。接著，進行另一離子植入步驟，將受體離子，即P+離子植入于位于N+離子植入?yún)^(qū)旁的另一區(qū)域中。在本發(fā)明一較佳實施例中，其中上述P+離子與，N+離子的植入濃度介于約每平方厘米1019個離子至約每平方厘米1020個離子之間。本發(fā)明P+離子植入?yún)^(qū)與柵極座128中，不被N+離子植入?yún)^(qū)所包含的一端重疊，因此在P+離子植入?yún)^(qū)域，部分的P井結(jié)構(gòu)與部分柵極座128間可形成一穿隧連接。其中，IN+代表在多晶硅層的N+離子植入?yún)^(qū)域中氧化穿隧電流，而IP+代表在多晶硅層的P+離子植入?yún)^(qū)中氧化穿隧電流。
上述說明了本發(fā)明應(yīng)用于部分空乏絕緣層上覆硅基材的穿隧偏壓金屬氧化物半導(dǎo)體晶體管的N型結(jié)構(gòu)，而圖8為本發(fā)明圖7中P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用在部分空乏絕緣層上覆硅基材并沿B-B’剖面線的剖面結(jié)構(gòu)圖。請參照圖8，除了將P型基材置換為N型基材，并在其中形成N井區(qū)域，以及N+離子植入?yún)^(qū)與P+離子植入?yún)^(qū)的位置對調(diào)外，其它元件都與N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管相同，故本發(fā)明不在此贅述。
值得注意的是，上述本發(fā)明N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管或P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管中，柵極座的形狀僅為舉例，可視產(chǎn)品與工藝需要而加以改變，本發(fā)明不限于此。另外，不論N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管或P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其中N+離子植入?yún)^(qū)與P+離子植入?yún)^(qū)除了如圖4與圖7中可為相互獨立而不重疊的兩反相區(qū)域外，也可如圖9與圖10中所示，相互重疊，本發(fā)明不限于此。
本發(fā)明的穿隧偏壓金屬氧化物半導(dǎo)體晶體管的布局特點在于柵極座的延伸、以及P井結(jié)構(gòu)上柵極介電層與P+離子植入?yún)^(qū)域的增加與存在，從而可提供穿隧連接。利用本發(fā)明穿隧偏壓金屬氧化物半導(dǎo)體晶體管的特點，應(yīng)用在N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管中可提供穿隧空穴(Holes)，借以在元件為起始狀態(tài)的時候，提高浮體電位(Floating Body Potential)。同樣地，應(yīng)用在P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管中可提供穿隧電子(Electrons)，借以在元件為起始狀態(tài)的時候，降低浮體電位。另外，浮體中的多余載子(Excess Carriers)會降低臨界電壓(Threshold Voltage)以獲得較高的電流驅(qū)動(Current Drive)。
經(jīng)實驗后發(fā)現(xiàn)，利用本發(fā)明穿隧偏壓金屬氧化物半導(dǎo)體晶體管可大幅提高飽和漏極電流(ID，sat)，并維持較良好的漏極漏電流(Ioff)。另外，當(dāng)柵極電壓(VG)等于二極管截止電壓(Vdd)時可減少接面漏電流，且當(dāng)元件為起始狀態(tài)(Turn-OnState)時，浮體電位可保持在0.7V以下。圖11為一般動態(tài)臨界電壓金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Dynamic Threshold Voltage MOSFET；DTMOS)與本發(fā)明應(yīng)用于部分空乏絕緣層上覆硅基材的穿隧偏壓金屬氧化物半導(dǎo)體晶體管的數(shù)據(jù)比較圖。請參照圖11，其中曲線X代表現(xiàn)有的晶體管的源極/漏極電流(Source-to-Drain Current)與柵極電壓(Gate Voltage)關(guān)系，而曲線Y代表本發(fā)明晶體管的源極/漏極電流與柵極電壓關(guān)系。根據(jù)曲線X與曲線Y可得知，一般應(yīng)用于部分空乏絕緣層上覆硅工藝中的動態(tài)臨界電壓金屬氧化物半導(dǎo)體場效應(yīng)晶體管，當(dāng)操作電壓太大時，有可能使元件內(nèi)部本體對源極(Body-Source)、或本體對漏極(Body-Drain)間的P-N結(jié)(P-N Junction)因正向偏壓導(dǎo)通(Forward Bias)而產(chǎn)生極大的漏電流，從而僅局限在操作電壓小于0.7V下的情況使用。而本發(fā)明穿隧偏壓金屬氧化物半導(dǎo)體晶體管卻可使用在電源供應(yīng)的二極管截止電壓(Vdd)大于0.7V時，范圍比動態(tài)臨界電壓金屬氧化物半導(dǎo)體場效應(yīng)晶體管廣泛許多，還不用制作多余的本體接觸區(qū)域(BodyContact Region)。再加上本發(fā)明穿隧偏壓金屬氧化物半導(dǎo)體晶體管具有良好電流驅(qū)動力與較小的次臨界波動等優(yōu)點，本發(fā)明的穿隧偏壓金屬氧化物半導(dǎo)體晶體管確實是應(yīng)用于部分空乏絕緣層上覆硅工藝中的良好元件。
本發(fā)明所述的N型或P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的布局除了可應(yīng)用于部分空乏絕緣層上覆硅基材之外，也可應(yīng)用于本體(Bulk)基材上，如圖12所示。圖12為根據(jù)本發(fā)明圖4中N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管應(yīng)用于本體基材并沿A-A’剖面線的剖面結(jié)構(gòu)圖，本發(fā)明同時利用制造流程來說明晶體管的結(jié)構(gòu)。請參照圖12，首先，提供P型基材162，并在P型基材162中形成下列結(jié)構(gòu)數(shù)個絕緣區(qū)域164、位于上述絕緣區(qū)域164間的浮動(Floating)N型深井(Deep-Well)結(jié)構(gòu)166、以及位于浮動N型深井結(jié)構(gòu)166上的P型淺退后井(Shallow Retrograde P-Well)168。其中，上述的絕緣區(qū)域164可為淺溝渠隔離結(jié)構(gòu)，而位于絕緣區(qū)域164間的浮動N型深井結(jié)構(gòu)166并不互相相連，以絕緣區(qū)域164做為隔離。接著，形成介電層170于P型基材162的表面上，并于介電層170上形成柵極座172，此柵極座也如圖4所示的斜線部分，分布于N+離子植入?yún)^(qū)與P+離子植入?yún)^(qū)中。另外，由于P型結(jié)構(gòu)除電性對調(diào)外并無太大差別，本發(fā)明不再贅述。
現(xiàn)有的利用本體基材的金屬氧化物半導(dǎo)體晶體管中，一般深井結(jié)構(gòu)位于淺溝渠隔離結(jié)構(gòu)下方，而退后井結(jié)構(gòu)才位于淺溝渠之間，因此同一基材上所制做的P型晶體管與N型晶體管之間容易造成串?dāng)_現(xiàn)象。而利用上述本發(fā)明的結(jié)構(gòu)，除了晶體管有各自的浮動深井結(jié)構(gòu)從而可以避免串?dāng)_結(jié)構(gòu)外，還可減少現(xiàn)有的需另外制作深井結(jié)構(gòu)的表面信道或表面接觸點的步驟，因此具有簡化元件的優(yōu)點。另外，上述本發(fā)明應(yīng)用于本體基材的穿隧偏壓金屬氧化物半導(dǎo)體晶體管，應(yīng)用于絕緣層上覆硅基材也具有同樣的優(yōu)點，也就是可應(yīng)用于操作電壓大于0.7伏特的情況，以及具有良好電流驅(qū)動力與較小的次臨界波動。
如熟悉此技術(shù)的人員所了解的，以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的權(quán)利要求；凡其它未脫離本發(fā)明所揭示的構(gòu)思下所完成的等效改變或修飾，均應(yīng)包含在本發(fā)明的權(quán)利要求內(nèi)。
權(quán)利要求
1.一種N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，至少包括一P型主體，其中該P型主體具有一頂面；一第一絕緣區(qū)域位于該P型主體中并由該頂面向下延伸，從而在該P型主體中隔離出一體積，借以形成一P井結(jié)構(gòu)；具有相對兩長邊的一柵極座，其中該柵極座的一端延伸跨過該P井結(jié)構(gòu)而到達該柵極座的一另一端；一介電層位于該柵極座與該頂面間；一N型區(qū)域位于該P井結(jié)構(gòu)中，且該N型區(qū)域鄰接于該柵極座的這些長邊，其中該N型區(qū)域具有一源極、以及相對于該源極的一漏極，并且該源極與該漏極位于該柵極座的這些長邊的相對兩側(cè)；以及一P型區(qū)域位于該N型區(qū)域的一側(cè)，并且包圍住該柵極座的該另一端，其中該P型區(qū)域在該P井結(jié)構(gòu)與該柵極座間形成一穿隧連接。
2.根據(jù)權(quán)利要求1所述的N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，上述的P型主體由一部分空乏絕緣層上覆硅基材所構(gòu)成，并且該N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，還具有一第二絕緣區(qū)域位于該P型主體中并與該頂面具有一距離，其中該第二絕緣區(qū)域位于該第一絕緣區(qū)域下并與該第一絕緣區(qū)域連接，并且該P井結(jié)構(gòu)位于該第二絕緣區(qū)域上。
3.根據(jù)權(quán)利要求1所述的N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，上述的P型主體由一本體基材所構(gòu)成，并且該N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，還具有一浮動N型深井結(jié)構(gòu)位于該P型主體中，其中該浮動N型深井結(jié)構(gòu)位于該第一絕緣區(qū)域所隔離的該體積中，并與該第一絕緣區(qū)域連結(jié)，并且位于該P井結(jié)構(gòu)下。
4.根據(jù)權(quán)利要求1所述的N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，上述的P型區(qū)域具有數(shù)個受體離子，而這些受體離子的濃度介于每平方厘米1019個離子至每平方厘米1020個離子之間。
5.一種P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，至少包括一N型主體，其中該N型主體具有一頂面；一第一絕緣區(qū)域位于該N型主體中并由該頂面向下延伸，從而在該N型主體中隔離出一體積，借以形成一N井結(jié)構(gòu)；具有相對兩長邊的一柵極座，其中該柵極座的一端延伸跨過該N井結(jié)構(gòu)而到達該柵極座的一另一端；一介電層位于該柵極座與該頂面間；一P型區(qū)域位于該N井結(jié)構(gòu)中，并且該P型區(qū)域鄰接于該柵極座的這些長邊，其中該P型區(qū)域具有一源極、以及相對于該源極的一漏極，并且該源極與該漏極位于該柵極座的這些長邊的相對兩側(cè)；以及一N型區(qū)域位于該P型區(qū)域的一側(cè)，并且包圍住該柵極座的該另一端，其中該N型區(qū)域在該N井結(jié)構(gòu)與該柵極座間形成一穿隧連接。
6.根據(jù)權(quán)利要求5所述的P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，上述的N型主體由一絕緣層上覆硅基材所構(gòu)成，并且該P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，還具有一第二絕緣區(qū)域位于該N型主體中并與該頂面具有一距離，其中該第二絕緣區(qū)域位于該第一絕緣區(qū)域下并與該第一絕緣區(qū)域連接，并且該N井結(jié)構(gòu)位于該第二絕緣區(qū)域上。
7.根據(jù)權(quán)利要求5所述的P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，上述的N型主體由一本體基材所構(gòu)成，并且該P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，還具有一浮動P型深井結(jié)構(gòu)位于該N型主體中，其中該浮動P型深井結(jié)構(gòu)位于該第一絕緣區(qū)域所隔離的該體積中，并與該第一絕緣區(qū)域連結(jié)，并且位于該N井結(jié)構(gòu)下。
8.根據(jù)權(quán)利要求5所述的P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管，其特征在于，上述的N型區(qū)域具有數(shù)個施體離子，而這些施體離子的濃度介于每平方厘米1019個離子至每平方厘米1020個離子之間。
9.一種N型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的制造方法，其特征在于，至少包括提供一P型基材，其中該P型基材具有一頂面；形成一第一絕緣區(qū)域，并且該第一絕緣區(qū)域由該頂面向下，從而在該P型基材中隔離出一體積，借以形成一P井結(jié)構(gòu)；形成一介電層于該頂面上；形成一柵極座于該介電層上，其中該柵極座具有相對兩長邊，并且這些長邊的一端延伸跨過該P井結(jié)構(gòu)而到達這些長邊的一另一端；移除不被該柵極座所覆蓋部分的該介電層；植入數(shù)個施體離子于一第一區(qū)域中，并且該第一區(qū)域與這些長邊重疊，而借以形成一源極、以及相對于該源極的一漏極，并且該源極與該漏極位于該柵極座的這些長邊的相對兩側(cè)；以及植入數(shù)個受體離子于一第二區(qū)域，并且該第二區(qū)域與該柵極座的一端重疊，借以在該第二區(qū)域中的部分的該P井結(jié)構(gòu)與部分的該柵極座間形成一穿隧連接。
10.一種P型穿隧偏壓金屬氧化物半導(dǎo)體晶體管的制造方法，其特征在于，至少包括提供一N型基材，其中該N型基材具有一頂面；形成一第一絕緣區(qū)域，并且該第一絕緣區(qū)域由該頂面向下延伸，從而在該N型基材中隔離出一體積，借以形成一N井結(jié)構(gòu)；形成一介電層于該頂面上；形成一柵極座于該介電層上，其中該柵極座具有相對兩長邊，并且這些長邊的一端延伸跨過該N井結(jié)構(gòu)而到達這些長邊的一另一端；移除不被該柵極座所覆蓋部分的該介電層；植入數(shù)個受體離子于一第一區(qū)域中，并且該第一區(qū)域與這些長邊重疊，而借以形成一源極、以及相對于該源極的一漏極，并且該源極與該漏極位于該柵極座的這些長邊的相對兩側(cè)；以及植入數(shù)個施體離子于一第二區(qū)域，并且該第二區(qū)域與該柵極座的一端重疊，借以在該第二區(qū)域中的部分的該N井結(jié)構(gòu)與部分的該柵極座間形成一穿隧連接。
全文摘要
一種穿隧偏壓金屬氧化物半導(dǎo)體晶體管(TBMOS)，可應(yīng)用在傳統(tǒng)本體(Bulk)基材或部分空乏絕緣層上覆硅(PD SOI)基材中，用來在柵極與基材之間形成穿隧連接(Tunnel Connection)。本發(fā)明所述晶體管中的柵極座具有稍長于一般柵極座的長度，并且在柵極座的一端具有與另一端反相的離子植入?yún)^(qū)，可允許N型金屬氧化物半導(dǎo)體晶體管中的空穴，P型金屬氧化物半導(dǎo)體晶體管中的電子，由柵極穿隧到基材中。由于空穴電流可自我限制，因此可應(yīng)用于操作電壓大于0.7伏特的情況，并且可避免現(xiàn)有的晶體管元件具有過大漏電流的缺點。另外，本發(fā)明的晶體管結(jié)構(gòu)還可避免N型金屬氧化物半導(dǎo)體晶體管與P型金屬氧化物半導(dǎo)體晶體管之間的串?dāng)_(Crosstalk)現(xiàn)象。
文檔編號H01L29/66GK1516287SQ03100978
公開日2004年7月28日 申請日期2003年1月8日 優(yōu)先權(quán)日2003年1月8日
發(fā)明者楊國男, 詹宜陵, 朱又麟, 陳豪育, 楊富量, 胡正明 申請人:臺灣積體電路制造股份有限公司